Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2822582B2 - Input/Output Processing Control Method - Google Patents
[go: Go Back, main page]

JP2822582B2 - Input/Output Processing Control Method - Google Patents

Input/Output Processing Control Method

Info

Publication number
JP2822582B2
JP2822582B2 JP10093690A JP10093690A JP2822582B2 JP 2822582 B2 JP2822582 B2 JP 2822582B2 JP 10093690 A JP10093690 A JP 10093690A JP 10093690 A JP10093690 A JP 10093690A JP 2822582 B2 JP2822582 B2 JP 2822582B2
Authority
JP
Japan
Prior art keywords
input
queue
output
sch
subchannel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10093690A
Other languages
Japanese (ja)
Other versions
JPH04543A (en
Inventor
嘉史 雄城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10093690A priority Critical patent/JP2822582B2/en
Publication of JPH04543A publication Critical patent/JPH04543A/en
Application granted granted Critical
Publication of JP2822582B2 publication Critical patent/JP2822582B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題 課題を解決するための手段 作用 実施例(第1図,第2図) 発明の効果 〔概要〕 中央処理装置(CPU)の配下にあるハードウェア{入
出力プロセッサ(IOP)}が入出力処理の経路状態と,
入出力装置の状態を管理情報ブロック(SCH)として管
理し、中央処理装置(CPU)が入出力命令を実行すると
き、該入出力命令が指示する入出力制御パラメータを変
換し、該管理情報ブロック(SCH)に設定して投入し
た、入出力処理要求の待ち行列(SCHキユー)の管理
と,該入出力処理の経路選択を、上記ハードウェアが実
行する入出力離制御方式を用い、且つ、該ハードウエア
において、同一の経路を使用する入出力装置群に対し
て、少なくとも、論理的な上記待ち行列(SCHキユー)
を構成し、各待ち行列(SCHキユー)の中で最高の優先
順位を持つ入出力処理要求に対して起動の試行を行う計
算機システムにおける入出力処理制御方式に関し、 中央処理装置(CPU)/入出力プロセッサ(IOP)側の
処理速度と、入出力制御装置(IOC)側のビジー解除タ
イミングとが同期したことにより、特定の入出力処理要
求が長期間待たされてしまう問題を入出力プロセッサ
(IOP)側において解消することを目的とし、 ある入出力処理要求に対する試行の結果、該入力出力
処理の起動が不可能で、該入出力処理要求を、上記待ち
行列(SCHキユー)に留める使用中条件が検出されたと
き、入出力装置の使用中条件の場合には、該入出力処理
要求を、同一経路を使用する他の入出力装置の入出力処
理要求よりも,該待ち行列(SCHキユー)内における起
動の優先順位が低くなる位置に移動し、該使用中条件
が、経路使用中条件の場合には、該入出力処理要求を、
該待ち行列(SCHキユー)内における起動の優先順位が
高い位置に引き続き保持するように管理する。又は、入
出力処理起動試行時に、該入出力処理要求が発行されて
からの経過時間がある一定値を越えない場合には、他の
入出力装置の入出力処理要求より、該待ち行列内におけ
る優先順位が低くなる位置に移動し、ある一定時間を越
えた場合には、該待ち行列内における優先順位を高い位
置に保持するように管理するように構成する。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Field Prior Art and Problems to be Solved by the Invention Means for Solving the Problems Actions Examples (Figs. 1 and 2) Effects of the Invention [Overview] A hardware (input/output processor (IOP)) under the control of a central processing unit (CPU) determines the path status of input/output processing and
The state of the I/O device is managed as a management information block (SCH), and when the central processing unit (CPU) executes an I/O command, the I/O control parameters specified by the I/O command are converted and set in the management information block (SCH), and the I/O processing request queue (SCH queue) and route selection are performed by the above-mentioned hardware using an I/O control method, and at least the logical above-mentioned queue (SCH queue) is selected for a group of I/O devices using the same route in the hardware.
and an input/output processing control method in a computer system which performs an attempt to start an input/output processing request having the highest priority in each queue (SCH queue), the method aims to solve, on the input/output processor (IOP) side, a problem in which a specific input/output processing request is made to wait for a long period of time due to synchronization between the processing speed on the central processing unit (CPU)/input/output processor (IOP) side and the busy release timing on the input/output control device (IOC) side, and when a busy condition is detected as a result of an attempt on a certain input/output processing request, which makes it impossible to start the input/output processing and keeps the input/output processing request in the queue (SCH queue), in the case of an input/output device busy condition, the input/output processing request is moved to a position in the queue (SCH queue) where it has a lower priority for start than input/output processing requests of other input/output devices which use the same path, and in the case of a path ...
The system is configured to manage the priority of the input/output processing request in the queue (SCH queue) so that it continues to be held at a high priority position, or to move the input/output processing request to a lower priority position in the queue than the input/output processing requests of other input/output devices if the elapsed time from the issuance of the input/output processing request does not exceed a certain value when an input/output processing start attempt is made, and to maintain the priority position in the queue at a high priority position if the elapsed time exceeds a certain value.

〔産業上の利用分野〕[Industrial application field]

本発明は、入出力処理要求の待ち行列の管理と、入出
力処理要求の個々が使用可能な入出力経路を選択する処
理を、中央処理装置(CPU)の配下の入出力プロセッサ
(IOP)が行う計算機システムにおける入出力処理制御
方式に係り、特に、中央処理装置(CPU)/入出力プロ
セッサ(IOP)側の処理速度と、入出力制御装置(IOC)
側のビジー解除タイミングとが同期したことにより、特
定の入出力処理要求が長期間待たされてしまう問題を解
消する入出力処理制御方式に関する。
The present invention relates to an input/output processing control method in a computer system in which an input/output processor (IOP) under a central processing unit (CPU) manages a queue of input/output processing requests and selects an input/output path that can be used for each input/output processing request. In particular, the present invention relates to a method for controlling input/output processing in a computer system in which an input/output processor (IOP) under a central processing unit (CPU) manages a queue of input/output processing requests and selects an input/output path that can be used for each input/output processing request.
The present invention relates to an input/output processing control method that solves the problem of a specific input/output processing request being kept waiting for a long period of time due to synchronization with the busy release timing of the other side.

最近の計算機システムによるデータ処理の多様化等に
より、該計算機システムに接続される入出力装置(I/
O)の数も増大しており、中央処理装置(CPU)が発行す
る入出力命令の形態も、従来のスタート入出力(SIO)
命令の如く、中央処理装置(CPU)が、該スタート入出
力(SIO)命令のオペランドの指示するチャネル装置(C
H),及び,入出力装置(I/O)の動作状態を認識して、
該スタート入出力(SIO)命令を発行し、チャネル装置
(CH)がチャネル制御語(CCW)を読み出す方式では、
中央処理装置(CPU)でのオーバヘッドが増大すること
から、最近では、中央処理装置(CPU)は、入出力装置
(I/O)に対応して設けられているサブチャネルの番号
等をオペランドとするスタートサブチャネル(SSCH)命
令を入出力プロセッサ(IOP)に伝達して、従来、中央
処理装置(CPU)が行っていた入出力装置(I/O)に至る
経路(パス)の選択を入出力プロセッサ(IOP)に移管
し、中央処理装置(CPU)は該入出力プロセッサ(IOP)
からの上記スタートサブチャネル(SSCH)命令が、正常
に伝達されたことの応答を得ると、すぐ、次の命令の実
行に移る形式に変っている。
Due to the diversification of data processing by recent computer systems, the number of input/output devices (I/O devices) connected to the computer systems has increased.
The number of I/O commands issued by the central processing unit (CPU) has also increased, and the format of I/O commands has changed from the traditional start I/O (SIO) to the
The central processing unit (CPU) selects the channel device (C) indicated by the operand of the start input/output (SIO) instruction.
H) and the operating status of the input/output device (I/O)
In the method of issuing the start input/output (SIO) command and having the channel device (CH) read the channel control word (CCW),
Due to the increasing overhead in the central processing unit (CPU), the central processing unit (CPU) now transmits a start subchannel (SSCH) command, which uses the number of a subchannel provided for an input/output device (I/O) as an operand, to the input/output processor (IOP), and transfers the selection of a path to the input/output device (I/O), which was previously performed by the central processing unit (CPU), to the input/output processor (IOP). The central processing unit (CPU) then transfers the selection of a path to the input/output device (I/O), which was previously performed by the central processing unit (CPU), to the input/output processor (IOP).
As soon as a response is received indicating that the start subchannel (SSCH) command from the START SUBCHANNEL (SSCH) command has been normally transmitted, the START SUBCHANNEL (SSCH) command is executed and the next command is executed.

従来から、中央処理装置(CPU)側の処理速度と、入
出力制御装置(IOC)側のビジー解除タイミングとが同
期した場合、特定の入出力処理要求が長期間待たされて
しまう問題があった。
Conventionally, when the processing speed of a central processing unit (CPU) is synchronized with the busy release timing of an input/output control unit (IOC), there has been a problem in that a specific input/output processing request is kept waiting for a long period of time.

この場合、上記従来の入力処理制御方式では、オペレ
イティングシステム(OS)中の入出力処理ルーチン等に
おいて、該当の入出力命令の発行タイミングをずらせる
等して対処していたが、前述のように、中央処理装置
(CPU)での入出力処理に関係したオーバヘッドを削減
すべく、入出力プロセッサ(IOP)を導入して、入出力
処理に関する経路選択を該入出力プロセッサ(IOP)で
行なう形式の入出力処理制御方式では、該オペレイティ
ングシステム(OS)で、上記同期状態の発生を認識でき
ないことから、該入出力プロセッサ(IOP)側で対処す
ることが必要とされるようになってきた。
In this case, in the conventional input processing control method described above, the problem was dealt with by shifting the timing of issuing the relevant input/output command in the input/output processing routine in the operating system (OS), etc.; however, as described above, in an input/output processing control method in which an input/output processor (IOP) is introduced to reduce the overhead related to input/output processing in the central processing unit (CPU) and the input/output processor (IOP) selects paths related to input/output processing, the operating system (OS) cannot recognize the occurrence of the above-mentioned synchronous state, so it has become necessary to deal with the problem on the input/output processor (IOP) side.

〔従来の技術と発明が解決しようとする課題〕[Prior art and problems to be solved by the invention]

第3図は従来の入出力処理制御方式を説明する図であ
って、(a)はシステム構成の例を示し、(b)はサブ
チャネルのフオ−マット例を示し、(c)はサブチャネ
ルキユー制御ブロック(SQCB)のフオ−マット例を示
し、(d1)はサブチャネルキユー処理の例を示し、(d
2)は入出力プロセッサ(IOP)の起動論理例を示し、
(e)は同期の問題を模式的に示している。
FIG. 3 is a diagram for explaining a conventional input/output processing control system, in which (a) shows an example of a system configuration, (b) shows an example of a subchannel format, (c) shows an example of a subchannel queue control block (SQCB) format, (d1) shows an example of subchannel queue processing, and (d2) shows an example of a subchannel queue control block (SQCB) format.
2) shows an example of input/output processor (IOP) startup logic,
(e) shows a schematic diagram of the synchronization problem.

(a)図において、入出力プロセッサ(IOP)2は、
全ての入出力装置51〜53の状態管理と,中央処理装置
(CPU)1が発行する入出力命令(SSCH)に基づく入出
力処理要求/処理の管理を行う為、入出力装置51〜53に
1対1で作成されるサブチャネル(SCH)201〜203と呼
ばれる管理情報ブロックを、図示していない内部メモリ
に持っている。
In FIG. 1(a), an input/output processor (IOP) 2 includes:
In order to manage the status of all the I/O devices 51-53 and to manage I/O processing requests/processing based on I/O commands (SSCH) issued by the central processing unit (CPU) 1, management information blocks called subchannels (SCH) 201-203 which are created one-to-one for the I/O devices 51-53 are stored in an internal memory (not shown).

該サブチャネル(SCH)201〜203の従来のフオーマッ
ト例を(b)図に示す。
An example of a conventional format of the subchannels (SCH) 201 to 203 is shown in FIG.

該サブチャネル(SCH)201〜203は、対応する入出力
装置51〜53の状態管理を行う為の情報を保持すると共
に、中央処理装置(CPU)1が実行するソフトウェアか
ら依頼された入出力処理要求を保持し、入出力装置51〜
53に対する起動が完了する迄、後述の待ち行列(サブチ
ャネルキユー)20内に投入されて、該入出力処理要求の
起動に関する入出力プロセッサ(IOP)2の処理(IOP処
理)を待つ。
The subchannels (SCH) 201 to 203 hold information for managing the status of the corresponding I/O devices 51 to 53, and also hold I/O processing requests made by software executed by the central processing unit (CPU) 1, and
Until the initiation of the I/O processing request 53 is completed, the request is put into a queue (subchannel queue) 20, which will be described later, and awaits processing (IOP processing) by the input/output processor (IOP) 2 regarding the initiation of the I/O processing request.

中央処理装置(CPU)1では、上記ソフトウェアが動
作する。該ソフトウェアは、その内部に、上位アプリケ
ーションプログラムから要求された入出力要求(I/O要
求)を、各入出力装置51〜53毎に待ち行列の形で管理を
する。
The above software runs on the central processing unit (CPU) 1. The software manages input/output requests (I/O requests) made by upper-level application programs in the form of queues for each of the input/output devices 51-53.

即ち、入出力プロセッサ(IOP)2から、ある入出力
装置51〜53の入出力動作が終了したことを、入出力割込
み(I/O割込み)により通知されると、該ソフトウェア
は、該入出力装置51〜53の次なる入出力要求が、上記待
ち行列内に存在しないか否かを調査し、存在した場合に
は、入出力命令(前述の、SSCH命令)により、該入出力
プロセッサ(IOP)2に対して入出力処理要求を伝達す
る。
That is, when the input/output processor (IOP) 2 notifies the software by an input/output interrupt (I/O interrupt) that an input/output operation of a certain input/output device 51-53 has been completed, the software checks whether or not the next input/output request from that input/output device 51-53 is present in the queue, and if so, transmits the input/output processing request to the input/output processor (IOP) 2 by an input/output command (the SSCH command mentioned above).

このとき、前述のように、該入出力命令のオペランド
が指示する入出力制御パラメータを、入出力プロセッサ
(IOP)2が処理し易い形式に変換して、該管理情報ブ
ロック(SCH)201〜203に設定する。
At this time, as described above, the input/output control parameters indicated by the operands of the input/output command are converted into a format that is easy for the input/output processor (IOP) 2 to process, and set in the control information blocks (SCH) 201-203.

(a)図において、中央処理装置(CPU)1内に図示
してある111,112,〜は、入出力装置51に対応する入出力
要求群であり、待ち行列を構成している。同様に、121,
122,〜,131,132,〜は入出力装置52,53に対応する入出力
要求群である。これらの入出力要求が、該ソフトウェア
により順次、入出力プロセッサ(IOP)2に伝達され
る。
In FIG. 1A, 111, 112, ... shown in the central processing unit (CPU) 1 are input/output request groups corresponding to the input/output device 51, and form a queue.
Reference numerals 122, . . . , 131, 132, . . . denote input/output request groups corresponding to the input/output devices 52, 53. These input/output requests are sequentially transmitted to an input/output processor (IOP) 2 by the software.

次に、(b)図により、上記サブチャネル(SCH)201
〜203の概略構成を説明する。
Next, referring to FIG. 2B, the sub-channel (SCH) 201
The schematic configuration of 203 will be described.

前述のように、該サブチャネル(SCH)201〜203は、
上記の各入出力装置51〜53に対応して、入出力プロセッ
サ(IOP)2の内部メモリに設けられており、ソフトウ
ェアからの入出力命令(SSCH)により、該入出力命令の
オペランドが指示する入出力制御パラメータが変換され
て、該入出力命令のSCH No.が指示する位置のサブチャ
ネル(SCH)201〜203に設定される。
As described above, the sub-channels (SCHs) 201 to 203 are
Corresponding to each of the above-mentioned input/output devices 51 to 53, they are provided in the internal memory of the input/output processor (IOP) 2, and by an input/output command (SSCH) from the software, the input/output control parameters indicated by the operands of the input/output command are converted and set in the subchannels (SCH) 201 to 203 at the positions indicated by the SCH No. of the input/output command.

(b)図において、「入出力装置状態記述子」は入出
力装置51〜53の状態を管理する為のものであり、入出力
要求がサブチャネル(SCH)201〜203内部に存在するか
否か,又、該入出力処理が現在実行中であるか否か,実
行中であるならばアクティブにデータ転送を行っている
最中か,或いは、チャネル100〜101とのインタフェース
は使用しないで、入出力装置51〜53側のみで、入出力処
理の準備/後始末処理を行っているか等の情報が記述さ
れる。そして、この「入出力装置状態記述子」中の例え
ば、最上位ビット(斜線で示す)が‘1'であると、後述
の待ち行列(サブチャネルキュー)20中に存在している
ことを示している。
In Fig. 1(b), the "I/O device status descriptor" is used to manage the status of the I/O devices 51-53, and describes information such as whether an I/O request exists within the subchannels (SCHs) 201-203, whether the I/O process is currently being executed, and if so, whether data transfer is being actively performed, or whether preparation/cleanup for the I/O process is being performed only on the I/O device 51-53 side without using the interface with the channels 100-101. If the most significant bit (shown with diagonal lines) in this "I/O device status descriptor" is '1', this indicates that the device is present in the queue (subchannel queue) 20, which will be described later.

又、本サブチャネル(SCH)201〜203には、「待ち行
列前方向ポインタ」「待ち行列後方向ポインタ」が用意
されており、それぞれ、サブチャネル(SCH)201〜203
を待ち行列20として管理する為のキユーポインタであ
り、待ち行列中の前方向,後方向のサブチャネル(SC
H)201〜203の識別子である。
In addition, the subchannels (SCH) 201 to 203 are provided with a "queue forward pointer" and a "queue backward pointer",
This is a queue pointer for managing the queue 20, and the forward and backward subchannels (SC
H) Identifiers 201 to 203.

該サブチャネル(SCH)201〜203が待ち行列の先頭,
或いは、末尾る位置する場合、それぞれの前方向ポイン
タ,或いは、後方向ポインタに該サブチャネル(SCH)2
01〜203自身の識別子が入るように構成される。
The subchannels (SCH) 201 to 203 are at the top of the queue.
Or, if it is located at the end, the forward pointer or the backward pointer is set to the subchannel (SCH) 2
It is configured to contain the identifier 01 to 203 itself.

「接続チャネル数」は、この入出力装置51〜53に到達
する為の経路が何本あるかを示す、例えば、符号なし8
ビットの2進数値が記述される。
The "number of connection channels" indicates how many paths are available to reach the input/output devices 51 to 53. For example, 8
The binary value of the bits is described.

(b)図の例では、最大8経路である。通常、入出力
装置51〜53は、単一のユニットアドレス(UA)によりア
ドレスされるので、経路を一つ選択するということは、
一つのチャネル100〜を選択することである。
In the example shown in FIG. 1B, there are a maximum of eight paths. Normally, the I/O devices 51 to 53 are addressed by a single unit address (UA), so selecting one path means:
The purpose is to select one of the channels 100 .

つまり、ある入出力装置51〜53に関して、N本の経路
があるということは、異なるN個のチャネル100〜と接
続されているということである。この接続チャネル100
〜の識別子が、「接続チャネル0」〜「接続チャネル
7」に記述される。
In other words, when there are N paths for a certain I/O device 51-53, it means that the device is connected to N different channels 100-100.
The identifiers of 〜 are written in "Connection Channel 0" to "Connection Channel 7".

入出力プロセッサ(IOP)2は、サブチャネル(SCH)
の起動を試行するとき、あるサブチャネル(SCH)201〜
203を、待ち行列(サブチャネルキュー)20から取得す
ると、そのサブチャネル(SCH)201〜203の内部に記述
されている上記チャネル群の内、現在使用可能状態にあ
るものを一つ選択し、そのチャネル100〜に対して、該
サブチャネル(SCH)201〜203の内部に記述されている
情報を伝達し、該伝達情報を受信したチャネル100〜
は、該情報の内の上記ユニットアドレス(UA)を使用し
て、入出力インターフェースのバスアービトレーション
を行い、該当入出力装置51〜に起動を行う。
Input/Output Processor (IOP) 2 is a subchannel (SCH)
When attempting to start a subchannel (SCH) 201-
When the channel number 203 is acquired from the queue (subchannel queue) 20, one of the channels described in the subchannels (SCH) 201 to 203 that is currently available is selected, and the information described in the subchannels (SCH) 201 to 203 is transmitted to the selected channel 100 to 203. The channel number 203 is then used to transmit the information to the channel 100 to 203 that received the transmitted information.
uses the unit address (UA) in the information to perform bus arbitration for the input/output interface and start the corresponding input/output device 51 ~.

一般に、入出力プロセッサ(IOP)2内に作成される
入出力処理要求の上記待ち行列(サブチャネルキユー)
20は、1本ではない。
Generally, the above-mentioned queue (subchannel queue) of input/output processing requests created in the input/output processor (IOP) 2
20 is not just one.

1本であると、その先頭に位置するサブチャネルとは
無関係のチャネル100〜が使用可能でも、該待ち行列処
理とリンクできないので効率が悪い為である。一方、数
が多すぎると、管理が複雑となり、又、待ち行列相互
は、ラウンドロビン方式等により選択されるので、事実
上、平均待ち時間が大幅に伸びる可能性がある。
If there is only one channel, even if a channel 100~ unrelated to the subchannel at the head of the queue is available, it cannot be linked to the queue processing, which is inefficient. On the other hand, if there are too many channels, management becomes complicated, and since the queues are selected by a round robin method or the like, the average waiting time may actually increase significantly.

このようなことから、現在の多くの計算機システムで
は、入出力制御装置10間で、入出力装置51〜53を共用す
る、つまり、入出力装置51〜53への経路が、入出力制御
装置10を跨ぐことが殆どないという事実に着目し、該入
出力制御装置10に対応して、該待ち行列(サブチャネル
キユー)20を作成している。
For this reason, in many current computer systems, I/O devices 51-53 are shared between I/O control devices 10. In other words, the paths to I/O devices 51-53 rarely cross I/O control devices 10. Taking advantage of this fact, a queue (subchannel queue) 20 is created corresponding to the I/O control device 10.

上記(b)図に示したサブチャネル(SCH)201〜203
内の「待ち行列識別情報(SQCB番号)」は、上記入出力
装置51〜53が接続される入出力制御装置10〜のシステム
内の通し番号であると考えればよい。
Subchannels (SCH) 201 to 203 shown in FIG.
The "queue identification information (SQCB number)" in the table may be considered as a serial number within the system of the input/output control device 10 to which the input/output devices 51 to 53 are connected.

この入出力制御装置10〜をシステム内で一義に指定す
る数値を、該サブチャネル(SCH)201〜203の上記「待
ち行列識別情報(SQCB番号)」域に、例えば、パワーオ
ンリセット時等において設定しておくことにより、該サ
ブチャネル(SCH)201〜203に対して待ち行列処理を行
う場合に、サブチャネル(SCH)201〜203と、待ち行列
(サブチャネルキュー)20との対応を容易に取ることが
できるようになる。
By setting a numerical value which uniquely specifies this input/output control device 10 within the system in the "queue identification information (SQCB number)" field of the subchannels (SCH) 201-203, for example at the time of power-on reset, it becomes possible to easily match the subchannels (SCH) 201-203 with the queue (subchannel queue) 20 when performing queue processing for the subchannels (SCH) 201-203.

該待ち行列(サブチャネルキユー)20の管理は、やは
り、入出力プロセッサ(IOP)2の内部メモリに、上記
入出力制御装置10〜に対応して取得されるサブチャネル
キユー管理ブロック(SQCB)21により行われる。
The queue (subchannel queue) 20 is managed by a subchannel queue management block (SQCB) 21 which is stored in the internal memory of the input/output processor (IOP) 2 in correspondence with the input/output control devices 10-.

(C)図は該サブチャネルキユー管理ブロック(SQC
B)21のフオーマット例を示したものである。
(C) The figure shows the subchannel queue control block (SQC
B) 21 format examples are shown.

本図において、「入出力制御装置状態記述子」は、こ
のサブチャネルキユー管理ブロック(SQCB)21に対応す
る入出力制御装置10の状態を、入出力プロセッサ(IO
P)2が管理する為の情報域である。ここには、この入
出力制御装置10がサポートする物理プロトコル情報や,
サポート機能情報,更に、現在、該入出力制御装置10の
使用中条件が存在するか否か等が記述される。
In this figure, the "I/O control unit status descriptor" indicates the status of the I/O control unit 10 corresponding to this subchannel queue control block (SQCB) 21 in the I/O processor (IO
This is an information area for the I/O control device 10 to manage. It contains information about the physical protocols supported by the I/O control device 10,
Support function information, and further, whether or not the input/output control device 10 is currently in use, are described.

次に「待ち行列中サブチャネル数」は、該サブチャネ
ルキユー管理ブロック(SQCB)21が管理している待ち行
列(サブチャネルキユー)20にエンキユーされているサ
ブチャネル(SCH)201〜203の数を記述している。
Next, the "number of subchannels in queue" describes the number of subchannels (SCH) 201 to 203 enqueued in the queue (subchannel queue) 20 managed by the subchannel queue management block (SQCB) 21.

その次の「先頭サブチャネル識別子」「末尾サブチャ
ネル識別子」は、該待ち行列20の先頭,末尾のサブチャ
ネル(SCH)201〜203を記述する識別子が記入されてい
る。
The next "Head Subchannel Identifier" and "Tail Subchannel Identifier" fields contain identifiers that describe the head and tail subchannels (SCH) 201 to 203 of the queue 20.

「前方SQCBポインタ」「後方SQCBポインタ」は、入出
力制御装置10に対応して設けられている上記待ち行列20
の長さ(キユーイングされているサブチャネルの数)が
‘0'でないサブチャネルキユー管理ブロック(SQCB)21
の相互を結合する為の前後方向ポインタであり、内容
は、該SQCBリスト構造の前後に位置するサブチャネルキ
ユー管理ブロック(SQCB)21の識別子が記入されてい
る。
The "forward SQCB pointer" and "backward SQCB pointer" refer to the queue 20 provided in correspondence with the input/output control device 10.
The length of the subchannel queue control block (SQCB) (the number of queued subchannels) is not '0'.
The contents of the SQCB list structure are entered as identifiers of the subchannel queue control blocks (SQCB) 21 located before and after the SQCB list structure.

これは、該サブチャネル待ち行列の構造が、ラウンド
ロビン方式により、2次元構造になっている為{(a)
図の入出力プロセッサ(IOP)2参照}であり、有効な
入出力処理要求を保持するサブチャネル(SCH)201〜20
3が一つ以上接続されているサブチャネルキユー管理ブ
ロック(SQCB)21のみがリスト結合されて、入出力プロ
セッサ(IOP)2により走査されることにより、そのサ
ブチャネルキユー管理ブロック(SQCB)21の一つが管理
しているサブチャネルキユー20の先頭のサブチャネル
(SCH)201〜203が取り出されて起動されることにな
る。
This is because the structure of the subchannel queue is two-dimensional in a round-robin manner {(a)
(see input/output processor (IOP) 2 in the figure), and subchannels (SCHs) 201 to 202 which hold valid input/output processing requests.
Only the subchannel queue control blocks (SQCBs) 21 to which one or more subchannels 3 are connected are list-linked and scanned by the input/output processor (IOP) 2, whereby the first subchannel (SCH) 201-203 of the subchannel queue 20 managed by one of the subchannel queue control blocks (SQCBs) 21 is extracted and started.

次に、中央処理装置(CPU)1が入出力命令(SSCH)
を発行した時点で、入出力プロセッサ(IOP)2が、該
中央処理装置(CPU)1から依頼されたサブチャネル(S
CH)201〜203を、上記待ち行列(サブチャネルキユー)
20に投入(エンキユー)する処理と、該待ち行列からサ
ブチャネル(SCH)201〜203を取り出して(デキユーし
て)起動を試みる処理について、(d1),(d2)図によ
り説明する。
Next, the central processing unit (CPU) 1 executes the I/O command (SSCH).
When the command is issued, the input/output processor (IOP) 2 selects the subchannel (S
CH) 201 to 203 are the above-mentioned queue (subchannel queue)
The process of enqueuing a subchannel (SCH) 201 to 203 from the queue and attempting to start it will be described with reference to (d1) and (d2).

先ず、(d1)図において、中央処理装置(CPU)1
が、前述の入出力命令(SSCH)を発行すると、該入出力
命令(SSCH)が指示するサブチャネル番号(SCH No.)
に基づいて、当該のサブチャネル(SCH)201〜203に対
して、該入出力命令(SSCH)のオペランドが指示する入
出力制御パラメータを、入出力プロセッサ(IOP)2が
使用し易い形式に変換したものを設定し、該サブチャネ
ル(SCH)201〜203の、予め、設定されている前述の「S
QCB番号」を認識して、該「SQCB番号」の指示するサブ
チャネルキュー20にエンキューする。
First, in FIG. (d1), the central processing unit (CPU) 1
However, when the aforementioned I/O command (SSCH) is issued, the subchannel number (SCH No.) indicated by the I/O command (SSCH) is
Based on the above, the input/output control parameters indicated by the operands of the input/output command (SSCH) are converted into a format that is easy for the input/output processor (IOP) 2 to use, and set for the subchannels (SCH) 201 to 203 in question, and the previously set "S
The "QCB number" is recognized, and the request is enqueued in the subchannel queue 20 indicated by the "SQCB number."

そして、該サブチャネルキユー管理ブロック(SQCB)
21がSQCBリスト構造に繋がっていれば、いずれ、入出力
プロセッサ(IOP)2により走査されるが、その時点ま
で、当該サブチャネルキユー管理ブロック(SQCB)21内
のサブチャネル(SCH)201〜203がなくて、上記SQCBリ
スト構造内に繋がっていなかった場合には、当該サブチ
ャネルキユー管理ブロック(SQCB)21を、該SQCBリスト
構造の末尾に組込んで、該サブチャネルエンキュー処理
を終了する。
And the subchannel queue control block (SQCB)
If the subchannel queue control block (SQCB) 21 is connected to the SQCB list structure, it will eventually be scanned by the input/output processor (IOP) 2. However, if there are no subchannels (SCH) 201-203 in the subchannel queue control block (SQCB) 21 and the subchannel is not connected to the SQCB list structure until that point, the subchannel queue control block (SQCB) 21 is incorporated at the end of the SQCB list structure and the subchannel enqueue process is terminated.

次に、(d2)図に示したように、上記有効なサブチャ
ネルキユー管理ブロック(SQCB)21が連鎖されているリ
スト構造を、入出力プロセッサ(IOP)2が走査して、
サブチャネル(SCH)201〜203を取り出すが、その図示
されていないSQCBポインタにより、現在のポインタが指
示しているサブチャネルキユー管理ブロック(SQCB)21
をフェッチし、該サブチャネルキユー管理ブロック(SQ
CB)21内の、前述の「待ち行列サブチャネル数」が‘0'
であると、該当入出力制御装置10配下にあり、入出力処
理要求中の入出力装置51〜はないとになるので、該リス
ト結合からデキューし、次のSQCBポインタが指示してい
るサブチャネルキユー管理ブロック(SQCB)21をフェッ
チする。{処理ステップ300〜302,310参照} 上記SQCBリスト結合の先頭/末尾は、入出力プロセッ
サ(IOP)2の内部メモリにあるサブチャネルキユー管
理ブロック−リスト制御ブロック(SQLCB)22によりポ
イントされており、上記の処理で、次のサブチャネルキ
ユー管理ブロック(SQCB)21へSQCBポインタを移したと
き、該サブチャネルキユー管理ブロック(SQCB)21の後
方向ポインタが該SQCB自身であった場合、上記SQLCB22
の先頭識別子が新たなポインタとしてフェッチされる。
Next, as shown in FIG. (d2), the input/output processor (IOP) 2 scans the list structure in which the valid subchannel queue control blocks (SQCBs) 21 are linked,
The subchannels (SCH) 201 to 203 are retrieved, and the subchannel queue control block (SQCB) 21 pointed to by the SQCB pointer (not shown) is retrieved.
Fetch the subchannel queue management block (SQ
The number of queue subchannels in CB) 21 is '0'.
If so, it means that there is no I/O device 51~ under the control of the relevant I/O control device 10 and making an I/O processing request, so it dequeues from the list combination and fetches the subchannel queue control block (SQCB) 21 pointed to by the next SQCB pointer. {See processing steps 300-302, 310} The start/end of the SQCB list combination is pointed to by the subchannel queue control block-list control block (SQLCB) 22 in the internal memory of the input/output processor (IOP) 2, and when the SQCB pointer is moved to the next subchannel queue control block (SQCB) 21 in the above processing, if the backward pointer of the subchannel queue control block (SQCB) 21 is the SQCB itself, the SQLCB 22
The head identifier of the is fetched as a new pointer.

上記SQLCB22と,SQCB21と,サブチャネル(SCH)201〜
との相互関係を概念的に示したものが(a)図での入出
力プロセッサ(IOP)2内の2次元構造図である。
The above SQLCB22, SQCB21, and subchannel (SCH) 201 to
The two-dimensional structural diagram of the input/output processor (IOP) 2 in FIG.

上記のサブチャネルキユー管理ブロック(SQCB)21に
おいて、「待ち行列サブチャネル数」が‘0'でなけれ
ば、当該サブチャネルキユー20中に、入出力処理要求中
のサブチャネル(SCH)201〜203が存在することになる
ので、該サブチャネルキユー管理ブロック(SQCB)21で
管理しているサブチャネルキュー20の先頭のサブチャネ
ル(SCH)201〜203をフェッチする。
In the above-mentioned subchannel queue management block (SQCB) 21, if the "number of queued subchannels" is not "0," this means that there is a subchannel (SCH) 201-203 in the subchannel queue 20 that is requesting input/output processing, so the subchannel (SCH) 201-203 at the top of the subchannel queue 20 managed by the subchannel queue management block (SQCB) 21 is fetched.

該サブチャネル(SCH)201〜203の内部に記述されて
いる前述のチャネル100〜,対応する入出力装置51〜53
を見て、デバイスビジー,又は、使用可能な経路、即
ち、チャネル100〜が無ければ、該サブチャネル(SCH)
201〜203を、サブチャネルキユーの末尾に移動する。
{処理ステップ303〜305参照} 上記において、デバイスフリー,且つ、使用可能な経
路、即ち、チャネル100〜が有れば、そのチャネル100〜
に対して、該サブチャネル(SCH)201〜203の情報を伝
達し起動する。
The above-mentioned channels 100 to 103 and the corresponding input/output devices 51 to 53 are described in the subchannels (SCH) 201 to 203.
If the device is busy or there is no available path, i.e., channel 100, then the subchannel (SCH)
201 to 203 are moved to the end of the subchannel queue.
{See process steps 303 to 305} In the above, if there is a device-free and available path, i.e., channel 100~, that channel 100~
The sub-channels (SCHs) 201 to 203 are transmitted and activated to the sub-channels (SCHs) 201 to 203.

該起動が失敗した場合{即ち、サブチャネル(SCH)2
01〜内の情報で起動可能であっても、実際の入出力装置
51〜では未だビジー状態であったり、他の入出力制御装
置10からアクセスされていることがあることによる}に
は、該サブチャネル(SCH)201〜203を、サブチャネル
キユー20の末尾に移動するが、起動が成功すれば、該サ
ブチャネル(SCH)201〜203をサブチャネルキユー20か
らデキユーする。{処理ステップ304,306〜310参照} 上記のように、従来の入出力処理制御方式において
ば、サブチャネルキユー20はラウンドロビン方式で管理
されている以上、全体として、先入れ先出し(FIFO)が
満足されていないのは当然の帰着であるが、上記サブチ
ャネルキユー管理ブロック(SQCB)21の配下のサブチャ
ネルキユー20内でのFIFOも達成されていない。
If the startup fails (i.e., subchannel (SCH) 2
Even if the information in 01 is sufficient to start the device,
51-52 may still be busy or may be being accessed by another I/O control device 10), the subchannel (SCH) 201-203 is moved to the end of the subchannel queue 20, but if the start is successful, the subchannel (SCH) 201-203 is dequeued from the subchannel queue 20. {See process steps 304, 306-310} As described above, in the conventional I/O processing control system, since the subchannel queue 20 is managed by the round robin method, it is a natural consequence that the first-in, first-out (FIFO) is not satisfied overall, but the FIFO within the subchannel queue 20 under the subchannel queue management block (SQCB) 21 is not achieved either.

即ち、上記(d2)図に示したIOP起動論理のフローに
おいて、右下角にマーク(鎖線マーク)したステップ30
5,308において、該サブチャネルキユー管理ブロック(S
QCB)21配下のサブチャネルキユー20内で、先頭のサブ
チャネル(SCH)201〜は末尾に移動され、必ずしも、先
頭のサブチャネル(SCH)201〜が先に実行されない。
That is, in the IOP start logic flow shown in FIG. (d2) above, step 30 marked (with a dashed line mark) in the lower right corner
In 5,308, the subchannel queue management block (S
In the subchannel queue 20 under the QCB 21, the first subchannel (SCH) 201 ~ is moved to the end, and the first subchannel (SCH) 201 ~ is not necessarily executed first.

この為、以下のような事象が発生することがある。For this reason, the following events may occur:

第3図(a)において、入出力装置51〜53に対して、
複数個の入出力要求111〜,121〜,131〜が中央処理装置
(CPU)1の図示していない主記憶装置内に存在してい
る時、入出力装置51に対する入出力要求(例えば、図示
の111)がサブチャネル(SCH)201を経由して該入出力
装置51に投入され、起動されたとする。
In FIG. 3(a), for the input/output devices 51 to 53,
When multiple I/O requests 111-, 121-, 131- exist in a main memory device (not shown) of a central processing unit (CPU) 1, an I/O request (e.g., 111 shown in the figure) for an I/O device 51 is submitted to the I/O device 51 via a subchannel (SCH) 201 and activated.

この入出力処理により、入出力制御装置10がビジーと
なった時点で、入出力装置52に対する入出力要求(例え
ば、121)がサブチャネル(SCH)202を経由して、入出
力プロセッサ(IOP)2にフェッチされると、上記入出
力制御装置10が使用中条件である為に、該サブチャネル
(SCH)202は、上記入出力制御装置10に対応したサブチ
ャネル制御ブロック(SQCB)21配下のサブチャネルキユ
ー20の末尾に移動される。{上記(d2)図のフローのス
テップ305参照} この後、入出力装置51に対する要求111の処理が終了
して、中央処理装置(CPU)1の実行するソフトウェア
が、即、該入出力装置51に対する次の入出力要求112
を、入出力命令(SSCH)により発行し、該入出力要求11
2の情報がサブチャネル(SCH)201に格納され、サブチ
ャネルキユー20の末尾にエンキユーされる。
When the I/O control unit 10 becomes busy due to this I/O processing, and an I/O request (e.g., 121) for the I/O device 52 is fetched by the I/O processor (IOP) 2 via the subchannel (SCH) 202, the subchannel (SCH) 202 is moved to the end of the subchannel queue 20 under the subchannel control block (SQCB) 21 corresponding to the I/O control unit 10, since the I/O control unit 10 is in a busy condition. (See step 305 in the flow of the above (d2) figure.) After this, the processing of the request 111 for the I/O device 51 is completed, and the software executed by the central processing unit (CPU) 1 immediately issues the next I/O request 112 for the I/O device 51.
The I/O request 11 is issued by an I/O command (SSCH).
The information of 2 is stored in the subchannel (SCH) 201 and enqueued at the end of the subchannel queue 20.

一般に、入出力制御装置10の使用中条件等は、該入出
力制御装置10側の条件により、入出力処理が終了して
も、尚、暫く、解除されない場合があり、ここで、上記
入出力装置52に対する入出力要求121に対応するサブチ
ャネル(SCH)202が、再度ビジー条件に合うと、該入出
力要求121が格納されているサブチャネル(SCH)202
が、再度末尾に移動される結果、上記、新たに投入され
た入出力装置51に対する次の入出力要求112が格納され
ているサブチャネル(SCH)201の優先順位が高くなり、
当初の優先順位関係が繰り返されることになる。
In general, the busy condition of the I/O control device 10 may not be released for a while even after the I/O processing is completed due to conditions on the I/O control device 10 side. In this case, if the subchannel (SCH) 202 corresponding to the I/O request 121 to the I/O device 52 again meets the busy condition, the subchannel (SCH) 202 in which the I/O request 121 is stored will be released.
is moved to the end again, so that the priority of the subchannel (SCH) 201 in which the next I/O request 112 for the newly input I/O device 51 is stored becomes higher.
The original priority relationships will be repeated.

若し、中央処理装置(CPU)1/入出力プロセッサ(IO
P)2側の処理速度と入出力制御装置10側のビジー解除
タイミングとが、上記の関係で同期するようなことがあ
ると、サブチャネル(SCH)201の起動が再度成功し、入
出力要求112に対応する入出力装置51の処理が開始され
てしまう。この関係を模式的に示したものが、第3図
(e)である。ここで、( )内の数字は上記入出力要
求の番号を示している。
If the central processing unit (CPU) 1/input/output processor (IO
If the processing speed on the P)2 side and the busy release timing on the I/O control device 10 side are synchronized in the above-mentioned relationship, the start of the subchannel (SCH) 201 will be successful again, and the processing of the I/O device 51 corresponding to the I/O request 112 will start. This relationship is shown diagrammatically in Figure 3(e). Here, the numbers in parentheses indicate the I/O request numbers.

該同期の現象が発生すると、上記サブチャネルキユー
20でのサブチャネル(SCH)201と,サブチャネル(SC
H)202との優先順位関係がいつも同じ{即ち、サブチャ
ネル(SCH)201の優先順位が高い関係}となり、上記入
出力要求121に対応した入出力装置52は長時間に渡って
動作できなくなることになる。
When this synchronization phenomenon occurs, the subchannel queue
Subchannel (SCH) 201 at 20 and subchannel (SC
Therefore, the priority relationship with the subchannel (SCH) 202 remains the same (i.e., the subchannel (SCH) 201 has a higher priority), and the I/O device 52 corresponding to the I/O request 121 cannot operate for a long period of time.

上記の例は、入出力制御装置10での使用中条件に起因
して発生したものであるが、例えば、第3図(a)に示
した様な、3台以上の入出力装置51〜53が接続されてい
るケースでは、チャネル100〜101の使用中条件について
も発生しうることは容易に想定できることである。
The above example occurred due to a busy condition in the I/O control device 10. However, in a case where three or more I/O devices 51-53 are connected, as shown in FIG. 3(a), it is easy to imagine that a busy condition could also occur in channels 100-101.

このような現象は、最近のように、入出力プロセッサ
(IOP)2が高機能化し、マイクロプログラムで制御さ
れていたりすると、1つのサブチャネル(SCH)201が処
理されて、次のサブチャネル202がフェッチされる迄の
時間が長くなるとか、或いは、入出力プロセッサ(IO
P)2の処理速度に比較して、中央処理装置(CPU)1側
の処理速度が向上すると。中央処理装置(CPU)1が持
っている、同じ入出力装置51に対する新たな入出力要求
111,112が、入出力プロセッサ(IOP)2に伝達され、サ
ブチャネル(SCH)201に投入される機会が多くなり、上
記のような同期現象も増加することになる。
This phenomenon occurs when the input/output processor (IOP) 2 becomes more sophisticated and is controlled by a microprogram, and the time it takes for one subchannel (SCH) 201 to be processed and the next subchannel 202 to be fetched becomes longer, or when the input/output processor (IOP) 2 becomes slower.
P) When the processing speed of the central processing unit (CPU) 1 side increases compared to the processing speed of the central processing unit (CPU) 2, a new I/O request to the same I/O device 51 that the central processing unit (CPU) 1 has is generated.
111 and 112 are transmitted to the input/output processor (IOP) 2 and input to the subchannel (SCH) 201, and the occurrence of the above-mentioned synchronization phenomenon also increases.

中央処理装置(CPU)1が実行するオペレイティング
システム(OS)において、入出力制御の管理を行ってい
た世代の計算機システムにおいては、上記の如き、同期
の問題は、例えば、オペレイティングシステム(OS)上
で、該同期状態にあって、処理されないでいる入出力処
理要求を検出すると、該入出力処理要求に対する入出力
命令の発行タイミングをずらせる等して対処していた
が、最近の計算機システムように、中央処理装置(CP
U)1でのオーバヘッドを軽減させる目的で、入出力処
理の大部分を、入出力プロセッサ(IOP)2で行わせて
いる場合には、該入出力処理はオペレイティングシステ
ム(OS)には見えない事象であるので、入出力プロセッ
サ(IOP)2側での対策が必要となる。
In the generation of computer systems in which input/output control was managed in an operating system (OS) executed by a central processing unit (CPU) 1, the above-mentioned synchronization problem was dealt with by, for example, shifting the timing of issuing an input/output command for an input/output processing request when an input/output processing request that was not being processed in the operating system (OS) in the synchronized state was detected.
If most of the input/output processing is performed by the input/output processor (IOP) 2 in order to reduce the overhead in the CPU 1, then since the input/output processing is an event that is invisible to the operating system (OS), measures must be taken on the input/output processor (IOP) 2 side.

本発明は上記従来の欠点に鑑み、入出力処理要求の待
ち行列の管理と、入出力処理要求個々の使用可能な入出
力経路を選択する処理を、ハードウェア、例えば、入出
力プロセッサ(IOP)で行う計算機システムにおいて、
中央処理装置(CPU)/入出力プロセッサ(IOP)側の処
理速度と、入出力制御装置(IOC)側のビジー解除タイ
ミングとが同期したことにより、特定の入出力処理要求
が長時間待たされてしまう問題を入出力プロセッサ(IO
P)側で解消することができる入出力処理制御方式を提
供することを目的とするものである。
In view of the above-mentioned conventional drawbacks, the present invention provides a computer system in which the management of a queue of input/output processing requests and the selection of an available input/output path for each input/output processing request are performed by hardware, for example, an input/output processor (IOP), as follows:
The problem of certain input/output processing requests being kept waiting for a long time due to the synchronization of the processing speed of the central processing unit (CPU)/input/output processor (IOP) and the timing of the input/output control unit (IOC) to release the busy state was solved by the input/output processor (IO
The object of the present invention is to provide an input/output processing control method that can solve this problem on the P side.

〔課題を解決するための手段〕[Means for solving the problems]

上記の問題点は下記の如くに構成した入出力処理制御
方式によって解決される。
The above problems are solved by an input/output processing control system configured as follows.

(1) 中央処理装置(CPU)の配下にあるハードウェ
アが入出力処理の経路状態と,入出力装置の状態を管理
情報ブロック(SCH)として管理し、中央処理装置(CP
U)が入出力命令を実行するとき、該入出力命令が指示
する入出力制御パラメータを変換して、該管理情報ブロ
ック(SCH)に設定して投入した、入出力処理要求の待
ち行列(SCHキユー)の管理と,該入出力処理の経路選
択を、上記ハードウェアが実行する入出力処理制御方式
を用い、 且つ、該ハードウエアにおいて、同一の経路を使用す
る入出力装置群に対して、少なくとも、論理的な上記待
ち行列(SCHキユー)を構成し、各待ち行列(SCHキユ
ー)の中で最高の優先順位を持つ入出力処理要求に対し
て起動の試行を行う計算機システムにおいて、 ある入出力処理要求に対する試行の結果、該入力出力
処理の起動が不可能で、該入出力処理要求を、上記待ち
行列(SCHキユー)に留める使用中条件が検出されたと
き、 入出力装置の使用中条件の場合には、該入出力処理要
求を、同一経路を使用する他の入出力装置の入出力処理
要求よりも,該待ち行列(SCHキユー)内における起動
の優先順位が低くなる位置に移動し、 該使用中条件が、経路使用中条件の場合には、該入出
力処理要求を、同一の経路を使用する他の入出力装置の
入出力処理要求よりも,該待ち行列(SCHキユー)内に
おける起動の優先順位が高い位置に引き続き保持するよ
うに管理する。
(1) The hardware under the control of the central processing unit (CPU) manages the path status of the I/O processing and the status of the I/O device as a control information block (SCH), and the central processing unit (CP
In a computer system using an I/O processing control method executed by the above hardware, when an I/O control unit (CPU) executes an I/O command, the I/O control parameters designated by the I/O command are converted, set in the control information block (SCH), and submitted, the management of a queue (SCH queue) of I/O processing requests and the selection of a path for the I/O processing are performed, and the hardware configures at least logical SCH queues for a group of I/O devices using the same path, and attempts to start an I/O processing request having the highest priority in each queue (SCH queue), when, as a result of the attempt on a certain I/O processing request, a busy condition is detected in which it is impossible to start the input/output processing and the I/O processing request remains in the queue (SCH queue), in the case of a busy condition of the I/O device, the I/O processing request is moved to a position in the queue (SCH queue) where it has a lower priority for start than I/O processing requests of other I/O devices using the same path, If the busy condition is a path busy condition, the I/O processing request is managed so as to continue to be held in a higher activation priority position in the SCH queue than I/O processing requests of other I/O devices using the same path.

(2) 上記計算機システムにおいて、 上記ハードウェア内に、該入出力処理要求が中央処理
装置(CPU)より発行された時刻を、入出力処理要求を
管理する上記管理情報ブロック(SCH)に設定する手段
(A)と, 上記管理情報ブロック(SCH)内の上記手段(A)に
より設定された時刻情報と、現在時刻とを比較し、該入
出力処理要求が発行されてからの経過時間を算出する手
段(B)と, 該手段(B)により算出された値と、予め、与えられ
た値との大小を比較する手段(C)とを設けて、 入出力処理起動試行時に、上記経過時間が、ある一定
値より越えない場合には、該入出力処理要求を、同一経
路を使用する他の入出力装置の入出力処理要求よりも、
上記待ち行列(SCHキユー)における優先順位が低くな
る位置に移動し、 該経過時間が、ある一定値を越えた場合には、該入出
力要求を同一経路を使用する他の入出力装置の入出力処
理要求よりも、上記待ち行列(SCHキユー)における優
先順位を高い位置に保持するように管理する。
(2) In the computer system, the hardware includes a means (A) for setting the time when the input/output processing request was issued by the central processing unit (CPU) in the management information block (SCH) for managing the input/output processing request, a means (B) for comparing the time information set by the means (A) in the management information block (SCH) with the current time to calculate the elapsed time since the input/output processing request was issued, and a means (C) for comparing the value calculated by the means (B) with a previously given value, and if the elapsed time does not exceed a certain value during an input/output processing start attempt, the input/output processing request is prioritized over input/output processing requests of other input/output devices using the same path.
The I/O request is moved to a position in the SCH queue where its priority is lowered, and if the elapsed time exceeds a certain fixed value, the I/O request is managed so as to be maintained in a higher priority position in the SCH queue than I/O processing requests of other I/O devices using the same path.

〔作用〕[Action]

即ち、本発明によれば、入出力処理要求の待ち行列
(サブチャネルキュー)管理と、入出力処理要求個々が
使用可能な入出力経路を選択する処理を、ハードウェ
ア、例えば、入出力プロセッサ(IOP)で実行する計算
機システムにおいて、中央処理装置(CPU)/入出力プ
ロセッサ(IOP)側の処理速度と、入出力制御装置(IO
C)側のビジー解除タイミングとが同期したことによ
り、特定の入出力処理要求が長時間待たされてしまう問
題を入出力プロセッサ(IOP)側で解消するのに、該同
期の問題が、サブチャネルキユーにおいて、先入れ先出
し(FIFO)制御が完全に行われていないことに起因して
いることに着目し、フェッチしたサブチャネル(SCH)
の入出力処理要求条件に対して、入出力装置使用中条件
の場合には、他の入出力装置に該経路を使用させる必要
があることから、従来方式と同じく、当該サブチャネル
キユー制御ブロック(SQCB)配下のサブチャネルキユー
の末尾に、該サブチャネルを移動するが、チャネル/入
出力制御装置等の経路に関する使用中条件の場合には、
該サブチャネルキユー制御ブロック(SQCB)配下の全入
出力装置において、殆どの場合は、現在使用が許可され
ている経路と同じ経路を使用するので、サブチャネルキ
ユーの末尾に移動させる意味が余りないことから、先入
れ先出し(FIFO)制御にできるだけ近づける為に、該サ
ブチャネル(SCH)をサブチャネルキユーの先頭に残す
ようにしたものである。
That is, according to the present invention, in a computer system in which the queue (subchannel queue) management of input/output processing requests and the process of selecting an available input/output path for each input/output processing request are executed by hardware, for example, an input/output processor (IOP), the processing speed of the central processing unit (CPU)/input/output processor (IOP) side and the input/output control device (IO
C) synchronizes with the busy release timing on the I/O processor (IOP) side to solve the problem of a specific I/O processing request being kept waiting for a long time. This is due to the fact that the synchronization problem is caused by the subchannel queue not being fully controlled in the first-in, first-out (FIFO) manner.
For the I/O processing request condition, if the I/O device is busy, it is necessary to allow other I/O devices to use the route. Therefore, as in the conventional method, the subchannel is moved to the end of the subchannel queue under the subchannel queue control block (SQCB). However, if the route of the channel/I/O control device is busy,
In most cases, all I/O devices under the subchannel queue control block (SQCB) use the same route as the route currently permitted to be used, so there is little point in moving the subchannel (SCH) to the end of the subchannel queue. Therefore, in order to get as close as possible to first-in, first-out (FIFO) control, the subchannel (SCH) is left at the top of the subchannel queue.

これにより、ハードウェアを増加させることなく、例
えば、入出力プロセッサ(IOP)内部のマイクロプログ
ラムを一部変更だけで、サブチャネルキユー中の各サブ
チャネル(SCH)間の優先順位が部分的に固定されて、
特定のサブチャネル(SCH)が長時間処理されない事象
の発生を軽減させることができる効果がある。
This allows the priority between subchannels (SCH) in the subchannel queue to be partially fixed without increasing the hardware, for example, by only modifying a part of the microprogram in the input/output processor (IOP).
This has the effect of reducing the occurrence of events in which a specific subchannel (SCH) is not processed for a long period of time.

又、サブチャネルキユーでの制御を、できる限り先入
れ先出し(FIFO)制御に近づける手段として、一定時間
サブチャネルキユー中に滞留したサブチャネル(SCH)
を、当該サブチャネルキユー制御ブロック(SQCB)配下
のサブチャネルキユーの先頭に留めるようにしたもので
ある。
In addition, as a means of making the control in the subchannel queue as close as possible to first-in, first-out (FIFO) control,
is kept at the head of the subchannel queue under the subchannel queue control block (SQCB).

従って、時間監視の為のタイマを入出力プロセッサ
(IOP)内に設けるといった若干のハードウェアの追加
により、サブチャネルキユー中の各サブチャネル(SC
H)間の優先順位が部分的に固定されて、特定のサブチ
ャネル(SCH)が長時間処理されないといった事象の発
生を軽減させることができる必要がある。また、この方
式を取ると、サブチャネルキユー内部での滞留時間が平
均化されるので、ジョブ間競合によるシステム性能への
擾乱が減少し、システムの性能が向上する効果も得られ
る。
Therefore, by adding some hardware, such as a timer for monitoring time in the input/output processor (IOP), each subchannel (SC) in the subchannel queue can be
H) is partially fixed, and it is necessary to reduce the occurrence of events where a specific subchannel (SCH) is not processed for a long time. Also, by adopting this method, the residence time in the subchannel queue is averaged, so the disturbance to the system performance caused by the competition between jobs is reduced, and the system performance is improved.

〔実施例〕[Example]

以下本発明の実施例を図面によって詳述する。Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示した図であり、第2図
は本発明の他の実施例を示した図であり、(a1),(a
2)は変更処理ステップを示し、(b)はサブチャネル
(SCH)201〜に追加した「現在時刻記入域」であり、入
出力プロセッサ(IOP)2におけるサブチャネルキユー2
0で、サブチャネル(SCH)201〜をエンキユー,デキユ
ーする処理において,できる限り、先入れ先出し(FIF
O)となるように制御する手段が本発明を実施するのに
必要な手段である。尚、全図を通して同じ符号は同じ対
象物を示している。
FIG. 1 is a diagram showing one embodiment of the present invention, and FIG. 2 is a diagram showing another embodiment of the present invention.
2) shows the change processing step, and (b) shows the "current time entry area" added to the subchannel (SCH) 201~, which is the subchannel queue 2 in the input/output processor (IOP) 2.
In the process of enqueuing and dequeuing the subchannels (SCH) 201-0, the first-in, first-out (FIF)
In order to carry out the present invention, a means for controlling the temperature of the liquid crystal display (O) is required. Note that the same reference numerals denote the same objects throughout the drawings.

以下、第3図(a)の計算機システムの構成例、(d
1),(d2)の処理フローを参照しながら、第1図,第
2図によって、本発明の入出力処理制御方式を説明す
る。
The following is an example of the computer system configuration shown in FIG.
The input/output processing control method of the present invention will be explained with reference to Figs. 1 and 2 while referring to the processing flows of (1) and (d2).

本発明を実施しても、入出力プロセッサ(IOP)2に
おいて、入出力処理要求の待ち行列(サブチャネルキユ
ー)20の管理と、入出力処理要求個々が使用可能な入出
力経路を選択するという入出力処理の基本的な動作は、
特に、変わることはないので省略し、ここでは、中央処
理装置(CPU)/入出力プロセッサ(IOP)側の処理速度
と、入出力制御装置側のビジー解除タイミングが、同期
したことに起因して、特定の入出力処理要求が長時間処
理されない問題、即ち、サブチャネルキユー20内に止ま
ってしまう問題を回避する手段を中心にして説明する。
Even when the present invention is implemented, the basic operation of input/output processing, that is, management of the queue (subchannel queue) 20 of input/output processing requests and selection of an available input/output path for each input/output processing request, is performed in the input/output processor (IOP) 2 as follows:
Since there is nothing particularly different, we will omit the details here and instead explain the means to avoid the problem of a specific input/output processing request not being processed for a long time, i.e., the problem of it getting stuck in the subchannel queue 20, caused by the synchronization of the processing speed on the central processing unit (CPU)/input/output processor (IOP) side and the busy release timing on the input/output control device side.

先ず、本発明の1つの手段は、第1図において、第3
図(d2)で説明した入出力プロセッサ(IOP)起動論理
のマイクロプログラムの一部、即ち、右下角にマーク
(斜線マーク)を付した「サブチャネルをキユーの末尾
に移動する」ステップ305,308を、第1図に示したフロ
ーに置き換えるものである。
First, one aspect of the present invention is shown in FIG.
This replaces a part of the microprogram of the input/output processor (IOP) startup logic explained in FIG. (d2), i.e., steps 305 and 308 marked (with a diagonal line mark) in the lower right corner "move the subchannel to the end of the queue", with the flow shown in FIG. 1.

即ち、フェッチしたサブチャネル(SCH)201〜の入出
力処理条件に対して、入出力装置使用中(ビジー)条件
の場合には、他の入出力装置に該経路を使用させる必要
があることから、従来方式と同じく、当該サブチャネル
キユー制御ブロック(SQCB)21配下のサブチャネルキユ
ー20の末尾に、該サブチャネル(SCH)201〜を移動する
が、チャネル/入出力制御装置等の経路に関する使用中
条件の場合には、該サブチャネルキユー制御ブロック
(SQCB)21配下の全入出力装置51〜53において、殆どの
場合は、現在使用が許可されている経路と同じ経路を使
用するので、サブチャネルキユー20の末尾に移動させる
意味が余りないことに着目して、先入れ先出し(FIFO)
制御にできるだけ近づけるように、該サブチャネル(SC
H)201〜をサブチャネルキユー20の先頭に残すようにす
る。
That is, when the I/O processing condition of the fetched subchannel (SCH) 201 ~ is an I/O device busy condition, it is necessary to allow other I/O devices to use the path, so as in the conventional method, the subchannel (SCH) 201 ~ is moved to the end of the subchannel queue 20 under the subchannel queue control block (SQCB) 21. However, when a busy condition occurs regarding a path of a channel/I/O control device, in most cases, all of the I/O devices 51 ~ 53 under the subchannel queue control block (SQCB) 21 use the same path as the one currently permitted to be used. Therefore, focusing on the fact that there is little point in moving the subchannel (SCH) 201 ~ to the end of the subchannel queue 20, a first-in, first-out (FIFO) method is used.
In order to get as close as possible to the control, the subchannel (SC
H) 201 to be left at the top of the subchannel queue 20.

このようにすることで、サブチャネルキユー20での制
御を、できる限り先入れ先出し(FIFO)制御に近づける
ことができ、上記同期の問題の発生を軽減させることが
できる。
In this way, the control in the sub-channel queue 20 can be made as close as possible to first-in, first-out (FIFO) control, thereby reducing the occurrence of the above-mentioned synchronization problem.

次に、第2図によって、他の実施例を説明する。Next, another embodiment will be described with reference to FIG.

先ず、第3図(d1)に示したサブチャネルエンキユー
処理フローにおいて、左下角にマーク(斜線マーク)を
付した「サブチャネルを、サブチャネルキユー制御ブロ
ック(SQCB)が指示するサブチャネルキユーにエンキユ
ーする」ステップを、第2図(a1)に示したフローに置
き換える。
First, in the subchannel enqueue processing flow shown in Figure 3 (d1), the step marked (with a diagonal line mark) in the lower left corner, "Enqueue the subchannel to the subchannel queue specified by the subchannel queue control block (SQCB)", is replaced with the flow shown in Figure 2 (a1).

即ち、入出力プロセッサ(IOP)2内にタイマを設け
(図示せず)、入出力命令(SSCH)が中央処理装置(CP
U)1で発行されたことにより、該サブチャネルキユー2
0にエンキユーされたとき、その時の上記タイマの値
を、該サブチャネル(SCH)201〜に追加した「現在時刻
記入域」{第2図(b)参照}に記録しておく。
That is, a timer (not shown) is provided in the input/output processor (IOP) 2, and the input/output command (SSCH) is
U) 1, the subchannel queue 2
When the timer is enqueued to 0, the value of the timer at that time is recorded in the "current time entry area" (see FIG. 2(b)) added to the subchannel (SCH) 201 ~.

そして、第3図(d2)で説明した「サブチャネルのキ
ユー末尾に移動する」ステップ305,308(右下に斜線マ
ークを付したステップ)を第2図(a2)に示したフロー
に置き換える。
Then, steps 305 and 308 (steps marked with a diagonal line at the bottom right) of "moving to the end of the queue of the subchannel" explained in FIG. 3(d2) are replaced with the flow shown in FIG. 2(a2).

即ち、該当サブチャネル(SCH)201〜を起動試行する
際に、上記該サブチャネル(SCH)201〜の「現在時刻記
入域」に記録されているエンキユー時刻と、現在の時刻
とを比較し、該サブチャネルキユー20での当該サブチャ
ネル(SCH)201〜の滞留時間が一定の値を越えた場合に
は、当該サブチャネルキユー制御ブロック(SQCB)21配
下のサブチャネルキユー20への末尾への移動を行わず、
その先頭に留めるようにする。
That is, when attempting to start the subchannel (SCH) 201 ~, the enqueue time recorded in the "current time entry area" of the subchannel (SCH) 201 ~ is compared with the current time, and if the residence time of the subchannel (SCH) 201 ~ in the subchannel queue 20 exceeds a certain value, the subchannel is not moved to the end of the subchannel queue 20 under the subchannel queue control block (SQCB) 21,
Make sure to keep it at the top.

そして、該滞留時間が一定値未満の場合には、従来通
り、該サブチャネル(SCH)201〜をサブチャネルキユー
20の末尾に移動させる。
If the residence time is less than a certain value, the subchannel (SCH) 201 is queued as in the conventional method.
Move it to the end of 20.

このようにすることで、サブチャネルキユー20での制
御を、できる限り先入れ先出し(FIFO)制御に近づける
ことができ、上記同期の問題の発生を軽減させることが
できる。
In this way, the control in the sub-channel queue 20 can be made as close as possible to first-in, first-out (FIFO) control, thereby reducing the occurrence of the above-mentioned synchronization problem.

このように、本発明は、サブチャネルキユーでのエン
キユー,デキユー処理が、ラウンドロビン方式を基本と
していて、先入れ先出し(FIFO)制御が達成されていな
いことに起因して、たまたま、中央処理装置(CPU)/
入出力プロセッサ(IOP)側の処理速度と、入出力制御
装置側のビジー解除タイミングとが同期するといった相
互関係により、特定のサブチャネル(SCH)が長時間、
該サブチャネルキユーに留められてしまうことがあるこ
とに着目し、ビジー条件の態様が、入出力経路使用中条
件の場合には、該サブチャネル(SCH)を末尾に移すこ
とを抑止するか、或いは、該サブチャネルがサブチャネ
ルキユーに滞留している時間を監視し、該滞留時間が一
定時間を越えている場合に、該サブチャネル(SCH)を
末尾に移すことを抑止するようにして、できる限り、先
入れ先出し(FIFO)制御に近づけるようにした所に特徴
がある。
In this way, the present invention provides a method for enqueuing and dequeuing in a subchannel queue based on a round robin method, and does not achieve first-in, first-out (FIFO) control.
Due to the correlation between the processing speed of the input/output processor (IOP) and the timing of the I/O control device to release the busy state, a specific subchannel (SCH) may be busy for a long period of time.
Focusing on the fact that the subchannel may be held up in the subchannel queue, if the busy condition is an I/O path busy condition, the subchannel (SCH) is prevented from being moved to the end, or the time that the subchannel remains in the subchannel queue is monitored, and if the stay time exceeds a certain time, the subchannel (SCH) is prevented from being moved to the end, thereby approaching first-in, first-out (FIFO) control as much as possible.

〔発明の効果〕[Effects of the Invention]

以上、詳細に説明したように、本発明の入出力処理制
御方式は、中央処理装置(CPU)の配下にあるハードウ
ェア{入出力プロセッサ(IOP)}が入出力処理の経路
状態と,入出力装置の状態を管理情報ブロック(SCH)
として管理し、中央処理装置(CPU)が入出力命令(SSC
H)を実行するとき、該入出力命令が指示する入出力制
御パラメータを変換して、該管理情報ブロック(SCH)
に設定して投入した、入出力処理要求の待ち行列(SCH
キユー)の管理と、該入出力処理の経路選択を、上記ハ
ードウェアが実行する入出力処理制御方式を用い、且
つ、該ハードウエアにおいて、同一の経路を使用する入
出力装置群に対して、少なくとも、論理的な上記待ち行
列(SCHキユー)を構成し、各待ち行列(SCHキユー)の
中で最高の優先順位を持つ入出力処理要求に対して起動
の試行を行う計算機システムにおける入出力処理におい
て、ある入出力処理要求に対する試行の結果、該入出力
処理の起動が不可能で、該入出力処理要求を、上記待ち
行列(SCHキユー)に留める使用中条件が検出されたと
き、該使用中(ビジー)条件が入出力装置の使用中条件
の場合には、該入出力処理要求を、同一経路を使用する
他の入出力装置の入出力処理要求よりも,該待ち行列
(SCHキユー)内における起動の優先順位が低くなる位
置に移動し、該使用中条件が、経路使用中条件の場合に
は、該入出力処理要求を、該待ち行列(SCHキユー)内
における起動の優先順位が高い位置に引き続き保持する
ように管理する。又は、入出力処理起動試行時に、該入
出力処理要求が発行されてからの経過時間がある一定値
を越えない場合には、他の入出力装置の入出力処理要求
より、該待ち行列内における優先順位が低くなる位置に
移動し、ある一定時間を越えた場合には、該待ち行列内
における優先順位を高い位置に保持するようにしたもの
であるので、前者においては、ハードウェアを増加させ
ることなく、例えば、入出力プロセッサ(IOP)内部の
マイクロプログラムを一部変更だけで、サブチャネルキ
ユーの各サブチャネル(SCH)間の優先順位が部分的に
固定されて、特定のサブチャネル(SCH)が長時間処理
されない事象の発生を軽減させることができる効果があ
る。
As explained above in detail, the input/output processing control method of the present invention is a method in which the hardware (input/output processor (IOP)) under the control of the central processing unit (CPU) records the path status of the input/output processing and the status of the input/output device in the management information block (SCH).
The central processing unit (CPU) manages the I/O instructions (SSC
H), converts the I/O control parameters indicated by the I/O command and stores the management information block (SCH)
The queue of I/O processing requests (SCH
In input/output processing in a computer system in which at least the logical SCH queues are configured in the hardware for managing input/output processing requests and selecting paths for the input/output processing, and in which an attempt is made to start an input/output processing request having the highest priority in each SCH queue, when a busy condition is detected as a result of an attempt on a certain input/output processing request that makes it impossible to start the input/output processing and that causes the input/output processing request to remain in the SCH queue, if the busy condition is a busy condition of the input/output device, the input/output processing request is moved to a position in the SCH queue where it has a lower priority for starting than input/output processing requests of other input/output devices using the same path, and if the busy condition is a path busy condition, the input/output processing request is managed so as to continue to be held in a position in the SCH queue where it has a higher priority for starting. Alternatively, when an input/output processing start attempt is made, if the elapsed time since the input/output processing request was issued does not exceed a certain fixed value, the input/output processing request is moved to a position in the queue where its priority is lower than that of input/output processing requests from other input/output devices, and if the certain fixed time has elapsed, its priority is maintained at a higher position in the queue. Therefore, in the former case, without increasing the amount of hardware, for example, by merely changing a portion of the microprogram inside the input/output processor (IOP), the priority between each subchannel (SCH) of the subchannel queue can be partially fixed, thereby reducing the occurrence of an event in which a specific subchannel (SCH) is not processed for a long time.

又、後者においては、時間監視の為のタイマを入出力
プロセッサ(IOP)内に設けるといった若干のハードウ
ェアの追加により、サブチャネルキユー中の各サブチャ
ネル(SCH)間の優先順位が部分的に固定されて、特定
のサブチャネル(SCH)が長時間処理されない事象の発
生を軽減させることができる効果がある。又、この方式
を取ると、サブチャネルキユー内部での滞留時間が平均
化されるので、ジョブ間競合によるシステム性能への擾
乱が減少し、システムの性能が向上する効果も得られ
る。
In the latter case, by adding some hardware such as a timer for monitoring time in the input/output processor (IOP), the priority between the subchannels (SCH) in the subchannel queue is partially fixed, which has the effect of reducing the occurrence of an event in which a specific subchannel (SCH) is not processed for a long time. Also, by adopting this method, the retention time in the subchannel queue is averaged, so that the disturbance to the system performance caused by the competition between jobs is reduced, and the system performance is improved.

【図面の簡単な説明】 第1図は本発明の一実施例を示した図, 第2図は本発明の他の実施例を示した図, 第3図は従来の入出力処理制御方式を説明する図, である。 図面において、 1は中央処理装置(CPU), 111,112,〜,121,122,〜は入出力要求, 2は入出力プロセッサ(IOP), 20は待ち行列(SCHキュー),又は、サブチャネルキユ
ー, 21はサブチャネルキユー制御ブロック(SQCB), 22はサブチャネルキユー制御ブロック−リスト制御ブロ
ック(SQLCB), 201〜203はサブチャネル(SCH), 10は入出力制御装置,51,〜53は入出力装置, 101,101はチャネル, 300〜310は処理ステップ, をそれぞれ示す。
[Brief explanation of the drawings] Fig. 1 shows one embodiment of the present invention, Fig. 2 shows another embodiment of the present invention, and Fig. 3 explains a conventional input/output processing control method. In the drawings, 1 is a central processing unit (CPU), 111, 112, -, 121, 122, - are input/output requests, 2 is an input/output processor (IOP), 20 is a queue (SCH queue) or subchannel queue, 21 is a subchannel queue control block (SQCB), 22 is a subchannel queue control block-list control block (SQLCB), 201-203 are subchannels (SCH), 10 is an input/output control unit, 51, -53 are input/output devices, 101, 101 are channels, and 300-310 are processing steps.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】中央処理装置(CPU)(1)の配下にある
ハードウェア(2)が入出力処理の経路状態と,入出力
装置(51〜)の状態を管理情報ブロック(SCH)(201
〜)として管理し、中央処理装置(CPU)(1)が入出
力命令を実行するとき、該入出力命令が指示する入出力
制御パラメータを変換し、該管理情報ブロック(SCH)
(201〜)に設定して投入した、入出力処理要求の待ち
行列(SCHキユー)(20)の管理と,該入出力処理の経
路選択を、上記ハードウェア(2)が実行する入出力処
理制御方式を用い、 且つ、該ハードウエア(2)において、同一の経路を使
用する入出力装置(51〜)群に対して、少なくとも、論
理的な上記待ち行列(SCHキユー)(20)を構成し、各
待ち行列(SCHキユー)(20)の中で最高の優先順位を
持つ入出力処理要求に対して起動の試行を行う計算機シ
ステムにおいて、 ある入出力処理要求に対する試行の結果、該入力出力処
理の起動が不可能で、該入出力処理要求を、上記待ち行
列(SCHキユー)(20)に留める使用中条件が検出され
たとき、 入出力装置(51〜)の使用中条件の場合には、該入出力
処理要求を、同一経路を使用する他の入出力装置(51
〜)の入出力処理要求よりも,該待ち行列(SCHキユ
ー)(20)内における起動の優先順位が低くなる位置に
移動し、 該使用中条件が、経路使用中条件の場合には、該入出力
処理要求を、同一の経路を使用する他の入出力装置(51
〜)の入出力処理要求よりも,該待ち行列(SCHキユ
ー)(20)内における起動の優先順位が高い位置に引き
続き保持するように管理することを特徴とする入出力処
理制御方式。
Claim 1: The hardware (2) under the control of the central processing unit (CPU) (1) stores the path status of the input/output processing and the status of the input/output device (51-) in a management information block (SCH) (201
When the central processing unit (CPU) (1) executes an input/output command, it converts the input/output control parameters indicated by the input/output command and stores them in the management information block (SCH).
In a computer system using an input/output processing control method in which the above hardware (2) manages a queue (SCH queue) (20) of input/output processing requests set and submitted to a queue (201-) and selects a path for the input/output processing, and in the hardware (2), at least logical queues (SCH queues) (20) are configured for a group of input/output devices (51-) using the same path, and an attempt is made to start an input/output processing request having the highest priority among the queues (SCH queues) (20), when a busy condition is detected as a result of an attempt on a certain input/output processing request, which causes the input/output processing request to remain in the queue (SCH queue) (20), in the case of a busy condition of an input/output device (51-), the input/output processing request is sent to another input/output device (51-) using the same path,
In the case where the busy condition is a path busy condition, the I/O processing request is moved to a position in the queue (SCH queue) (20) where the priority of activation is lower than that of the I/O processing request of another I/O device (51) using the same path.
The input/output processing control method according to the present invention is characterized in that the input/output processing request (I/O request) is managed so that it continues to have a higher priority in the queue (SCH queue) (20) than the I/O processing requests (I/O requests (1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50,
【請求項2】中央処理装置(CPU)(1)の配下にある
ハードウェア(2)が入出力処理の経路状態と,入出力
装置(51〜)の状態を管理情報ブロック(SCH)(201
〜)として管理し、中央処理装置(CPU)(1)が入出
力命令を実行するとき、該入出力命令が指示する入出力
制御パラメータを変換して、該管理情報ブロック(SC
H)(201〜)に設定して投入した、入出力処理要求の待
ち行列(SCHキユー)(20)の管理と,該入出力処理の
経路選択を、上記ハードウェア(2)が実行する入出力
処理制御方式を用い、 且つ、該ハードウエア(2)において、同一の経路を使
用する入出力装置(51〜)群に対して、少なくとも、論
理的な上記待ち行列(SCHキユー)(20)を構成し、各
待ち行列(SCHキユー)(20)の中で最高の優先順位を
持つ入出力処理要求に対して起動の試行を行う計算機シ
ステムにおいて、 上記ハードウェア(2)内に、該入出力処理要求が中央
処理装置(CPU)(1)より発行された時刻を、入出力
処理要求を管理する上記管理情報ブロック(SCH(201
〜)に設定する手段(A)と, 上記管理情報ブロック(SCH)(201〜)内の上記手段
(A)により設定された時刻情報と、現在時刻とを比較
し、該入出力処理要求が発行されてからの経過時間を算
出する手段(B)と, 該手段(B)により算出された値と、予め、与えられら
値との大小を比較する手段(C)とを設けて、 入出力処理起動試行時に、上記経過時間が、ある一定値
より越えない場合には、該入出力処理要求を、同一経路
を使用する他の入出力装置(51〜)の入出力処理要求よ
りも、上記待ち行列(SCHキユー)(20)における優先
順位が低くなる位置に移動し、 該経過時間が、ある一定値を越えた場合には、該入出力
要求を、同一経路を使用する他の入出力装置(5)の入
出力処理要求よりも、上記待ち行列(SCHキユー)(2
0)における優先順位を高い位置に保持するように管理
することを特徴とする入出力処理制御方式。
Claim 2: The hardware (2) under the control of the central processing unit (CPU) (1) stores the path status of the input/output processing and the status of the input/output device (51-) in a management information block (SCH) (201
When the central processing unit (CPU) (1) executes an input/output command, it converts the input/output control parameters indicated by the input/output command and stores them in the control information block (SC
In a computer system using an input/output processing control method in which the hardware (2) manages a queue (SCH queue) (20) of input/output processing requests set and entered in a central processing unit (CPU) (201-), and selects a path for the input/output processing, the hardware (2) configures at least a logical queue (SCH queue) (20) for a group of input/output devices (51-) using the same path, and attempts to start an input/output processing request having the highest priority among the queues (SCH queue) (20), the time when the input/output processing request was issued by a central processing unit (CPU) (1) is recorded in the management information block (SCH (201-)) for managing the input/output processing request,
a means (A) for setting a time information set by the means (A) in the management information block (SCH) (201-) to a current time, and a means (B) for calculating the elapsed time since the I/O processing request was issued, and a means (C) for comparing the value calculated by the means (B) with a value given in advance, and if the elapsed time does not exceed a certain value when an I/O processing start attempt is made, the I/O processing request is moved to a position in the queue (SCH queue) (20) where it has a lower priority than I/O processing requests of other I/O devices (51-) that use the same path, and if the elapsed time exceeds a certain value, the I/O request is moved to a position in the queue (SCH queue) (20) where it has a lower priority than I/O processing requests of other I/O devices (5) that use the same path.
0) to maintain a high priority.
JP10093690A 1990-04-17 1990-04-17 Input/Output Processing Control Method Expired - Fee Related JP2822582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10093690A JP2822582B2 (en) 1990-04-17 1990-04-17 Input/Output Processing Control Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10093690A JP2822582B2 (en) 1990-04-17 1990-04-17 Input/Output Processing Control Method

Publications (2)

Publication Number Publication Date
JPH04543A JPH04543A (en) 1992-01-06
JP2822582B2 true JP2822582B2 (en) 1998-11-11

Family

ID=14287239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10093690A Expired - Fee Related JP2822582B2 (en) 1990-04-17 1990-04-17 Input/Output Processing Control Method

Country Status (1)

Country Link
JP (1) JP2822582B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760130B2 (en) * 1992-03-24 1995-06-28 建設基礎エンジニアリング株式会社 Test method for spray-cured material

Also Published As

Publication number Publication date
JPH04543A (en) 1992-01-06

Similar Documents

Publication Publication Date Title
US5448702A (en) Adapters with descriptor queue management capability
US6055579A (en) Distributed control and synchronization of multiple data processors using flexible command queues
US5247671A (en) Scalable schedules for serial communications controller in data processing systems
KR960006503B1 (en) Method and apparatus for interleaving multiple-channel dma operation
CN101946244B (en) Method and apparatus for reducing access contention for reserved devices
US7751402B2 (en) Method and apparatus for gigabit packet assignment for multithreaded packet processing
EP0241129B1 (en) Addressing arrangement for a RAM buffer controller
US4553202A (en) User controlled dialog resource switching in a multi-tasking word processor
US5606703A (en) Interrupt protocol system and method using priority-arranged queues of interrupt status block control data structures
US20050149933A1 (en) Computer executing multiple operating systems
JPH03126158A (en) Method and apparatus for scheduling
EP2823389B1 (en) Computer system and control method thereof
US5339449A (en) System and method for reducing storage channels in disk systems
US11392407B2 (en) Semiconductor device
US5276896A (en) Apparatus for implementing data communications between terminal devices and user programs
JPH09160862A (en) Status processing system for transferring data blocks between local side and host side
US5129072A (en) System for minimizing initiator processor interrupts by protocol controller in a computer bus system
JP2025100826A (en) Intra-server data transfer device, intra-server data transfer method and program
JP2000172624A (en) I / O processing system
JP2822582B2 (en) Input/Output Processing Control Method
JP2904483B2 (en) Scheduling a periodic process
US20060179172A1 (en) Method and system for reducing power consumption of a direct memory access controller
JP2000322278A (en) Process execution control method
JP2534797B2 (en) Curing control system
JPH0644234B2 (en) Task management device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees