Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2822997B2 - Semiconductor device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP2822997B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2822997B2
JP2822997B2 JP8282310A JP28231096A JP2822997B2 JP 2822997 B2 JP2822997 B2 JP 2822997B2 JP 8282310 A JP8282310 A JP 8282310A JP 28231096 A JP28231096 A JP 28231096A JP 2822997 B2 JP2822997 B2 JP 2822997B2
Authority
JP
Japan
Prior art keywords
lead
wire
semiconductor device
semiconductor element
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8282310A
Other languages
Japanese (ja)
Other versions
JPH10125707A (en
Inventor
哲弘 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8282310A priority Critical patent/JP2822997B2/en
Publication of JPH10125707A publication Critical patent/JPH10125707A/en
Application granted granted Critical
Publication of JP2822997B2 publication Critical patent/JP2822997B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07521Aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に半導体素子と内部リードの接続
構造を改良した半導体装置およびその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having an improved connection structure between a semiconductor element and internal leads and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、かかる半導体装置は、装置本体の
内部に封止される半導体素子と、装置本体から導出され
る端子リード(外部リード)と、この端子リードから装
置本体内部へ進入するとともに、半導体素子へワイヤな
どで接続される内部リードとを持って構成されている。
しかし、このような半導体装置において、樹脂により封
止される前のリードフレームの状態では、端子リードと
内部リードの境界がないため、以下の説明では単にリー
ドと総称する。
2. Description of the Related Art Conventionally, such a semiconductor device has a semiconductor element sealed inside a device main body, a terminal lead (external lead) led out from the device main body, and a semiconductor device which enters into the device main body from the terminal lead. , And an internal lead connected to the semiconductor element by a wire or the like.
However, in such a semiconductor device, in the state of the lead frame before being sealed with the resin, there is no boundary between the terminal lead and the internal lead.

【0003】この封入された半導体素子内の情報は、リ
ードを介して電気的に入出力されるため、前述したよう
に、半導体素子とリードとは、電気的に接続されている
必要がある。
[0003] Since information in the sealed semiconductor element is electrically input and output via the leads, the semiconductor element and the leads need to be electrically connected as described above.

【0004】図8は従来の一例を説明するための半導体
装置のリード接続部の平面図である。図8に示すよう
に、かかる半導体装置は、半導体素子1に直接リード3
を接続する例であり、上面にパッド(電極)24を形成
した半導体素子1とリード3とを接続するにあたり、リ
ード3を半導体素子1のパッド24まで伸ばし、そのリ
ード先端部25をパッド24に直接圧着した構造であ
る。
FIG. 8 is a plan view of a lead connection portion of a semiconductor device for explaining an example of the related art. As shown in FIG. 8, the semiconductor device includes a semiconductor device 1 in which leads 3
In connecting the semiconductor element 1 having the pad (electrode) 24 formed on the upper surface to the lead 3, the lead 3 is extended to the pad 24 of the semiconductor element 1 and the tip end 25 of the lead is connected to the pad 24. The structure is directly pressed.

【0005】この場合、パッド24の大きさを考える
と、リード先端部25の幅を細くする必要があるが、板
厚を一定値以上確保したままリード先端部25を細くす
ることは限界があり、困難となってきている。その上、
リード先端部25の形状は、パッド24に一致しなけれ
ばならないため、パッド24の微小な変更でも新しくリ
ードフレームを準備する必要が生じたり、あるいはリー
ド自体が細いため、リード変形が生じ易いなどの欠点が
ある。
In this case, considering the size of the pad 24, it is necessary to reduce the width of the lead end portion 25. However, there is a limit to reducing the lead end portion 25 while keeping the plate thickness at a certain value or more. It's getting harder. Moreover,
Since the shape of the lead tip portion 25 must match the pad 24, it is necessary to prepare a new lead frame even if the pad 24 is minutely changed, or the lead itself is thin and the lead is likely to deform. There are drawbacks.

【0006】そこで、従来はこのリード変形を防止する
ため、ワイヤボンディングにより半導体素子と接続する
ことが行われている。
Therefore, in order to prevent such lead deformation, connection with a semiconductor element by wire bonding has been conventionally performed.

【0007】図9は従来の他の例を説明するための半導
体装置のリード接続部の平面図である。図9に示すよう
に、かかる半導体装置は、半導体素子1にリード3をワ
イヤ5を介して接続する例であり、半導体素子1のパッ
ド24とリード3の先端とを導電性ワイヤ5によりボン
ディングする構造である。このワイヤ5の素材として
は、Au,Al,Cuなどの合金が用いられるが、この
ワイヤ5は接触しなければ、或る程度自由に張り巡らせ
ることが可能であるため、パッド24の位置を多少変更
されても、リードフレームを変更せずに接続することが
できる。
FIG. 9 is a plan view of a lead connection portion of a semiconductor device for explaining another conventional example. As shown in FIG. 9, such a semiconductor device is an example in which a lead 3 is connected to a semiconductor element 1 via a wire 5, and a pad 24 of the semiconductor element 1 and a tip of the lead 3 are bonded by a conductive wire 5. Structure. As a material of the wire 5, an alloy such as Au, Al, or Cu is used. If the wire 5 is not in contact with the wire 5, the wire 5 can be extended freely to some extent. Even if it is changed, the connection can be made without changing the lead frame.

【0008】このリードフレームとワイヤボンディング
の関係については、図10のとおりである。
The relationship between the lead frame and wire bonding is as shown in FIG.

【0009】図10は図9に示す半導体装置のリードフ
レームの平面図である。図10に示すように、このリー
ドフレーム27は、アイランド6上の半導体素子1とリ
ード3とをワイヤにより接続するため、ワイヤの変形・
断線が発生しないように、半導体素子1と内部リード3
の位置は固定されている必要がある。すなわち、ワイヤ
によるボンディングを行う際には、リード3と一体にな
っているアイランド6に半導体素子1をマウント(接
着)して行っている。
FIG. 10 is a plan view of a lead frame of the semiconductor device shown in FIG. As shown in FIG. 10, the lead frame 27 connects the semiconductor element 1 on the island 6 and the leads 3 by wires.
The semiconductor element 1 and the internal leads 3 are connected to prevent disconnection.
Must be fixed. That is, when performing bonding by wire, the semiconductor element 1 is mounted (adhered) to the island 6 integrated with the lead 3.

【0010】このワイヤボンディングには、通常、ボー
ルボンディングとウェッジボンディングがあり、以下こ
れらについて説明する。
The wire bonding generally includes ball bonding and wedge bonding, and these will be described below.

【0011】図11は従来の半導体装置の製造方法の一
例を説明するためのボールボンディング装置の概略図で
ある。図11に示すように、このボールボンディング装
置(ボールボンダー)は、リール28から引き出された
ワイヤ5が緩まないように張力を与えるためのエアテン
ション29と、ワイヤ5を保持し且つ繰り出すためのク
ランプ30とを介して、ワイヤ5を案内するキャピラリ
31から送り出される。また、キャピラリ31は、クラ
ンプ30とともにアーム33に固定され、リードフレー
ム27上を移動できるように設定される。このキャピラ
リ31から送り出されたワイヤ5はトーチ32により溶
融される。
FIG. 11 is a schematic view of a ball bonding apparatus for explaining an example of a conventional method of manufacturing a semiconductor device. As shown in FIG. 11, the ball bonding apparatus (ball bonder) includes an air tension 29 for applying tension so that the wire 5 drawn from the reel 28 is not loosened, and a clamp for holding and feeding the wire 5. 30 and is sent out from a capillary 31 that guides the wire 5. The capillary 31 is fixed to the arm 33 together with the clamp 30, and is set so as to be movable on the lead frame 27. The wire 5 sent out from the capillary 31 is melted by the torch 32.

【0012】図12(a)〜(d)はそれぞれ図11に
おけるボールボンディング手順を説明するための工程順
に示したボールボンディング装置の概略断面図である。
まず、図12(a)に示すように、ワイヤ5はキャピラ
リ31の先端から送り出される。
FIGS. 12A to 12D are schematic cross-sectional views of a ball bonding apparatus shown in the order of steps for explaining the ball bonding procedure in FIG.
First, as shown in FIG. 12A, the wire 5 is sent out from the tip of the capillary 31.

【0013】ついで、図12(b)に示すように、トー
チ32との間に電圧を印加すると、スパークが生じ、そ
の熱でワイヤ5が溶融し、ボール34を形成する。
Next, as shown in FIG. 12B, when a voltage is applied to the torch 32, a spark is generated, and the heat melts the wire 5 to form a ball 34.

【0014】ついで、図12(c)に示すように、この
ボール34をキャピラリ31で半導体素子1上のパッド
に押し付け、熱圧着させる。
Next, as shown in FIG. 12C, the ball 34 is pressed against a pad on the semiconductor element 1 by a capillary 31 and thermocompression-bonded.

【0015】しかる後、図12(d)に示すように、キ
ャピラリ31からワイヤ5を引き出しながら、そのキャ
ピラリ31を意図するリード3まで移動させ、ワイヤ5
を押し付けた状態で熱圧着させる。さらに、キャピラリ
31を持ち上げてワイヤ5を切断し、ボール形成ができ
るようにワイヤ5を適量出しておき、図12(a)の状
態に戻しておく。
Thereafter, as shown in FIG. 12D, while pulling out the wire 5 from the capillary 31, the capillary 31 is moved to the intended lead 3, and
Thermocompression bonding. Further, the capillary 31 is lifted, the wire 5 is cut, and an appropriate amount of the wire 5 is put out so that a ball can be formed, and the wire 5 is returned to the state shown in FIG.

【0016】なお、半導体素子1のパッドもしくは内部
リード3上にワイヤ5を熱圧着する際、超音波を用いて
キャピラリ31を振動させると、ワイヤ5の密着性が向
上する。
When the capillary 31 is vibrated using ultrasonic waves when the wire 5 is thermocompression-bonded to the pad or the internal lead 3 of the semiconductor element 1, the adhesion of the wire 5 is improved.

【0017】また、上述したボールボンディングにおい
ては、ワイヤ5の先端にボール34を形成するため、隣
接するワイヤ5との距離を少なくともボール分だけ離す
必要がある。この問題を解決するために、ボールを必要
としないウエッジボンディングが提案されている。
In the above-described ball bonding, since the ball 34 is formed at the tip of the wire 5, it is necessary to separate the adjacent wire 5 by at least the distance of the ball. To solve this problem, wedge bonding that does not require a ball has been proposed.

【0018】図13は従来の半導体装置の製造方法の他
の例を説明するためのウエッジボンディングにおけるワ
イヤ形状の断面図である。図13に示すように、このウ
エッジボンディングにおいては、半導体素子1とリード
3を接続するワイヤ5の幅が、前述したボールの径より
も小さくなるように設定している。
FIG. 13 is a cross-sectional view of a wire shape in wedge bonding for explaining another example of a conventional method of manufacturing a semiconductor device. As shown in FIG. 13, in this wedge bonding, the width of the wire 5 connecting the semiconductor element 1 and the lead 3 is set to be smaller than the diameter of the ball described above.

【0019】図14(a),(b)はそれぞれ各種のボ
ンディングにおけるキャピラリーの断面図である。ま
ず、図14(a)に示すように、この場合は、ボールボ
ンディング用のキャピラリ31を示し、キャピラリ31
がボール34を押えることによりパッドやリードに熱圧
着する構造である。
FIGS. 14A and 14B are cross-sectional views of capillaries in various types of bonding. First, as shown in FIG. 14A, in this case, a capillary 31 for ball bonding is shown.
Has a structure in which the ball 34 is pressed and thermocompression-bonded to a pad or a lead.

【0020】一方、図14(b)に示すように、この場
合は、ウエッジボンディング用キャピラリ31を示し、
キャピラリ31がワイヤ5を側面から押え付けている。
On the other hand, as shown in FIG. 14B, in this case, a capillary 31 for wedge bonding is shown.
The capillary 31 presses the wire 5 from the side.

【0021】これら両者を比較すると、ボールボンディ
ングにおいては、あらゆる方向(360度)にボンディ
ングできるのに対し、ウエッジボンディングでは、ワイ
ヤ5の通る穴が斜めに開けられているため、ワイヤ5が
傾いている一方向に限定されてしまう。
When these two are compared, in the ball bonding, bonding can be performed in any direction (360 degrees), whereas in the wedge bonding, since the hole through which the wire 5 passes is formed obliquely, the wire 5 is inclined. Is limited to one direction.

【0022】そこで、ウエッジボンディングでは、リー
ドフレームを固定する台を回転させることにより、36
0度のボンディングを可能にしている。しかし、このウ
エッジボンディングでは、リードフレーム固定台を回転
させるため、リードフレームそのものを大きくすること
ができない。
Therefore, in the wedge bonding, the base for fixing the lead frame is rotated so that 36
0 degree bonding is enabled. However, in this wedge bonding, since the lead frame fixing base is rotated, the lead frame itself cannot be enlarged.

【0023】要するに、ワイヤボンディングにおいて、
リードフレーム等の回転が困難な対象に対しては、ボー
ルボンディングを用いるとともに、セラミックパッケー
ジなどの単体で扱う。また、回転が容易な対象に対して
は、ウエッジボンディングが用いられる。
In short, in wire bonding,
For a target such as a lead frame, which is difficult to rotate, ball bonding is used and a single body such as a ceramic package is handled. In addition, wedge bonding is used for an object that can be easily rotated.

【0024】ところで、ボールボンディング,ウェッジ
ボンディングのどちらの場合も、ワイヤは上から押え付
けるので、半導体素子とリードのどちらも同一の上面相
互をワイヤで接続せざるを得ない。しかも、ワイヤ5が
存在するために、半導体装置の内部では、リード3がワ
イヤ5の分だけ厚くなってしまう。
In both cases of ball bonding and wedge bonding, the wire is pressed from above, so that both the semiconductor element and the lead must be connected to the same upper surface by a wire. In addition, the presence of the wire 5 causes the lead 3 to be thicker by the wire 5 inside the semiconductor device.

【0025】[0025]

【発明が解決しようとする課題】上述した従来の半導体
装置およびその製造方法は、半導体素子のパッドとリー
ドをボンディングした状態のまま樹脂で封止しているた
め、アイランド構造のものや、リードを接着テープを介
して半導体素子上に配置するリード・オン・チップ(L
OC)構造に限らず、断面で見たとき、最も高い位置に
存在する部材は、ワイヤとなっている。
In the above-described conventional semiconductor device and the method of manufacturing the same, since the pads of the semiconductor element and the leads are sealed with the resin in a bonded state, the semiconductor device having the island structure or the leads can be used. Lead-on-chip (L) placed on a semiconductor element via an adhesive tape
Not only in the OC) structure, but the member located at the highest position when viewed in cross section is a wire.

【0026】ところで、半導体装置の表面に製品名を描
く方法として、従来用いられているインクによる捺印
は、その捺印の前処理として用いられていた有機溶剤の
使用制限のために、レーザにより樹脂表面を削り取る捺
印方法に切り替わってきている。この結果、装置表面の
樹脂が削られることになり、前述したワイヤが特に高く
なっていた場合には、ワイヤがレーザにより露出し、あ
るいは切断される危険性がある。
By the way, as a method of drawing a product name on the surface of a semiconductor device, the conventional marking with ink is performed by a laser on the resin surface due to the restriction on the use of an organic solvent used as a pretreatment for the marking. It has been switched to a stamping method that scrapes away. As a result, the resin on the surface of the device is shaved, and if the above-mentioned wire is particularly high, there is a risk that the wire is exposed or cut by the laser.

【0027】このワイヤの露出や切断を防止するために
は、ワイヤそのものの高さを低くすることが有効である
が、特にLOC構造の半導体装置では、ワイヤとボンデ
ィングするする内部リードの高さがほとんど変わらない
ため、これ以上にワイヤの高さを低くすることができな
い。
In order to prevent the wire from being exposed or cut, it is effective to reduce the height of the wire itself. In particular, in a semiconductor device having a LOC structure, the height of the internal lead bonded to the wire is reduced. Since it hardly changes, the height of the wire cannot be further reduced.

【0028】したがって、従来の半導体装置およびその
製造方法においては、ワイヤの露出および切断の危険性
を軽減することができず、同時に樹脂厚を薄くして装置
全体の厚さを薄くすることもできないという欠点があ
る。
Therefore, in the conventional semiconductor device and the method of manufacturing the same, the risk of exposing and cutting the wires cannot be reduced, and at the same time, the thickness of the resin cannot be reduced to reduce the thickness of the entire device. There is a disadvantage that.

【0029】また、従来の半導体装置およびその製造方
法は、リードフレーム上でボンディングする際、ボンデ
ィングされるワイヤの数に比例した時間だけ、リードフ
レームが高温状態に晒されることになる。この高温状態
により、各部材の酸化が進行することになるが、Si主
体の半導体素子やAuが主流であるワイヤの酸化はリー
ドフレームの酸化に比べて特に問題とはならないもの
の、リードフレームではCu合金製などの酸化し易い素
材が多く用いられている。
In the conventional semiconductor device and its manufacturing method, when bonding on a lead frame, the lead frame is exposed to a high temperature for a time proportional to the number of wires to be bonded. Oxidation of each member progresses due to this high temperature state. Oxidation of a semiconductor element mainly composed of Si or a wire mainly composed of Au is not particularly problematic compared to oxidation of a lead frame. Many easily oxidizable materials such as alloys are used.

【0030】したがって、このリードフレームが酸化す
ると、樹脂とフレームの密着性が劣化し、剥離からパッ
ケージ本体にクラックを生じ、品質を劣化させるという
欠点がある。
Therefore, when the lead frame is oxidized, the adhesion between the resin and the frame is deteriorated, and cracks occur in the package body from peeling, resulting in a deterioration in quality.

【0031】本発明の目的は、かかるワイヤの露出,切
断の危険性を軽減し、樹脂厚を薄くするとともに、フレ
ームと樹脂の密着性を高め、信頼性を向上させることの
できる半導体装置およびその製造方法を提供することに
ある。
An object of the present invention is to reduce the risk of exposure and cutting of such wires, reduce the thickness of the resin, increase the adhesion between the frame and the resin, and improve the reliability of the semiconductor device. It is to provide a manufacturing method.

【0032】[0032]

【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、導電性ワイヤにより前記半導体素子に電
気的に接続される内部リードとをパッケージ本体に封止
し、前記内部リードに接続される端子リードを前記パッ
ケージ本体より外部に導出する半導体装置において、前
記半導体素子の上面のパッドと前記内部リードの下面と
を前記導電性ワイヤによって電気的に接続して構成され
る。
According to the present invention, there is provided a semiconductor device comprising:
In a semiconductor device, a semiconductor element and an internal lead electrically connected to the semiconductor element by a conductive wire are sealed in a package body, and a terminal lead connected to the internal lead is led out from the package body. A pad on the upper surface of the semiconductor element and a lower surface of the internal lead are electrically connected by the conductive wire.

【0033】また、本発明の半導体装置の製造方法は、
半導体素子の上面とダミーリードとの間を導電性ワイヤ
によってボンディング接続する第1の工程と、接続され
た前記導電性ワイヤの途中を内部リードに接続し直すと
ともに、余分の前記導電性ワイヤを切断し、前記ダミー
リードとともに除去する第2の工程とを含んで構成され
る。
Further, the method for manufacturing a semiconductor device according to the present invention
A first step of bonding and connecting the upper surface of the semiconductor element and the dummy lead with a conductive wire, and reconnecting an intermediate part of the connected conductive wire to an internal lead, and cutting an excess of the conductive wire; And removing the dummy lead together with the second step.

【0034】さらに、本発明の半導体装置の製造方法に
おける第1の工程は、中央に素子固定溝を形成し、その
外側に前記導電性ワイヤを案内する突起を形成するとと
もに、前記突起の外側の両端に前記ダミーリードを固定
するダミーリード固定部を備えた治工具を用い、前記半
導体素子と前記ダミーリードとの接続を行うように形成
される。
Further, in the first step of the method of manufacturing a semiconductor device according to the present invention, an element fixing groove is formed in the center, and a projection for guiding the conductive wire is formed outside the element fixing groove. Using a jig provided with a dummy lead fixing portion for fixing the dummy lead at both ends, the jig is formed so as to connect the semiconductor element and the dummy lead.

【0035】また、本発明の半導体装置の製造方法は、
半導体素子の上面と、絶縁性薄板の上面に形成された導
電性薄膜との間を導電性ワイヤによりボンディング接続
する第1の工程と、前記導電性薄膜を前記導電性ワイヤ
とともに内部リードに貼付し、前記導電性ワイヤと前記
内部リードの電気的接続を行う第2の工程とを含んで構
成される。
Further, a method of manufacturing a semiconductor device according to the present invention
A first step of bonding and connecting the upper surface of the semiconductor element and the conductive thin film formed on the upper surface of the insulating thin plate with a conductive wire, and attaching the conductive thin film together with the conductive wire to an internal lead; And a second step of making an electrical connection between the conductive wire and the internal lead.

【0036】[0036]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0037】図1は本発明の半導体装置の一実施の形態
を説明するための断面図である。図1に示すように、こ
の実施の形態は、アイランド構造をとる半導体装置の例
であり、アイランド6上に搭載した半導体素子1の素子
上面2に形成したパッドとリード3の下面4とをワイヤ
5によりボンディング接続したものである。通常、ワイ
ヤ5はリード3の上面に接続されるが、本実施の形態で
は、ワイヤ5の高さ位置を下げるために、ワイヤ5の一
端をリード下面4に接続することにある。この結果、全
体を封止する樹脂の厚さを薄くすることができる。
FIG. 1 is a sectional view for explaining an embodiment of the semiconductor device of the present invention. As shown in FIG. 1, this embodiment is an example of a semiconductor device having an island structure, in which a pad formed on an upper surface 2 of a semiconductor element 1 mounted on an island 6 and a lower surface 4 of a lead 3 are wired. 5 is a bonding connection. Normally, the wire 5 is connected to the upper surface of the lead 3. In the present embodiment, one end of the wire 5 is connected to the lower surface 4 of the lead in order to lower the height position of the wire 5. As a result, the thickness of the resin for sealing the whole can be reduced.

【0038】図2は本発明の半導体装置の他の実施の形
態を説明するための断面図である。図2に示すように、
この実施の形態は、LOC構造をとる半導体装置の例で
あり、ポリイミドテープ7を介して半導体素子1を接着
するとともに、その素子上面2に形成したパッドとリー
ド3の下面4とをワイヤ5によりボンディング接続した
ものである。この場合も、通常であれば、ワイヤ5はリ
ード3の上面に接続されるが、ワイヤ5の一端をリード
下面4に接続することにある。これによって、ワイヤ5
の高さ位置を下げると同時に、樹脂の厚さを薄くしてい
る。
FIG. 2 is a sectional view for explaining another embodiment of the semiconductor device of the present invention. As shown in FIG.
This embodiment is an example of a semiconductor device having a LOC structure, in which a semiconductor element 1 is bonded via a polyimide tape 7 and a pad formed on an upper surface 2 of the element and a lower surface 4 of a lead 3 are connected by wires 5. Bonded. Also in this case, the wire 5 is normally connected to the upper surface of the lead 3, but one end of the wire 5 is connected to the lower surface 4 of the lead. Thereby, the wire 5
At the same time, the height of the resin is lowered and the thickness of the resin is reduced.

【0039】このように、アイランド構造(図1)やL
OC構造(図2)などの内部構造に依らず、リード3へ
のワイヤ5の接続位置を下げているが、両者を比較する
と、アイランド構造よりもリード3が半導体素子1の上
にくるLOC構造の方がより一層ワイヤの高さを下げる
効果が大きい。
As described above, the island structure (FIG. 1) and the L
Although the connection position of the wire 5 to the lead 3 is lowered irrespective of the internal structure such as the OC structure (FIG. 2), a comparison between the two shows that the LOC structure in which the lead 3 is above the semiconductor element 1 than the island structure. Is more effective in lowering the height of the wire.

【0040】図3(a),(b)はそれぞれ本発明の半
導体装置の製造方法において用いる治工具の斜視図およ
びそのA−A’線断面図である。まず、図3(a)に示
すように、上述した図1や図2の半導体装置を製造する
にあたり、本実施の形態は、導電性ワイヤをリードの下
面に接続するための治工具8を用い、導電性ワイヤを半
導体素子と後述するダミーリードとの間に一旦ボンディ
ング接続し、しかる後に接続した導電性ワイヤの途中の
部分を内部リードに接続し直すものである。この治工具
8は、中央上部に形成した半導体素子を固定するための
素子固定溝9と、この素子固定溝9の両側から斜め内側
に突出するとともに、ワイヤを押し付けて切断するため
の突起10と、素子固定溝9や突起10の外側の両端に
且つ一段低くなって形成されるとともに、ダミーリード
を設置するためのダミーリード固定部11とからなって
いる。
FIGS. 3A and 3B are a perspective view and a sectional view taken along line AA 'of the jig used in the method of manufacturing a semiconductor device according to the present invention, respectively. First, as shown in FIG. 3A, in manufacturing the semiconductor device of FIGS. 1 and 2 described above, the present embodiment uses a jig 8 for connecting a conductive wire to the lower surface of a lead. In this method, a conductive wire is once bonded and connected between a semiconductor element and a dummy lead, which will be described later, and then a part of the connected conductive wire is reconnected to an internal lead. The jig 8 has an element fixing groove 9 formed at the upper center for fixing a semiconductor element, and a projection 10 for projecting obliquely inward from both sides of the element fixing groove 9 and for pressing and cutting a wire. Are formed at both ends on the outside of the element fixing groove 9 and the projections 10 and one step lower, and include a dummy lead fixing portion 11 for installing a dummy lead.

【0041】また、図3(b)に示すように、突起10
はバネ12を介し、蓋部13で押えられている。このた
め、突起10は上から押すと、ダミーリード側へスライ
ドする構造を採用している。
Further, as shown in FIG.
Is pressed by a lid 13 via a spring 12. For this reason, a structure is employed in which the projection 10 slides toward the dummy lead when pressed from above.

【0042】図4は図3(a),(b)における治工具
を用いた半導体装置の仮接続部の平面図である。図4に
示すように、まず治工具8に半導体素子1およびダミー
リード14を取り付ける。その後、ワイヤ5を突起10
をまたいで、半導体素子1のパッドとダミーリード14
とにボンディングしておく。ここで、ダミーリード14
側への接続は、仮の接続になる。また、半導体素子1の
上にリード3を乗せたとき、リードの存在範囲(領域)
15は点線で示すとおりであるので、リード3と突起1
0とが交差する位置をワイヤ5が通過する必要がある。
また、ワイヤ5は必要なパッドすべてにボンディングし
ていることが条件であり、接続はすべて同時に実行され
る。なお、本接続の手順、すなわちダミーリード14と
半導体素子1をボンディングした後のワイヤ5をリード
3につなぎ替える工程は、以下の図5を参照して説明す
る。
FIG. 4 is a plan view of a temporary connection portion of the semiconductor device using the jig in FIGS. 3A and 3B. As shown in FIG. 4, first, the semiconductor element 1 and the dummy lead 14 are attached to the jig 8. After that, the wire 5 is
Over the pad of the semiconductor element 1 and the dummy lead 14.
And bonded to it. Here, the dummy lead 14
The connection to the side is a temporary connection. When the lead 3 is placed on the semiconductor element 1, the range (area) where the lead exists
15 is as shown by the dotted line, so that the lead 3 and the projection 1
It is necessary for the wire 5 to pass through the position where 0 crosses.
The condition is that the wires 5 are bonded to all necessary pads, and all the connections are performed simultaneously. The procedure of the main connection, that is, the step of connecting the wire 5 to the lead 3 after bonding the dummy lead 14 and the semiconductor element 1 will be described with reference to FIG.

【0043】図5(a)〜(d)はそれぞれ本発明の半
導体装置の製造方法の一例をまとめて説明するための工
程順に示した半導体装置と治工具の断面図である。ま
ず、図5(a)に示すように、治工具8に半導体素子1
とダミーリード14とを固定し、これらの間をワイヤ5
により一旦ボンディング接続する。このとき、ワイヤ5
は、突起10に接触するように調整しておく。
FIGS. 5A to 5D are cross-sectional views of a semiconductor device and a jig shown in the order of steps for explaining one example of a method of manufacturing a semiconductor device according to the present invention. First, as shown in FIG.
And the dummy lead 14 are fixed, and a wire 5 is
Bonding connection once. At this time, wire 5
Is adjusted so as to contact the projection 10.

【0044】また、図5(b)に示すように、半導体素
子1に接着するためのポリイミドテープ7を下面に設け
たリード(フレーム)3がリードフレーム押え16によ
り上方より移動する。このとき、ワイヤ5はワイヤ押え
17が押下して切断の準備がなされる。
As shown in FIG. 5B, a lead (frame) 3 provided on the lower surface with a polyimide tape 7 for bonding to the semiconductor element 1 is moved from above by a lead frame presser 16. At this time, the wire 5 is pressed by the wire presser 17 to prepare for cutting.

【0045】ついで、図5(c)に示すように、リード
フレーム押え16によってリード(フレーム)3は半導
体素子1に接着(マウント)されるとともに、ワイヤ押
え17によってダミーリード14との間に挟まれたワイ
ヤ5は治工具8の突起10によりリード3の下面に圧着
される。その後、突起10が引っ込み、スライドするこ
とにより、ダミーリード14側の余分な除去ワイヤ18
は切断される。
Next, as shown in FIG. 5C, the lead (frame) 3 is adhered (mounted) to the semiconductor element 1 by the lead frame retainer 16 and sandwiched between the dummy lead 14 by the wire retainer 17. The wire 5 is pressed against the lower surface of the lead 3 by the projection 10 of the jig 8. Thereafter, the protrusion 10 retracts and slides, so that the extra removal wire 18 on the dummy lead 14 side is used.
Is disconnected.

【0046】さらに、図5(d)に示すように、フレー
ム押え16を解放し、半導体素子1をリード3とともに
上方に取出すと、ワイヤ押え17が余分な除去ワイヤ1
8をダミーリード14に抑え付けているため、除去ワイ
ヤ18がリード3に残留することなく、必要な部分のみ
を取出すことができる。
Further, as shown in FIG. 5D, when the frame retainer 16 is released and the semiconductor element 1 is taken out together with the leads 3, the wire retainer 17 becomes excessively removed.
8 is held down by the dummy lead 14, so that only the necessary portion can be taken out without the removal wire 18 remaining on the lead 3.

【0047】ここで、仮接続を本接続に変更する工程
は、半導体素子1のマウントも兼ねており、しかもワイ
ヤ5のすべてが同時にボンディングされる。したがっ
て、マウントおよびボンディング時におけるリードフレ
ームの加熱を最小限に抑えることになり、その結果リー
ドフレームの酸化は、最小限に抑えられることになる。
Here, the step of changing the temporary connection to the main connection also serves as the mounting of the semiconductor element 1, and all the wires 5 are simultaneously bonded. Thus, heating of the lead frame during mounting and bonding is minimized, and as a result, oxidation of the lead frame is minimized.

【0048】上述した図5(a)〜(d)の製造方法で
の実施の形態においては、ダミーリード14にボンディ
ングしたワイヤ5を切断し、除去するために、切断・除
去の工程が複雑になる。そこで、ダミーリードそのもの
を改良した例を以下に説明する。
In the above-described embodiment of the manufacturing method shown in FIGS. 5A to 5D, since the wire 5 bonded to the dummy lead 14 is cut and removed, the cutting and removing steps are complicated. Become. Therefore, an example in which the dummy lead itself is improved will be described below.

【0049】図6(a),(b)はそれぞれは本発明の
半導体装置の製造方法の別の例を説明するためのリード
接続部の平面図および惻断面図である。図6(a)に示
すように、本実施の形態は、LOC構造の半導体装置の
製造方法であり、上述したダミーリードに代えて、導電
性パターン20を施したポリイミドテープ19を用いた
ものである。このポリイミドテープ19は、リードの存
在範囲15に配置されるリード3の間隔に合わせたピッ
チで導電性パターン20が露出するように設けられてお
り、このポリイミドテープ19をそのままリード3の下
面に張り付ける。
FIGS. 6A and 6B are a plan view and a sectional view of a lead connection portion for explaining another example of the method of manufacturing a semiconductor device according to the present invention. As shown in FIG. 6A, the present embodiment is a method for manufacturing a semiconductor device having a LOC structure, in which a polyimide tape 19 provided with a conductive pattern 20 is used in place of the dummy lead described above. is there. The polyimide tape 19 is provided so that the conductive patterns 20 are exposed at a pitch corresponding to the interval between the leads 3 arranged in the lead existing range 15, and the polyimide tape 19 is directly attached to the lower surface of the lead 3. You.

【0050】また、図6(b)に示すように、この場
合、リード3の裏面には半田21の層を設けておく。特
に、半田21はリード3の導電性パターン20に接触す
る部位に、顆粒状の半田と溶剤を練った半田ペーストの
形で塗布しておくが、この半田21の厚さはワイヤ5の
径よりも厚くしておく。まず、半導体装置1はワイヤ5
によりポリイミドテープ19に形成した導電性パターン
20にボンディング接続する。ついで、リード3とポリ
イミドテープ19を重ね合わせた状態で加熱し、冷却す
ることにより、溶融した半田21はリード3と導電性パ
ターン20を固着する。
As shown in FIG. 6B, a layer of solder 21 is provided on the back surface of the lead 3 in this case. In particular, the solder 21 is applied in the form of a solder paste made by kneading a granular solder and a solvent to a portion of the lead 3 that comes into contact with the conductive pattern 20, and the thickness of the solder 21 is smaller than the diameter of the wire 5. Also keep it thick. First, the semiconductor device 1 has a wire 5
Is connected by bonding to the conductive pattern 20 formed on the polyimide tape 19. Then, the lead 3 and the polyimide tape 19 are superimposed and heated and cooled, so that the molten solder 21 fixes the lead 3 and the conductive pattern 20.

【0051】その結果、リード3と導電性パターン20
の間にワイヤ5が挟まれ、ワイヤ5とリード3が電気的
に接続される。
As a result, the lead 3 and the conductive pattern 20
The wire 5 is sandwiched between them, and the wire 5 and the lead 3 are electrically connected.

【0052】しかし、上述したような半導体素子1を下
からリードに取付けるLOC構造の半導体装置とは異な
り、アイランド構造の半導体装置において、半導体素子
1を治工具8からアイランド6に乗せ換えることは、ワ
イヤ5の変形が発生するために困難である。このような
アイランド構造の半導体装置の場合は、次の図7のよう
なフレーム構造を改良することが行われる。
However, unlike a semiconductor device having an LOC structure in which the semiconductor element 1 is attached to leads from below as described above, in a semiconductor device having an island structure, it is necessary to change the semiconductor element 1 from the jig 8 to the island 6. It is difficult because the wire 5 is deformed. In the case of a semiconductor device having such an island structure, a frame structure as shown in FIG. 7 is improved.

【0053】図7(a),(b)はそれぞれ本発明にお
いてアイランド構造を採用した半導体装置の製造方法を
説明するためのリード部およびアイランド部の平面図で
ある。図7(a),(b)に示すように、かかるアイラ
ンド構造の半導体装置では、リード3を形成したフレー
ム22と、アイランド6を形成したフレーム23との別
々のフレームを用意する。まず、製造にあたっては、ア
イランド6に半導体素子を搭載した状態で治工具に乗
せ、ついでワイヤをダミーリードにボンディングしてか
ら、リード3を接続する。その際、リード3とアイラン
ド6のフレーム22,23相互を組合せることで、ボン
ディングが可能になる。
FIGS. 7A and 7B are plan views of a lead portion and an island portion for explaining a method of manufacturing a semiconductor device employing an island structure in the present invention. As shown in FIGS. 7A and 7B, in the semiconductor device having such an island structure, separate frames including a frame 22 on which the leads 3 are formed and a frame 23 on which the islands 6 are formed are prepared. First, in manufacturing, the semiconductor element is mounted on the island 6 and placed on a jig, and then a wire is bonded to a dummy lead, and then the lead 3 is connected. At this time, bonding is enabled by combining the leads 3 with the frames 22 and 23 of the island 6.

【0054】すなわち、フレーム23のアイランド6に
半導体素子をマウントしてから治工具にそのアイランド
6を固定する形で設置する。ついで、半導体素子とダミ
ーリードをワイヤボンディングした後、フレーム22を
治工具の上部から位置合わせして重ねる。最後に、ワイ
ヤをリード3に接続替えすることにより、ボンディング
を完了させる。
That is, after the semiconductor element is mounted on the island 6 of the frame 23, the semiconductor element is mounted on the jig so that the island 6 is fixed. Next, after the semiconductor element and the dummy lead are wire-bonded, the frame 22 is aligned and overlapped from above the jig. Finally, the bonding is completed by replacing the wire with the lead 3.

【0055】上述したように、本実施の形態の半導体装
置においては、半導体素子の上面にあるパッドと内部リ
ードの下面とをワイヤによって接続している。
As described above, in the semiconductor device of the present embodiment, the pad on the upper surface of the semiconductor element and the lower surface of the internal lead are connected by the wire.

【0056】また、かかる半導体装置を製造するにあた
っては、ワイヤを半導体素子とダミーリードとの間に接
続する第1の工程と、この接続したワイヤの途中を内部
リードの下面に接続し直す第2の工程とを要している。
In manufacturing such a semiconductor device, a first step of connecting a wire between a semiconductor element and a dummy lead and a second step of reconnecting a part of the connected wire to the lower surface of the internal lead are performed. And steps are required.

【0057】[0057]

【発明の効果】以上説明したように、本発明の半導体装
置は、リードに対するワイヤの接続位置を上面から下面
に変えることにより、ワイヤの高さを低くすることがで
きるので、ワイヤの露出を防止するとともに、装置自体
の厚さを薄くすることができるという効果がある。
As described above, in the semiconductor device of the present invention, the height of the wire can be reduced by changing the connection position of the wire to the lead from the upper surface to the lower surface, thereby preventing the wire from being exposed. In addition, there is an effect that the thickness of the device itself can be reduced.

【0058】また、本発明の半導体装置の製造方法は、
ダミーリードなどを用い、2つの接続工程を採用するこ
とにより、リードフレームが高温にさらされる時間を短
縮することができるので、リードフレームの酸化を抑制
するとともに、リードフレームと樹脂の密着性を増大さ
せることができ、装置自体の信頼性を向上させることが
できるという効果がある。
The method of manufacturing a semiconductor device according to the present invention
Adopting two connection processes using dummy leads, etc., can reduce the time required for the lead frame to be exposed to high temperatures, thereby suppressing oxidation of the lead frame and increasing the adhesion between the lead frame and the resin. And the reliability of the device itself can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の一実施の形態を説明する
ための断面図である。
FIG. 1 is a cross-sectional view illustrating one embodiment of a semiconductor device of the present invention.

【図2】本発明の半導体装置の他の実施の形態を説明す
るための断面図である。
FIG. 2 is a cross-sectional view for explaining another embodiment of the semiconductor device of the present invention.

【図3】本発明の半導体装置の製造方法において用いる
治工具の斜視状態およびそのA−A’線断面を表わす図
である。
FIG. 3 is a diagram illustrating a perspective view of a jig used in a method of manufacturing a semiconductor device according to the present invention and a cross section taken along line AA ′ thereof.

【図4】図3(a),(b)における治工具を用いた半
導体装置の仮接続部の平面図である。
FIG. 4 is a plan view of a temporary connection portion of the semiconductor device using the jig in FIGS. 3A and 3B.

【図5】本発明の半導体装置の製造方法の一例をまとめ
て説明するための工程順に示した半導体装置と治工具の
断面図である。
FIG. 5 is a cross-sectional view of a semiconductor device and a jig and tool shown in the order of steps for collectively explaining an example of a method of manufacturing a semiconductor device according to the present invention.

【図6】本発明の半導体装置の製造方法の別の例を説明
するためのリード接続部の平面および側断面を表わす図
である。
FIG. 6 is a diagram showing a plan view and a side cross section of a lead connection portion for explaining another example of the method for manufacturing a semiconductor device of the present invention.

【図7】本発明においてアイランド構造を採用した半導
体装置の製造方法を説明するためのリード部およびアイ
ランド部の平面図である。
FIG. 7 is a plan view of a lead portion and an island portion for describing a method of manufacturing a semiconductor device employing an island structure in the present invention.

【図8】従来の一例を説明するための半導体装置のリー
ド接続部の平面図である。
FIG. 8 is a plan view of a lead connection portion of a semiconductor device for explaining an example of the related art.

【図9】従来の他の例を説明するための半導体装置のリ
ード接続部の平面図である。
FIG. 9 is a plan view of a lead connection portion of a semiconductor device for explaining another example of the related art.

【図10】図9に示す半導体装置のリードフレームの平
面図である。
10 is a plan view of a lead frame of the semiconductor device shown in FIG.

【図11】従来の半導体装置の製造方法の一例を説明す
るためのボールボンディング装置の概略図である。
FIG. 11 is a schematic view of a ball bonding apparatus for explaining an example of a conventional method for manufacturing a semiconductor device.

【図12】図11におけるボールボンディング手順を説
明するための工程順に示したボールボンディング装置の
概略断面図である。
12 is a schematic cross-sectional view of the ball bonding apparatus shown in the order of steps for explaining the ball bonding procedure in FIG.

【図13】従来の半導体装置の製造方法の他の例を説明
するためのウエッジボンディングにおけるワイヤ形状の
断面図である。
FIG. 13 is a cross-sectional view of a wire shape in wedge bonding for explaining another example of a conventional method for manufacturing a semiconductor device.

【図14】各種のボンディングにおけるキャピラリーの
断面図である。
FIG. 14 is a sectional view of a capillary in various types of bonding.

【符号の説明】 1 半導体素子 2 素子上面 3 リード 4 リード下面 5 ワイヤ 6 アイランド 7 ポリイミドテープ 8 治工具 9 素子固定溝 10 突起 11 ダミーリード固定部 12 バネ 13 蓋部 14 ダミーリード 15 リードの存在範囲 16 リードフレーム押え 17 ワイヤ押え 19 ポリイミドテープ 20 導電性パターン 21 半田 22 リードのフレーム 23 アイランドのフレーム[Description of Signs] 1 Semiconductor element 2 Element upper surface 3 Lead 4 Lead lower surface 5 Wire 6 Island 7 Polyimide tape 8 Jig and tool 9 Element fixing groove 10 Projection 11 Dummy lead fixing part 12 Spring 13 Cover part 14 Dummy lead 15 Lead existing range 16 Lead Frame Holder 17 Wire Holder 19 Polyimide Tape 20 Conductive Pattern 21 Solder 22 Lead Frame 23 Island Frame

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子と、導電性ワイヤにより前記
半導体素子に電気的に接続される内部リードとをパッケ
ージ本体に封止し、前記内部リードに接続される端子リ
ードを前記パッケージ本体より外部に導出する半導体装
置において、前記半導体素子の上面のパッドと前記内部
リードの下面とを前記導電性ワイヤによって電気的に接
続することを特徴とする半導体装置。
A semiconductor device and an internal lead electrically connected to the semiconductor device by a conductive wire are sealed in a package body, and a terminal lead connected to the internal lead is placed outside the package body. In a semiconductor device to be derived, a pad on an upper surface of the semiconductor element and a lower surface of the internal lead are electrically connected by the conductive wire.
【請求項2】 半導体素子の上面とダミーリードとの間
を導電性ワイヤによってボンディング接続する第1の工
程と、接続された前記導電性ワイヤの途中を内部リード
に接続し直すとともに、余分の前記導電性ワイヤを切断
し、前記ダミーリードとともに除去する第2の工程とを
含むことを特徴とする半導体装置の製造方法。
A first step of bonding and connecting the upper surface of the semiconductor element and the dummy lead with a conductive wire; reconnecting a part of the connected conductive wire to an internal lead; Cutting the conductive wire and removing the conductive wire together with the dummy lead.
【請求項3】 前記第1の工程は、中央に素子固定溝を
形成し、その外側に前記導電性ワイヤを案内する突起を
形成するとともに、前記突起の外側の両端に前記ダミー
リードを固定するダミーリード固定部を備えた治工具を
用い、前記半導体素子と前記ダミーリードとの接続を行
う請求項2記載の半導体装置の製造方法。
3. In the first step, an element fixing groove is formed in the center, a projection for guiding the conductive wire is formed outside the element fixing groove, and the dummy leads are fixed to both ends outside the projection. 3. The method of manufacturing a semiconductor device according to claim 2, wherein the connection between the semiconductor element and the dummy lead is performed using a jig provided with a dummy lead fixing portion.
【請求項4】 半導体素子の上面と、絶縁性薄板の上面
に形成された導電性薄膜との間を導電性ワイヤによりボ
ンディング接続する第1の工程と、前記導電性薄膜を前
記導電性ワイヤとともに内部リードに貼付し、前記導電
性ワイヤと前記内部リードの電気的接続を行う第2の工
程とを含むことを特徴とする半導体装置の製造方法。
4. A first step of bonding and connecting an upper surface of a semiconductor element and a conductive thin film formed on an upper surface of an insulating thin plate with a conductive wire, and bonding the conductive thin film together with the conductive wire. A second step of attaching to the internal lead and electrically connecting the conductive wire to the internal lead.
JP8282310A 1996-10-24 1996-10-24 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2822997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8282310A JP2822997B2 (en) 1996-10-24 1996-10-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8282310A JP2822997B2 (en) 1996-10-24 1996-10-24 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10125707A JPH10125707A (en) 1998-05-15
JP2822997B2 true JP2822997B2 (en) 1998-11-11

Family

ID=17650760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8282310A Expired - Lifetime JP2822997B2 (en) 1996-10-24 1996-10-24 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2822997B2 (en)

Also Published As

Publication number Publication date
JPH10125707A (en) 1998-05-15

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP4388586B2 (en) Semiconductor device
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
JP2972096B2 (en) Resin-sealed semiconductor device
JPS63119552A (en) Lsi chip
JPH08191114A (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3663295B2 (en) Chip scale package
JPH0455341B2 (en)
JP3150253B2 (en) Semiconductor device, its manufacturing method and mounting method
JP3018050B2 (en) Semiconductor device and manufacturing method thereof
JP3458057B2 (en) Resin-sealed semiconductor device
JP2822997B2 (en) Semiconductor device and manufacturing method thereof
US6331738B1 (en) Semiconductor device having a BGA structure
JP3445930B2 (en) Resin-sealed semiconductor device
JPH0831879A (en) Semiconductor device, TAB tape, and respective manufacturing method
JP2003023243A (en) Wiring board
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH06252334A (en) Semiconductor device
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JPH0344050A (en) Semiconductor device and its manufacture
JPH08130267A (en) Resin-sealed semiconductor package, resin-sealed semiconductor device using the same, and manufacturing method thereof
JPH07201928A (en) Film carrier and semiconductor device
JP3548671B2 (en) Semiconductor device and manufacturing method thereof
JP2000012621A (en) Semiconductor device and method of manufacturing the same
JP2846095B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980804