Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2825878B2 - Trench forming method - Google Patents
[go: Go Back, main page]

JP2825878B2 - Trench forming method - Google Patents

Trench forming method

Info

Publication number
JP2825878B2
JP2825878B2 JP1280787A JP28078789A JP2825878B2 JP 2825878 B2 JP2825878 B2 JP 2825878B2 JP 1280787 A JP1280787 A JP 1280787A JP 28078789 A JP28078789 A JP 28078789A JP 2825878 B2 JP2825878 B2 JP 2825878B2
Authority
JP
Japan
Prior art keywords
trench
oxide film
sacrificial oxide
forming
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1280787A
Other languages
Japanese (ja)
Other versions
JPH03142830A (en
Inventor
豊 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1280787A priority Critical patent/JP2825878B2/en
Publication of JPH03142830A publication Critical patent/JPH03142830A/en
Application granted granted Critical
Publication of JP2825878B2 publication Critical patent/JP2825878B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、例えば素子間の分離用トレンチ、トレン
チキャパシタ用トレンチ等の形成に用いて好適なトレン
チ形成方法に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trench forming method suitable for forming, for example, isolation trenches between elements, trenches for trench capacitors, and the like.

(従来の技術) 半導体装置の高集積化がますます進んでいる。例えば
半導体記憶装置の例で考えれば高集積化は、記憶容量の
増大を図るために不可欠である。しかしこのためには、
個々の記憶素子の微細化、各記憶素子間の素子分離領域
の微細化等を積極的に進めなければならない。
(Prior Art) High integration of semiconductor devices has been increasingly advanced. For example, in the case of a semiconductor memory device, high integration is indispensable to increase the storage capacity. But for this,
The miniaturization of individual storage elements and the miniaturization of element isolation regions between the storage elements must be actively promoted.

素子間分離技術に関しては、従来の選択酸化法による
素子間分離ではこれ以上の微細化が難しいため、半導体
基板に深い溝を形成しこの溝によって素子間分離を行な
うトレンチ素子間分離技術が有望になっている。
Regarding the inter-element isolation technology, since further miniaturization is difficult with the conventional inter-element isolation using the selective oxidation method, a trench inter-element isolation technology in which a deep groove is formed in the semiconductor substrate and the inter-element isolation is performed by this groove is promising. Has become.

また、個々の記憶素子の微細化技術に関しては、記憶
情報を蓄えるキャパシタ部の面積縮小化と、この縮小化
による蓄積電荷容量の減少の防止とを図るため、トレン
チキャパシタ技術が有望になっている。
In addition, regarding the miniaturization technology of individual storage elements, a trench capacitor technology is promising in order to reduce the area of a capacitor portion for storing storage information and to prevent a reduction in stored charge capacity due to the reduction. .

いずれにおいても半導体基板に所望のトレンチを形成
しなければならず、従って、近年の半導体装置の製造に
当たっては、トレンチ形成方法が重要になっている。
In any case, a desired trench must be formed in the semiconductor substrate, and therefore, in manufacturing a semiconductor device in recent years, a trench forming method has become important.

半導体基板、例えばシリコン基板にトレンチを形成す
る場合、異方性ドライエッチング法が用いられている。
しかし異方性ドライエッチングによってトレンチを形成
すると、トレンチの側壁及び底部に、エッチングによる
損傷や、エッチングガスとシリコン基板との反応生成物
層が生じる。このような損傷や反応生成物は半導体装置
の特性を損ねる。そこで、これらを除去するために、酸
素(O2)アッシングや、酸、アルカリ処理、さらにはト
レンチ形成後の半導体基板表面を一旦酸化して酸化膜
(いわゆる犠牲酸化膜)を形成しその後この犠牲酸化膜
を除去すること等が行なわれていた。
When forming a trench in a semiconductor substrate, for example, a silicon substrate, an anisotropic dry etching method is used.
However, when the trench is formed by anisotropic dry etching, damage due to the etching and a reaction product layer between the etching gas and the silicon substrate occur on the side wall and the bottom of the trench. Such damage and reaction products impair the characteristics of the semiconductor device. Therefore, in order to remove these, an oxygen (O 2 ) ashing, an acid or alkali treatment, and a surface of the semiconductor substrate after the trench is formed are once oxidized to form an oxide film (a so-called sacrificial oxide film). Removal of an oxide film has been performed.

トレンチ形成後に犠牲酸化膜を形成しこれを除去して
トレンチを得る方法としては、例えば特開昭62−281429
号公報に開示の方法があった。以下、この方法につき簡
単に説明する。第4図(A)〜(C)はその説明に供す
る工程図である。いずれも装置の断面図を以って示して
いる。
As a method of forming a sacrificial oxide film after forming a trench and removing the sacrificial oxide film to obtain a trench, for example, Japanese Patent Application Laid-Open No. 62-281429
There was a method disclosed in Japanese Unexamined Patent Application Publication No. HEI 9-86. Hereinafter, this method will be briefly described. 4 (A) to 4 (C) are process charts for explanation. In each case, a cross-sectional view of the device is shown.

このトレンチ形成方法によれば、先ず、フィールド酸
化膜12等が形成された例えばP型シリコン基板11上の全
面に膜厚が0.8μm程度のCVD酸化膜13が形成される。次
に、このCVD酸化膜13のトレンチ形成予定部分に対応す
る部分が除去される(第4図(A))。
According to this trench forming method, first, a CVD oxide film 13 having a thickness of about 0.8 μm is formed on the entire surface of, for example, the P-type silicon substrate 11 on which the field oxide film 12 and the like are formed. Next, a portion of the CVD oxide film 13 corresponding to the portion where the trench is to be formed is removed (FIG. 4A).

次に、CVD酸化膜13の残存部分がマスクとされ、異方
性ドライエッチング法例えば反応性イオンエッチング
(RIE)法によってP型シリコン基板11に、垂直壁を有
する溝(トレンチ)14が形成される(第4図(B))。
この際、P型シリコン基板11の溝14が形成された表面に
は、第4図(B)に示すように、エッチングガスとシリ
コンとの反応生成物による汚染層15と、エッチングによ
る損傷層16とが形成される。
Next, using the remaining portion of the CVD oxide film 13 as a mask, a groove (trench) 14 having vertical walls is formed in the P-type silicon substrate 11 by an anisotropic dry etching method, for example, a reactive ion etching (RIE) method. (FIG. 4 (B)).
At this time, on the surface of the P-type silicon substrate 11 where the grooves 14 are formed, as shown in FIG. 4 (B), a contamination layer 15 due to a reaction product of an etching gas and silicon and a damage layer 16 due to etching are formed. Are formed.

次に、溝14の形成が終了したP型シリコン基板11に対
し熱酸化処理が行なわれ酸化層17いわゆる犠牲酸化膜17
が形成される。この際、犠牲酸化膜17によって汚染層15
と、損傷層16とが吸収される(第4図(C))。
Next, a thermal oxidation process is performed on the P-type silicon substrate 11 on which the formation of the groove 14 has been completed, and an oxide layer 17, a so-called sacrificial oxide film 17 is formed.
Is formed. At this time, the sacrificial oxide film 17 causes the contamination layer 15
And the damaged layer 16 are absorbed (FIG. 4 (C)).

次に、犠牲酸化膜17が好適な方法によって除去され
る。この結果、トレンチエッチング時に形成されてしま
った汚染層15や損傷層16が除去されるので所望のトレン
チが得られる。
Next, the sacrificial oxide film 17 is removed by a suitable method. As a result, the contaminated layer 15 and the damaged layer 16 formed during the trench etching are removed, so that a desired trench can be obtained.

また、特開昭62−281429号公報によれば、犠牲酸化膜
を形成するための熱酸化温度を900℃以下の温度とする
ことによって犠牲酸化膜形成時に損傷層が拡張してしま
うことを防止出来ると云う。
According to Japanese Patent Application Laid-Open No. 62-281429, the thermal oxidation temperature for forming the sacrificial oxide film is set to 900 ° C. or less to prevent the damage layer from being expanded at the time of forming the sacrificial oxide film. I can do it.

(発明が解決しようとする課題) しかしながら、従来のトレンチ形成方法では以下の
及びに説明するような問題点があった。
(Problems to be Solved by the Invention) However, the conventional trench forming method has the following problems.

…異方性エッチング後にトレンチ側壁に形成される損
傷層16には、エッチング用ガスの構成原子(例えば、フ
ッ素原子や塩素原子)が含まれているため、犠牲酸化膜
を得るための熱酸化工程において上記原子がシリコン基
板の犠牲酸化膜が形成される深さよりさらに奥まで拡散
してしまうという問題点。従って、犠牲酸化膜を除去し
てもフッ素原子はシリコン基板中に残存しているので、
これに起因する界面準位の発生や、トレンチキャパシタ
の容量減少等の不具合が生じる。また、界面準位の発生
により絶縁特性を劣化させる恐れもある。なお、フッ素
原子がシリコン基板に拡散している現象は、以下のよう
に測定した。
... Since the damage layer 16 formed on the trench side wall after the anisotropic etching contains constituent atoms of the etching gas (for example, fluorine atoms and chlorine atoms), a thermal oxidation process for obtaining a sacrificial oxide film In the above, there is a problem that the atoms diffuse deeper than the depth at which the sacrificial oxide film of the silicon substrate is formed. Therefore, even if the sacrificial oxide film is removed, since the fluorine atoms remain in the silicon substrate,
This causes problems such as generation of interface states and reduction of the capacity of the trench capacitor. In addition, there is a possibility that insulation properties may be degraded due to generation of interface states. The phenomenon in which fluorine atoms diffused into the silicon substrate was measured as follows.

先ず、従来のトレンチ形成方法に準じた方法により、
シリコン基板にCCl2F2ガスを用いた異方性エッチングに
よってトレンチを形成し、さらにO2アッシング処理及び
フッ酸処理を施した後熱酸化を行なって膜厚が30nmの犠
牲酸化膜を形成した。なおこの熱酸化は、酸素と水素と
を混合させたものを10分間燃焼させることによって行な
った。続いて、この試料の二次イオン質量分析(Second
ary Ion Mass Spectro−metry、以下SIMS)によるフッ
素(F)原子の濃度プロファイルを測定した。この結果
を、第5図に示した。なお、第5図において、縦軸はフ
ッ素原子の強度(cps:カウント/秒)を示し、横軸は試
料表面からの深さ(nm)を示す。第5図からも明らかな
ようにフッ素原子は、犠牲酸化膜17中はもとよりシリコ
ン基板11中にまで拡散していることが分る。
First, by the method according to the conventional trench forming method,
A trench was formed on a silicon substrate by anisotropic etching using CCl 2 F 2 gas, and further subjected to O 2 ashing and hydrofluoric acid treatment, followed by thermal oxidation to form a sacrificial oxide film having a thickness of 30 nm. . The thermal oxidation was performed by burning a mixture of oxygen and hydrogen for 10 minutes. Subsequently, secondary ion mass spectrometry (Second
The concentration profile of fluorine (F) atoms was measured by ary ion mass spectrometry (SIMS). The result is shown in FIG. In FIG. 5, the vertical axis indicates the intensity of fluorine atoms (cps: count / second), and the horizontal axis indicates the depth (nm) from the sample surface. As is clear from FIG. 5, the fluorine atoms are diffused not only in the sacrificial oxide film 17 but also in the silicon substrate 11.

…従来のトレンチ形成方法では、損傷層の拡散を防止
するために酸化温度を900℃以下としていたため、犠牲
酸化膜の形状がトレンチ形成の点から見ると好ましくな
い形状になるという問題点。第6図はその説明に供する
図であり、トレンチ部分を示した断面図である。酸化温
度が低い場合、トレンチ14の形成されたシリコン基板11
における犠牲酸化膜17の膜厚は、トレンチ14の上部コー
ナー部14aでは酸化の進行が遅いため薄くなり、トレン
チ14の下部14b側ではシリコンの供給が多いため厚くな
る。この結果、このような犠牲酸化膜を除去した後のト
レンチ形状は、トレンチ14の上部コーナー部14aではシ
リコン基板が凸状になり下部では凹状になってしまう。
従って、このような形状のトレンチを用いキャパシタを
作成する場合、カバレージ等の点で問題になる。
... In the conventional trench forming method, the oxidation temperature is set to 900 ° C. or less in order to prevent the diffusion of the damaged layer. Therefore, there is a problem that the shape of the sacrificial oxide film is unfavorable from the viewpoint of trench formation. FIG. 6 is a diagram provided for the explanation, and is a cross-sectional view showing a trench portion. If the oxidation temperature is low, the silicon substrate 11 with the trench 14 formed
The thickness of the sacrificial oxide film 17 becomes thinner at the upper corner portion 14a of the trench 14 due to slow progress of oxidation, and becomes thicker at the lower portion 14b side of the trench 14 due to a large supply of silicon. As a result, after removing such a sacrificial oxide film, the silicon substrate becomes convex at the upper corner portion 14a of the trench 14 and concave at the lower portion.
Therefore, when a capacitor is formed using a trench having such a shape, there is a problem in terms of coverage and the like.

この発明はこのような点に鑑みなされたものであり、
従ってこの発明の目的は、異方性ドライエッチングによ
りトレンチを形成する際に生じる汚染層及び損傷層を従
来より効果的に除去出来るトレンチ形成方法を提供する
ことにある。
The present invention has been made in view of such a point,
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a trench forming method capable of effectively removing a contaminated layer and a damaged layer generated when forming a trench by anisotropic dry etching.

(課題を解決するための手段) この目的の達成を図るため、この発明によれば、半導
体基板に異方性ドライエッチング法によりトレンチを形
成する工程と、このトレンチに犠牲酸化膜を形成する工
程と、この犠牲酸化膜を除去する工程とを含むトレンチ
形成方法において、 トレンチ形成後であって犠牲酸化膜形成前に半導体基
板に対しアンモニアをプラズマドーピングすることを特
徴とする。
(Means for Solving the Problems) In order to achieve this object, according to the present invention, a step of forming a trench in a semiconductor substrate by an anisotropic dry etching method and a step of forming a sacrificial oxide film in the trench And a step of removing the sacrificial oxide film, wherein the semiconductor substrate is plasma-doped with ammonia after the trench is formed and before the sacrificial oxide film is formed.

この発明の実施に当たり、前述の犠牲酸化膜の形成
を、900℃以上の温度でかつ乾燥酸素雰囲気中または水
蒸気を含む酸素雰囲気中で行なうのが好適である。
In practicing the present invention, it is preferable to form the sacrificial oxide film at a temperature of 900 ° C. or more and in a dry oxygen atmosphere or an oxygen atmosphere containing water vapor.

(作用) この発明のトレンチ形成方法によれば、異方性エッチ
ングによるトレンチ形成後であって犠牲酸化膜形成前に
半導体基板に対しアンモニアをプラズマドーピングす
る。ドーピングされたアンモニアは、シリコン基板(ト
レンチ側壁)中に拡散しているフッ素原子や塩素原子と
反応してこれらをNH4FやNH4Clに変える。NH4FやNH4Cl
は、フッ素原子や塩素原子に比し、シリコン基板中を拡
散しにくい。従って、後に行なう犠牲酸化膜形成のため
の熱酸化処理工程においてもこれらNH4FやNH4Clはシリ
コン基板の表面に留るので犠牲酸化膜中に吸収出来る。
このため、この犠牲酸化膜を除去することで結果的にフ
ッ素原子や塩素原子の除去が出来る。
(Action) According to the trench forming method of the present invention, the semiconductor substrate is plasma-doped with ammonia after the trench is formed by anisotropic etching and before the formation of the sacrificial oxide film. The doped ammonia reacts with fluorine atoms and chlorine atoms diffused in the silicon substrate (trench side wall) to convert them into NH 4 F and NH 4 Cl. NH 4 F and NH 4 Cl
Is less likely to diffuse in a silicon substrate than fluorine or chlorine atoms. Therefore, even in a thermal oxidation process for forming a sacrificial oxide film to be performed later, these NH 4 F and NH 4 Cl remain on the surface of the silicon substrate and can be absorbed in the sacrificial oxide film.
Therefore, by removing the sacrificial oxide film, fluorine atoms and chlorine atoms can be removed as a result.

また、犠牲酸化膜形成時の酸化温度を従来より高めた
り酸化時間を長くしてもフッ素や塩素等のシリコン基板
中への拡散は上述の理由から抑えることが出来るので、
トレンチの形状改善が図れる。
Further, even if the oxidation temperature at the time of forming the sacrificial oxide film is increased or the oxidation time is increased, diffusion of fluorine, chlorine, and the like into the silicon substrate can be suppressed for the above-described reason.
The shape of the trench can be improved.

(実施例) 以下、図面を参照してこの発明のトレンチ形成方法の
実施例につき説明する。
(Example) Hereinafter, an example of a trench forming method of the present invention will be described with reference to the drawings.

なお、以下の説明に用いる各図はこの発明を理解出来
る程度に概略的に示してあるにすぎない。従って図中の
各構成部分の寸法、形状、配置関係は一例であり、この
発明がこれらにのみ限定されるものではない。また、説
明中の膜厚、エッチング条件、プラズマ発生条件等の各
条件も単なる例示であり、この発明がこれら条件にのみ
限定されるものでないことは明らかである。
It should be noted that the drawings used in the following description are only schematically shown to the extent that the present invention can be understood. Therefore, the dimensions, shapes, and positional relationships of the components in the drawings are merely examples, and the present invention is not limited only to these. Further, each condition such as a film thickness, an etching condition, and a plasma generation condition in the description is merely an example, and it is apparent that the present invention is not limited only to these conditions.

第1図(A)〜(F)は実施例のトレンチ形成方法の
説明に供する工程図である。いずれの図も断面図を以っ
て示してある。
1A to 1F are process diagrams for explaining a trench forming method according to an embodiment. Both figures are shown with cross-sectional views.

先ず、半導体基板としてこの実施例の場合主面が(10
0)面であり抵抗率が1〜20Ω・cmであるP型シリコン
基板21(以下、基板21と略称することもある。)を用意
した。なおこの基板21には、作製しようとする半導体装
置の種類に応じた所定の前加工を予め行なってある。具
体例で説明すれば、例えばトレンチ素子分離を具える半
導体装置を形成する場合には、n+サブコレクタ層及びn
層を形成しておき、トレンチキャパシタを具える半導体
装置を形成する場合にはアクティブ層を形成しておく。
First, in this embodiment, the main surface of the semiconductor substrate is (10
A P-type silicon substrate 21 having a 0) surface and a resistivity of 1 to 20 Ω · cm (hereinafter, may be abbreviated as the substrate 21) was prepared. The substrate 21 has been subjected to a predetermined pre-processing in accordance with the type of the semiconductor device to be manufactured. Explaining in a specific example, for example, when forming a semiconductor device having trench element isolation, the n + subcollector layer and the n +
When a semiconductor device having a trench capacitor is formed, an active layer is formed.

このような基板21上にシリコン酸化膜23を形成する。
シリコン酸化膜23は、例えば熱酸化法、化学気相成長
(CVD)法等のような好適な方法で行なえる。この実施
例では、電気炉中に基板21を入れ、乾燥酸素雰囲気中で
1000℃の温度で酸化を行なって膜厚300nmのシリコン酸
化膜23を形成した。
A silicon oxide film 23 is formed on such a substrate 21.
The silicon oxide film 23 can be formed by a suitable method such as a thermal oxidation method or a chemical vapor deposition (CVD) method. In this embodiment, the substrate 21 is placed in an electric furnace and dried in an oxygen atmosphere.
Oxidation was performed at a temperature of 1000 ° C. to form a silicon oxide film 23 having a thickness of 300 nm.

次に、このシリコン酸化膜23上にスピンコート法によ
りレジストを約1μmの膜厚となるように塗布し、その
後フォトリソグラフィ技術によりこのレジストを所定形
状にパターニングしてレジストパターン25を得た(第1
図(A))。なお、このレジストパターン25は所望のト
レンチ幅例えば直径0.5〜1.5μmの幅のトレンチが得ら
れるような開口を有したものとした。
Next, a resist is applied to the silicon oxide film 23 by spin coating so as to have a thickness of about 1 μm, and then the resist is patterned into a predetermined shape by photolithography to obtain a resist pattern 25 (first pattern). 1
Figure (A)). The resist pattern 25 had an opening to obtain a desired trench width, for example, a trench having a diameter of 0.5 to 1.5 μm.

次に、レジストパターン25をマスクとして、公知の反
応性イオンエッチング(RIE)法によりシリコン酸化膜2
3をエッチングした。続いて、O2アッシングと、硫酸及
び過酸化水素水の混合液とによりレジストを剥離して、
シリコン酸化膜から成るトレンチエッチング用マスク23
aを得た(第1図(B))。
Next, using the resist pattern 25 as a mask, the silicon oxide film 2 is formed by a known reactive ion etching (RIE) method.
3 was etched. Subsequently, the resist was peeled off with O 2 ashing and a mixed solution of sulfuric acid and hydrogen peroxide solution,
Mask 23 for trench etching made of silicon oxide film
a was obtained (FIG. 1 (B)).

次に、基板21の、トレンチエッチング用マスク23aか
ら露出している部分をRIE法によりエッチングして、基
板21に溝(トレンチ)27を形成した。なお溝27を形成す
るためのエッチングは、異方性エッチングとなるような
条件で行なう。異方性エッチングは、エッチングガスに
例えばCl2,SiCl4,CCl4の塩素を含んだガスや、このよ
うな塩素系ガスにフッ素系ガス(SF6,CF4)及び又は
O2,N2等を混合したガスを用いることにより行なえる。
この異方性エッチングの際、トレンチ27の側壁上や底面
上には、エッチングガスとシリコンとの反応生成物が表
面汚染層29として生じ、また、トレンチ27の壁中にはフ
ッ素や塩素原子の拡散等の種々の原因による損傷層31が
生じる(第1図(C))。
Next, a portion of the substrate 21 exposed from the trench etching mask 23a was etched by RIE to form a groove (trench) 27 in the substrate 21. Note that the etching for forming the groove 27 is performed under conditions that result in anisotropic etching. In the anisotropic etching, for example, a gas containing chlorine such as Cl 2 , SiCl 4 or CCl 4 as an etching gas, or a fluorine-based gas (SF 6 , CF 4 ) and / or
This can be achieved by using a gas in which O 2 , N 2, or the like is mixed.
At the time of this anisotropic etching, a reaction product of the etching gas and silicon is generated as a surface contamination layer 29 on the side walls and the bottom surface of the trench 27, and fluorine and chlorine atoms are formed in the walls of the trench 27. A damaged layer 31 is generated due to various causes such as diffusion (FIG. 1 (C)).

次に、トレンチエッチングが終了した基板21にこの実
施例の場合O2アッシング処理及び酸処理を行なった。な
おO2アッシング処理は、O2ガス流量を1001sccm、RFパワ
ーを200W、アッシング時間を5分とした条件で行ない、
酸処理はフッ酸を用い処理時間を5分(室温)とした条
件で行なった。なお上記トレンチエッチング、O2アッシ
ング及び酸処理の各条件は、第5図のSIMSによる分析実
験用試料作製時の条件と同じである。
Next, the substrate 21 after the trench etching was subjected to O 2 ashing and acid treatment in this embodiment. The O 2 ashing process was performed under the conditions that the O 2 gas flow rate was 1001 sccm, the RF power was 200 W, and the ashing time was 5 minutes.
The acid treatment was performed using hydrofluoric acid under the condition that the treatment time was 5 minutes (room temperature). The respective conditions of the trench etching, O 2 ashing, and acid treatment are the same as the conditions at the time of preparing the sample for the analysis experiment by SIMS in FIG.

次にこの発明においては、トレンチの形成が終了した
シリコン基板に対し、犠牲酸化膜形成前に、アンモニア
をプラズマドーピングする。このことをこの実施例では
以下に説明するように行なった。
Next, in the present invention, the silicon substrate on which the trench has been formed is subjected to plasma doping with ammonia before forming the sacrificial oxide film. This was done in this example as described below.

トレンチ形成、O2アッシング及び酸処理の終了した第
1図(C)に示した試料をプラズマエッチング装置内に
設置する。次に、アンモニアガス流量を50sccm、RFパワ
ーを200Wとしてプラズマエッチング装置内にアンモニア
プラズマを発生させ、このアンモニアプラズマ中に上記
試料を5分間さらした(第1図(D))。第1図(D)
において、33は模式的に示したアンモニアプラズマであ
る。この際アンモニアはトレンチ側壁や底部からシリコ
ン基板21内にドーピングされる。ドーピングされたアン
モニアは、シリコン基板21中に拡散していたフッ素や塩
素等のハロゲン(X)と次のように反応する。
The sample shown in FIG. 1C in which the trench formation, O 2 ashing, and acid treatment have been completed is placed in a plasma etching apparatus. Next, ammonia plasma was generated in a plasma etching apparatus with an ammonia gas flow rate of 50 sccm and an RF power of 200 W, and the sample was exposed to the ammonia plasma for 5 minutes (FIG. 1 (D)). Fig. 1 (D)
In the above, 33 is an ammonia plasma schematically shown. At this time, ammonia is doped into the silicon substrate 21 from the side walls and the bottom of the trench. The doped ammonia reacts with halogen (X) such as fluorine and chlorine diffused in the silicon substrate 21 as follows.

8NH3+3X2→N2+6NH4X この結果、トレンチ壁面表面やシリコン基板中に存在
していたフッ素はフッ化アンモニウム(NH4F)になり、
塩素は塩化アンモニウム(NH4Cl)になる。
8NH 3 + 3X 2 → N 2 + 6NH 4 X As a result, the fluorine present on the trench wall surface and the silicon substrate becomes ammonium fluoride (NH 4 F),
Chlorine becomes ammonium chloride (NH 4 Cl).

次に、犠牲酸化膜を形成するため、試料をこの実施例
の場合1000℃の乾燥酸素雰囲気中に40分間置いた。これ
によりトレンチ内に厚さ30nmの犠牲酸化膜35を形成した
(第1図(E))。
Next, in order to form a sacrificial oxide film, the sample was placed in a dry oxygen atmosphere at 1000 ° C. for 40 minutes in this example. Thus, a sacrificial oxide film 35 having a thickness of 30 nm was formed in the trench (FIG. 1E).

次に、二次イオン質量分析法により、第1図(E)に
示した状態の試料のフッ素濃度プロファイル及びNH4F濃
度プロファイルをそれぞれ測定した。この結果を、第2
図に示した。なお、第2図において、縦軸はフッ素或い
はフッ化アンモニウムの強度(cps:カウント/秒)を示
し、横軸は試料表面からの深さ(nm)を示す。
Next, the fluorine concentration profile and the NH 4 F concentration profile of the sample in the state shown in FIG. 1E were measured by secondary ion mass spectrometry. This result is
Shown in the figure. In FIG. 2, the vertical axis indicates the intensity of fluorine or ammonium fluoride (cps: count / second), and the horizontal axis indicates the depth (nm) from the sample surface.

第2図と、第5図とを比較することで明らかなよう
に、この発明の方法によればフッ素のシリコン基板への
拡散は非常に微量であり、フッ素のシリコン基板への拡
散を有効に防止出来ることが分る。さらに、NH4Fのシリ
コン基板への拡散も問題にならない程度に微量であるこ
とが分る。これは、シリコン基板中に拡散していたフッ
素や塩素のほとんどはフッ化アンモニウムや塩化アンモ
ニウムに変化してしまい、さらにフッ化アンモニウムや
塩化アンモニウムは、フッ素や塩素に比しシリコン基板
中に拡散しずらいので、犠牲酸化膜形成時にシリコン基
板に熱が印加されてもこれらの拡散は基板表面から浅い
ところで止るためである。
As is clear from a comparison between FIG. 2 and FIG. 5, according to the method of the present invention, the diffusion of fluorine into the silicon substrate is very small, and the diffusion of fluorine into the silicon substrate is effectively reduced. You can see that it can be prevented. Further, it can be seen that the diffusion of NH 4 F into the silicon substrate is so small that it does not matter. This is because most of the fluorine and chlorine diffused into the silicon substrate are changed to ammonium fluoride and ammonium chloride, and ammonium fluoride and ammonium chloride diffuse into the silicon substrate as compared with fluorine and chlorine. This is because even if heat is applied to the silicon substrate during the formation of the sacrificial oxide film, these diffusions stop at a shallow depth from the substrate surface.

次に、第1図(E)に示した状態の試料の犠牲酸化膜
35を好適な方法例えばフッ酸中に浸漬することによって
除去する。この結果、汚染層や損傷層が除去された所望
のトレンチ27を有する基板21が得られた(第1図
(F))。
Next, the sacrificial oxide film of the sample in the state shown in FIG.
35 is removed by a suitable method, for example by immersion in hydrofluoric acid. As a result, a substrate 21 having a desired trench 27 from which the contaminated layer and the damaged layer were removed was obtained (FIG. 1 (F)).

また、この発明のトレンチ形成方法により作製した試
料であって犠牲酸化膜35の形成が終了した試料につい
て、犠牲酸化膜35の形成具合を調べたところ、第3図に
示すように、トレンチ27の上部コーナ27a付近において
も下部コーナー27b付近においても犠牲酸化膜35の膜厚
はほぼ均一となっていた。従って、犠牲酸化膜35はトレ
ンチ27の形成に倣って形成されていると云え、犠牲酸化
膜35を除去後のトレンチ27の形状を所望のものに出来
る。この理由は、この発明のトレンチ形成方法が、犠牲
酸化膜の形成を従来より高い温度で行なえるからであ
る。
In addition, when the formation of the sacrificial oxide film 35 was examined with respect to the sample manufactured by the trench forming method of the present invention and the formation of the sacrificial oxide film 35 was completed, as shown in FIG. The thickness of the sacrificial oxide film 35 was substantially uniform both near the upper corner 27a and near the lower corner 27b. Therefore, it can be said that the sacrificial oxide film 35 is formed following the formation of the trench 27, and the shape of the trench 27 after the removal of the sacrificial oxide film 35 can be made desired. The reason is that the trench forming method of the present invention can form a sacrificial oxide film at a higher temperature than before.

以上がこの発明のトレンチ形成方法の実施例の説明で
ある。しかしこの発明は上述の実施例に限られるもので
はなく以下に説明するような種々の変更を加えることが
出来る。
The above is the description of the embodiment of the trench forming method of the present invention. However, the present invention is not limited to the above-described embodiment, and various modifications can be added as described below.

上述の実施例は、トレンチ形成後でアンモニアをプラ
ズマドーピングする前に、O2アッシング処理及び酸処理
を実施した例であった。しかし、O2アッシング処理及び
酸処理は必ずしも実施する必要はない。
In the above-described embodiment, the O 2 ashing process and the acid process are performed after the trench is formed and before the ammonia is plasma-doped. However, it is not always necessary to perform the O 2 ashing treatment and the acid treatment.

また、上述の実施例は、犠牲酸化膜を形成するための
酸化処理を、1000℃の温度で乾燥酸素雰囲気中で行なっ
た例であった。しかし、酸化処理条件はこれに限られる
ものではなく他の条件でも良い。ただしトレンチ形状の
改善を図るためには酸化温度を900℃以上の温度とする
のが好適である。
In the above-described embodiment, the oxidation treatment for forming the sacrificial oxide film is performed at a temperature of 1000 ° C. in a dry oxygen atmosphere. However, the oxidation treatment conditions are not limited to these, and other conditions may be used. However, in order to improve the shape of the trench, the oxidation temperature is preferably set to 900 ° C. or higher.

また、アンモニアのプラズマドーピング処理条件は、
実施例の装置及び条件に限定されるものではなく他の好
適なものでも勿論良い。
In addition, the plasma doping condition of ammonia is as follows:
The present invention is not limited to the apparatus and conditions of the embodiment, but may be other suitable apparatuses.

(発明の効果) 上述した説明からも明らかなように、この発明のトレ
ンチ形成方法によれば、トレンチ形成後であって犠牲酸
化膜の形成前に半導体基板に対しアンモニアをプラズマ
ドーピングする。このため、汚染物(フッ素や塩素)は
アンモニアと反応して半導体基板中を拡散しずらい物質
に変化する。従って、犠牲酸化膜を形成するための酸処
理を後に行なっても、汚染物は犠牲酸化膜中に残るの
で、犠牲酸化膜を除去することにより汚染物を効果的に
除去出来る。
(Effect of the Invention) As is clear from the above description, according to the trench forming method of the present invention, the semiconductor substrate is plasma-doped with ammonia after the trench is formed and before the sacrificial oxide film is formed. For this reason, contaminants (fluorine and chlorine) react with ammonia and change into substances that are difficult to diffuse in the semiconductor substrate. Therefore, even if the acid treatment for forming the sacrificial oxide film is performed later, the contaminant remains in the sacrificial oxide film, so that the contaminant can be effectively removed by removing the sacrificial oxide film.

また、汚染物はアンモニアと反応して半導体基板中を
拡散しずらい物質に変化するので、犠牲酸化膜形成時の
熱処理温度を従来より高くしても汚染物の拡散の心配が
なくなる。このため、犠牲酸化膜の熱処理温度を高める
ことが出来、これにより犠牲酸化膜をトレンチ各部に均
一な膜厚で成長させることが出来るので、トレンチ形状
の改善が図れる。
Further, the contaminant reacts with ammonia to change into a substance which is difficult to diffuse in the semiconductor substrate. Therefore, even if the heat treatment temperature at the time of forming the sacrificial oxide film is made higher than before, there is no fear of the contaminant diffusion. For this reason, the heat treatment temperature of the sacrificial oxide film can be increased, and the sacrificial oxide film can be grown at a uniform thickness on each portion of the trench, so that the trench shape can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(F)は、実施例のトレンチ形成方法を
示す工程図、 第2図は、実施例のトレンチ形成方法で得た試料のSIMS
による濃度プロファイル、 第3図は、実施例のトレンチ形成方法による犠牲酸化膜
形状を示す図、 第4図(A)〜(C)は、従来のトレンチ形成方法を示
す工程図、 第5図は、従来のトレンチ形成方法で得た試料のSIMSに
よる濃度プロファイル、 第6図は、従来のトレンチ形成方法の問題点の説明に供
する図である。 21…半導体基板(シリコン基板) 23…シリコン酸化膜、25…レジストパターン 23a…トレンチエッチング用マスク 27…溝(トレンチ)、29…汚染層 31…損傷層、33…アンモニアプラズマ 35…犠牲酸化膜。
1 (A) to 1 (F) are process diagrams showing a trench forming method of an embodiment, and FIG. 2 is a SIMS of a sample obtained by the trench forming method of the embodiment.
FIG. 3 is a diagram showing a sacrificial oxide film shape by the trench forming method of the embodiment, FIGS. 4A to 4C are process diagrams showing a conventional trench forming method, and FIG. FIG. 6 shows a concentration profile by SIMS of a sample obtained by a conventional trench forming method, and FIG. 6 is a diagram for explaining a problem of the conventional trench forming method. 21 ... Semiconductor substrate (silicon substrate) 23 ... Silicon oxide film, 25 ... Resist pattern 23a ... Trench etching mask 27 ... Groove (trench), 29 ... Contamination layer 31 ... Damage layer, 33 ... Ammonia plasma 35 ... Sacrificial oxide film.

フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 27/108 Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 27/108

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板に異方性ドライエッチング法に
よりトレンチを形成する工程と、該トレンチに犠牲酸化
膜を形成する工程と、該犠牲酸化膜を除去する工程とを
含むトレンチ形成方法において、 トレンチ形成後であって犠牲酸化膜形成前に半導体基板
に対しアンモニアをプラズマドーピングすることを特徴
とするトレンチ形成方法。
1. A trench forming method comprising: forming a trench in a semiconductor substrate by an anisotropic dry etching method; forming a sacrificial oxide film in the trench; and removing the sacrificial oxide film. A method for forming a trench, comprising plasma doping ammonia onto a semiconductor substrate after forming a trench and before forming a sacrificial oxide film.
【請求項2】請求項1に記載のトレンチ形成方法におい
て、 前記犠牲酸化膜の形成を、900℃以上の温度でかつ乾燥
酸素雰囲気中または水蒸気を含む酸素雰囲気中で行なう
こと を特徴とするトレンチ形成方法。
2. The trench forming method according to claim 1, wherein the sacrificial oxide film is formed at a temperature of 900 ° C. or more and in a dry oxygen atmosphere or an oxygen atmosphere containing water vapor. Forming method.
JP1280787A 1989-10-27 1989-10-27 Trench forming method Expired - Lifetime JP2825878B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1280787A JP2825878B2 (en) 1989-10-27 1989-10-27 Trench forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1280787A JP2825878B2 (en) 1989-10-27 1989-10-27 Trench forming method

Publications (2)

Publication Number Publication Date
JPH03142830A JPH03142830A (en) 1991-06-18
JP2825878B2 true JP2825878B2 (en) 1998-11-18

Family

ID=17629952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1280787A Expired - Lifetime JP2825878B2 (en) 1989-10-27 1989-10-27 Trench forming method

Country Status (1)

Country Link
JP (1) JP2825878B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19706682C2 (en) * 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropic fluorine-based plasma etching process for silicon
KR100271035B1 (en) * 1997-07-12 2000-11-01 구본준, 론 위라하디락사 Lcd and its fabrication method
US6335781B2 (en) 1998-12-17 2002-01-01 Lg Electronics, Inc. Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
US20020187651A1 (en) * 2001-06-11 2002-12-12 Reid Kimberly G. Method for making a semiconductor device
JP4724792B2 (en) * 2008-10-16 2011-07-13 千栄 太田 Drop lid
JP5012856B2 (en) * 2009-06-23 2012-08-29 株式会社デンソー Manufacturing method of semiconductor device
CN120221404A (en) * 2023-12-27 2025-06-27 江苏鲁汶仪器股份有限公司 Method for forming semiconductor structure

Also Published As

Publication number Publication date
JPH03142830A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
JP2804037B2 (en) Dry etching method
JP2607834B2 (en) Method for manufacturing semiconductor device
JP2937817B2 (en) Method of forming oxide film on semiconductor substrate surface and method of manufacturing MOS semiconductor device
JPH07273063A (en) Semiconductor device and manufacturing method thereof
KR100706798B1 (en) Cleaning method of substrate exposed silicon film and silicon germanium film and semiconductor manufacturing method using same
JP3414590B2 (en) Method for manufacturing semiconductor device
US5328867A (en) Peroxide clean before buried contact polysilicon deposition
JP2802600B2 (en) Method for manufacturing semiconductor device
JP2825878B2 (en) Trench forming method
JP2003526917A (en) Semiconductor trench and formation thereof
KR0175009B1 (en) Etching solution and etching method of semiconductor device using same
JP2000315768A (en) Method for manufacturing semiconductor device
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
CN109300844A (en) Fin transistor and method of forming the same
US11869802B2 (en) Method of forming semiconductor isolation structure and semiconductor isolation structure
KR100336567B1 (en) Device Separation Method in Semiconductor Devices
TWI305017B (en) Semiconductor devices and methods for fabricating gate spacers
CN113889405A (en) Processing method and forming method of semiconductor structure
KR100203895B1 (en) Method for forming element isolation region in semiconductor device
JP3550632B2 (en) Semiconductor device
CN112864012B (en) Semiconductor structure and method for forming the same
JPH0313745B2 (en)
JPH04207066A (en) Manufacture of semiconductor device
KR0147417B1 (en) Method of removing etch damage area of semiconductor device
CN121335179A (en) Semiconductor devices and their manufacturing methods