JP2829602B2 - 伝送データの位相合わせ方式及び無瞬断切替装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば低速側信号
の多重化を行い、高速側信号を生成した後、局間伝送路
を介して遠方へデータを伝送する大容量長距離伝送シス
テムの多重中継装置に用いられる無瞬断切替装置に関す
る。

【０００２】

【従来の技術】大容量長距離伝送システムの多重中継装
置では、高信頼性を確保するため、データの伝送経路を
複数系用意しておき、運用系に故障等が発生したとき
に、待機系の伝送路に自動的に切り替えられるようにし
ているのが通常である。この場合、伝送中のデータに影
響を与えないようにするため、無瞬断切替装置が用いら
れている。

【０００３】図９は、従来のこの種の無瞬断切替装置の
基本構成図であり、伝送路をそれぞれ経路長ａ，ｂの２
系（一方を０系、他方を１系とする）に分岐し、無瞬断
切替装置ＳＷによって位相同期を確保しながら伝送中の
データ（以下、伝送データ）を瞬断させることなく選択
的に切り替える場合の例を示すものである。図中、ａ，
ｂ，ａ’，ｂ’は経路長を表す。図９において、（ａ）
は初期状態で０系の経路長ａが１系の経路長ｂよりも長
い場合、（ｂ）は１系の経路長ｂが変化してｂ’とな
り、０系の経路長ａより長くなった場合、（ｃ）は再位
相合わせされた場合を示す。また、図１０（ａ）、
（ｂ）、（ｃ）は、それぞれ図９（ａ）、（ｂ）、
（ｃ）の状態でのメモリ書込位相とメモリ読出位相との
関係を示す。

【０００４】この無瞬断切替装置ＳＷは、０系，１系の
伝送データに任意の遅延量を与える遅延回路部１１，１
２と、各系の伝送データの位相状態を判定して遅延回路
部１１，１２における遅延量を可変制御する位相判定部
１３と、各遅延回路部１１，１２の出力を選択的に切り
替えて出力するセレクタ１４とを有している。

【０００５】図９（ａ）において、無瞬断切替装置ＳＷ
に入力された各系の伝送データは、順次遅延回路部１
１，１２に書き込まれた後、ある位相で読み出される。
初期状態では、図１０（ａ）に示すように、経路長ａ，
ｂに応じた書込位相（入力位相、以下同じ）ａＷ，ｂＷ
に対して読出位相（出力位相、以下同じ）ｔ０，ｔ１が
同一となるように設定される。これによりメモリ回路部
１１，１２以後の伝送データの位相が０／１系で同一と
なるので、セレクタ１４は、伝送データを瞬断させるこ
となく切り替えることができる。

【０００６】ここで、図９（ｂ）に示すように、経路長
ｂが何らかの原因で変化してｂ’となり、図１０（ｂ）
のように、読出位相ｔ０，ｔ１が当該系の書込位相ｂ’
Ｗを追い越してしまう事態が発生すると、伝送データを
正しく読み出すことができなくなる。そのため、位相判
定部１３で両系の伝送データの位相関係の異常の有無を
監視し、異常を検出したときは、セレクタ１４の切替動
作を禁止させて、図９（ｃ）のように、読出位相ｔ
０’、ｔ１’を遅延させる。つまり位相遅れが大きい系
の書込位相を基準として一定量遅延させ、再位相合わせ
を行う。これにより、図１０（ｃ）に示すように、読出
位相ｔ０’、ｔ１’が常に書込位相ａＷ，ｂ’Ｗの後に
なるので、伝送データを正しく読み出すことができるよ
うになる。

【０００７】図１１は、上記無瞬断切替装置ＳＷの具体
的な構成図である。図１１において、０系，１系の伝送
データは、それぞれ遅延回路部１１，１２に入力され
る。各遅延回路部１１，１２は同一構成であり、互いに
独立にモジュール化される。各遅延回路部１１，１２
は、それぞれ自系の伝送データを遅延制御用メモリ（Ｍ
ＥＭ）１１１，１２１と同期検出回路（ＳＹＮＣ）１１
２，１２２へ入力する。各同期検出回路１１２，１２２
は、入力された伝送データからビット同期信号を検出す
るものであり、ここで検出された同期信号は、それぞれ
書込アドレスカウンタ（Ｗ−ＣＴＲ）１１３，１２３へ
供給される。各書込アドレスカウンタ１１３，１２３
は、それぞれ入力した同期信号をカウントすることで、
上記メモリ１１１，１２１の書込アドレスを生成する。
すなわち、０系，１系の伝送データは、それぞれ内在す
る同期ビットタイミングでメモリ１１１，１２１に書き
込まれる。

【０００８】また、上記同期信号は、可変遅延回路（Ｄ
ＬＹ）１１４，１２４を介して読出アドレスカウンタ
（Ｒ−ＣＴＲ）１１５，１２５に供給される。各読出ア
ドレスカウンタ１１５，１２５は、それぞれ入力した同
期信号をカウントすることで、上記メモリ１１１，１２
１の読出アドレスを生成する。すなわち、メモリ１１
１，１２１に書込まれた伝送データは、可変遅延回路１
１４，１２４に設定された遅延時間経過後に読み出さ
れ、低速インターフェースとなる前述のセレクタ（ＳＥ
Ｌ）１４に送られる。

【０００９】ここで、上記読出アドレスカウンタ１１
５，１２５は、例えば６４フレーム構成のデータにおい
て、読出６４マルチフレーム位置を示すパルス信号を互
いに入出力し合い、読出タイミングを調整している。ま
た、上記書込アドレスカウンタ１１３，１２３の書込ア
ドレス出力は、位相判定部１３に供給され、前述の位相
判定に供される。

【００１０】位相判定部１３は、運用中に０／１系の書
込／読出位相が正常位相範囲、すなわち無瞬断切替が可
能な位相範囲にあるかどうかを監視し、正常位相範囲を
逸脱した場合は、再位相合わせを自動的に実行する。こ
の再位相合わせは、以下のようにして行われる。まず、
初期位相設定時にどちらの系の経路長が長いかを判定
し、長い経路長側の位相を検出するとともに、その経路
の位相遅延量を最小値に設定する。その後、短い経路長
側で長い経路長側の読出位相を取り込み、両系の読出位
相を合わせる。それ以後は、運用中に位相関係を常時監
視し、無瞬断切替が不可能となる異常な位相となった場
合には再び上記動作を繰り返す。これにより、いつでも
切替先／切替元の経路長に拘わらず、無瞬断切替を実現
することができる。但し、強制的に両系の位相を合わせ
ることから、一回の再位相合わせにつき、一回の伝送デ
ータの瞬断が発生する。

【００１１】

【発明が解決しようとする課題】上記従来の無瞬断切替
装置ＳＷには、下記の問題があった。いま、遅延大側の
経路を基準として位相合わせされ、且つ遅延大側の遅延
回路部が待機中のときに、待機系モジュールを交換等の
ために抜去して再挿入すると、同期回復時に、たとえ復
帰した位相が初期設定時の位相関係において正常位相範
囲内であったとしても、遅延大側で再位相合わせが行わ
れる。つまり、遅延大側の書込位相から所定の遅延量が
生じた点に読出位相を再設定する。しかし、再設定され
る位相は、伝送経路の位相変動等によって初期状態とは
異なるものとなる可能性が高く、このため、再位相合わ
せが発生して運用系の伝送データが瞬断するおそれがあ
り、信頼性が損なわれてしまう。これは、遅延小側の遅
延回路部が待機中で、その待機系モジュールを抜去して
再挿入した場合も同様である。

【００１２】このことを具体的に示したのが図１２
（ａ），（ｂ）である。ここでは、遅延の大きな系を１
系、遅延の小さな系を０系とし、待機中の１系のモジュ
ールを挿抜した場合の例を図１２（ａ）、待機中の０系
のモジュールを挿抜した場合の例を図１２（ｂ）に示し
ている。図中、Ａは読出位相、Ａ’は再設定された読出
位相であり、便宜上、伝送データのフレーム先頭位置を
示している。例えば図１２（ａ）の場合、１系の待機系
モジュールを再挿入して同期回復した時点の読出位相
（左から３番目のＡ）は、正常位相範囲内である。しか
し、１系の書込位相が同期回復後に破線で示す位置まで
ずれていた場合、この書込位相を基準として再位相合わ
せが行われる結果、瞬断が生じてしまう。図１２（ｂ）
の場合も、１系の書込位相との相対位相差が破線で示す
位置までずれていた場合は、１系の書込位相を基準とし
て再位相合わせが行われるため、同様の結果となる。上
記問題点は、０系，１系のように２系のモジュールのみ
ならず、３系以上のモジュールを有する同種のシステム
ないし無瞬断切替装置においても同様に生じる。

【００１３】そこで本発明の課題は、伝送データが通過
する複数系のモジュールを備えた無瞬断切替装置におい
て、各系での再位相合わせを必要最小限にとどめ、該再
位相合わせに起因する瞬断の発生を極力防止することが
できる、改良された位相合わせ方式を提供することにあ
る。

【００１４】

【課題を解決するための手段】本発明が提供する位相合
わせ方式は、同一伝送データが入力される複数系のモジ
ュールの各々に、前記伝送データの出力位相を遅延させ
る遅延回路部と、前記遅延回路部の遅延量を制御する位
相制御部とを備え、各系の位相制御部は、自系に入力さ
れる前記伝送データの位相判定を行うとともに前記遅延
回路部から出力される伝送データの位相判定を行い、こ
れらの位相判定結果及び遅延後の伝送データの位相状態
情報を他系の位相制御部に受け渡し、両系の前記位相状
態情報を参照して自系モジュールの挿抜後における遅延
量制御の要否を判定し、制御を要する場合に前記遅延量
の制御を実行することを特徴とする。

【００１５】前記各系の位相制御部は、好ましくは、以
下のように構成する。 （１）自系における前記遅延量の制御を必要とし且つ他
系の位相制御部での位相合わせが済んでいる場合に当該
他系の伝送データの出力位相に合致するように自系の遅
延回路部の遅延量を制御するように構成する。 （２）自系及び他系の間で伝送データの位相合わせが済
んでいるか否かを表す位相合わせ情報を保持する不揮発
性のメモリと、自系及び他系の伝送データの同期状態及
び入出力位相を監視する手段と、該監視結果に応じて前
記メモリ内の位相合わせ情報をリセットする手段とをさ
らに設け、前記メモリ内の位相合わせ情報の有無に応じ
て自系の遅延回路部の制御要否を判定するように構成す
る。 （３）自系及び他系のモジュールに入力された伝送デー
タの位相を比較して自系の相対的な位相遅れ量を検出す
る手段と、前記検出された位相遅れ量が所定範囲内かど
うかを判定する手段をさらに設け、該判定結果に応じて
自系の遅延回路部の制御要否を判定するように構成す
る。 （４）前記複数系のいずれかが運用系、他が待機系であ
り、待機系のモジュールが当該系の伝送路に対して挿抜
可能であるとき、抜去後に挿入された待機系モジュール
が備える位相制御部は、当該系において前記遅延回路部
の制御を要する場合、位相合わせが済んだ運用系のモジ
ュールから伝送データの出力位相を取り込み、該取り込
んだ出力位相に合致するように自系の遅延回路部を制御
するように構成する。 （５）運用系のモジュールが備える位相制御部は、自系
における前記相対的な位相遅れ量が前記所定範囲を逸脱
したときに自系の前記メモリ内の位相合わせ情報をリセ
ットするとともに、他系の前記メモリ内の位相合わせ情
報をリセットさせるように構成する。

【００１６】本発明は、また、上記位相合わせ方式を採
用した無瞬断切替装置をも提供する。この無瞬断切替装
置は、第１の系に入力される伝送データを遅延させる第
１の遅延回路部、及び、前記第１の系に入力される伝送
データの位相判定を行うとともに前記第１の遅延回路部
から出力される伝送データの位相判定を行い、各位相判
定結果に基づいて前記第１の遅延回路部の遅延量を制御
する第１の位相制御部を備えた第１のモジュールと、第
２の系に入力される伝送データを遅延させる第２の遅延
回路部、及び、前記第２の系に入力される伝送データの
位相判定を行うとともに前記第１の遅延回路部から出力
される伝送データの位相判定を行い、各位相判定結果に
基づいて前記第２の遅延回路部の遅延量を制御する第２
の位相制御部を備えた第２のモジュールと、前記第１及
び第２のモジュールから出力される伝送データを選択的
に出力するデータ切替手段とを有し、前記第１及び第２
の位相制御部は、それぞれ前記位相判定結果及び遅延後
の伝送データの位相状態情報を受け渡し、両系の前記位
相状態情報を参照して自系モジュールの挿抜後の遅延量
制御を実行することを特徴とするものである。

【００１７】なお、上記無瞬断切替装置において、第１
及び第２の系の一方が運用系、他方が待機系であると
き、第１及び第２の遅延回路部、第１及び位相制御部
は、例えば以下のように構成する。すなわち、前記第１
及び第２の遅延回路部は、それぞれ、入力された伝送デ
ータから同期信号を検出する同期検出回路と、入力され
た伝送データを順次書き込むメモリと、前記同期検出回
路で検出された同期信号に基づいて前記メモリへの書込
制御を行うメモリ書込制御手段と、前記同期信号を遅延
する可変遅延回路と、この可変遅延回路で遅延された同
期信号に基づいて前記メモリに書き込まれた伝送データ
の読出制御を行うメモリ読出制御手段とを備え、前記第
１及び第２の位相制御部は、それぞれ、自系及び他系の
メモリ書込制御手段の制御情報及びメモリ読出制御手段
の制御情報を入力し、その入力情報から両系の位相状態
を判別して両系の位相が一致するように前記可変遅延回
路の遅延量を制御する遅延量制御手段と、この遅延量制
御手段によって得られた両系の遅延量を位相合わせ情報
として記憶する記憶手段と、この記憶手段で記憶された
位相合わせ情報を待機系モジュールの挿抜後の位相合わ
せの実行時に該待機系モジュールへ送出する再位相合わ
せ実行手段とを備えるようにする。

【００１８】この無瞬断切替装置は、初期位相設定時に
位相判定結果による位相合わせを行い、運用時に常に無
瞬断切替えを実行可能な位相関係を保ち、待機系モジュ
ール挿抜時の不要な再位相合わせによる瞬断を防ぐもの
である。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の位相合わ
せ方式を実現する無瞬断切替装置の基本構成図である。
ここでは、便宜上、図９に示した従来装置と同様に、デ
ータ伝送路をそれぞれ経路長ａ，ｂの２系（一方を０
系、他方を１系とする）に分岐し、無瞬断切替装置ＳＷ
によって位相同期を確保しながら運用系の伝送データを
瞬断させることなく、選択的に切り替える場合の例を示
す。

【００２０】図１において、（ａ）は初期状態で０系の
経路長ａが１系の経路長ｂより長い場合、（ｂ）は１系
の経路長ｂが変化してｂ’となり、０系の経路長ａより
長くなって再位相合わせされた場合を示している。な
お、図１において、図９と同一部分には同一符号を付し
て示し、重複する説明を省略する。

【００２１】この実施形態では、遅延回路部を、０／１
系それぞれ別個のモジュールにて実現するとともに、各
遅延回路部同士が相互に連絡しあうように構成してい
る。すなわち、０／１系それぞれのモジュール（遅延回
路部）が、位相判定部Ｘ１，Ｙ１、メモリ回路部Ｘ２，
Ｙ２、位相制御部Ｘ３，Ｙ３を有し、位相制御部Ｘ３，
Ｙ３の間で、位相判定結果と位相合わせ状態情報とを互
いに受け渡し、システムが位相合わせ済であることを両
系モジュールに記憶しておくことにより、待機系モジュ
ール挿抜による再位相合わせの実行を制御する。

【００２２】図２は、上記無瞬断切替装置ＳＷの具体的
な構成図である。なお、便宜上、図２において、図１１
と同一機能部品には同一符号を付して示し、ここでは重
複する説明を省略する。図１の位相判定部Ｘ１，Ｙ１及
び位相制御部Ｘ３，Ｙ３は、図２の位相制御部（ＣＯＮ
Ｔ）１１６，１２６が対応し、図１のメモリ回路部Ｘ
２，Ｙ２は、図２の遅延制御用メモリ（ＭＥＭ）１１
１，１２１、同期検出回路（ＳＹＮＣ）１１２，１２
２、書込アドレスカウンタ（Ｗ−ＣＴＲ）１１３，１２
３、可変遅延回路（ＤＬＹ）１１４，１２４、読出アド
レスカウンタ（Ｒ−ＣＴＲ）１１５，１２５が対応す
る。すなわち、この実施形態の無瞬断切替装置ＳＷが図
１１に示した従来品と大きく異なる点は、遅延回路部
に、それぞれ同一構成の位相制御部（ＣＯＮＴ）１１
６，１２６を備えた点にある。なお、同期検出回路１１
２の検出結果を両系の位相制御部１１６，１２６に通知
するようにした点も異なる。

【００２３】次に、位相制御部１１６，１２６を図３及
び図４により詳細に説明する。図３は、位相制御部１１
６，１２６の全体的な構成図である。本実施形態の位相
制御部１１６，１２６は、自系書込アドレスＷ−ＡＤＤ
及び他系書込フレームパルスＷ−ＦＰを入力して、両系
のフレーム位相を比較し、位相遅れが生じている系がメ
イン側（Ｍａｉｎ）かローカル側（Ｌｏｃａｌ）かを判
定する位相判定部Ａ１と、自系同期外れ情報及び位相合
わせ済通知に基づいて自系書込アドレスＷ−ＡＤＤと自
系読出フレームパルスＲ−ＦＰより書込位相と読出位相
の範囲を監視し、書込／読出判定結果（以下、Ｗ／Ｒ判
定結果）として出力する位相監視部Ａ２と、位相監視部
Ａ２の出力、他系のＷ／Ｒ判定結果、及び他系の同期外
れ情報に基づいて位相合わせ済通知を出力する位相合わ
せ済レジスタ部Ａ３と、自系及び他系の同期外れ情報と
他系の位相合わせ済通知に基づいて位相合わせトリガ
（コマンドＦＰ）を出力する位相合わせトリガ制御部Ａ
４と、複数の論理ゲートＧ１，Ｇ２，Ｇ３とを有してい
る。

【００２４】なお、「Ｍａｉｎ」は遅延大側、つまり、
再位相合わせの際の基準となる系をいい、「Ｌｏｃａ
ｌ」は遅延小側の系、すなわち再位相合わせの際に「Ｍ
ａｉｎ」の系の読出位相を参照する系をいう。但し、両
者の関係は、随時変更される。また、「Ｍａｉｎ」の系
を基準として設定された読出位相は両系共通の読出位相
となる。以下、便宜上、１系の位相制御部１１６に着目
した場合について説明する。この場合、自系は１系、他
系は０系となる。

【００２５】位相判定部Ａ１は、図４（ａ）に示すよう
に、自系書込アドレスカウンタ１１３より書込アドレス
Ｗ−ＡＤＤを、他系書込アドレスカウンタ１２３より書
込フレームパルスＷ−ＦＰ、例えば書込６４マルチフレ
ームパルスをそれぞれ入力し、位相遅れが生じている系
（Ｍａｉｎ／Ｌｏｃａｌ）を判定する。例えば、図４
（ｂ）のように、６４フレーム構成の伝送データで、他
系書込フレームパルスＷ−ＦＰが自系書込アドレスＷ−
ＡＤＤ“３２”〜“６３”の間にある場合は、自系の伝
送データが相対的に遅れていると判定し、判定結果はメ
イン側（Ｍａｉｎ）となる。この判定結果は、再位相合
わせ実行時の基準を決定する情報として用いる。なお、
図中、（ｉ）は入力、（ｏ）は出力を意味する。

【００２６】位相監視部Ａ２は、図５（ａ）に示すよう
に、自系同期外れ情報、自系位相合わせ済通知、自系書
込アドレスＷ−ＡＤＤ、自系読出フレームパルスＲ−Ｆ
Ｐ、例えば読出６４マルチフレームパルスを入力し、書
込位相と読出位相の変動を監視する。そして、監視結果
をＷ／Ｒ判定結果として出力する。つまり、図５（ｂ）
に示すように、自系の同期検出回路１１２による同期外
れ情報が同期ＯＫで、且つ自系が位相合わせ済のときに
正常位相範囲内であると判定する。異常（ＮＧ）時は、
自系の位相合わせ済レジスタ部Ａ３をリセットするとと
もに、他系にもその旨を通知し、当該他系の位相合わせ
済レジスタ部Ａ３をリセットさせる。なお、他系の位相
合わせ済レジスタ部Ａ３をリセットさせるのは、自系が
運用中の場合のみである。

【００２７】位相合わせ済レジスタ部Ａ３は、図６
（ａ）に示すように、位相合わせトリガ制御部Ａ４から
のトリガ入力タイミングに従って、自系及び他系のＷ／
Ｒ判定結果とＡＮＤゲートＧ２を通過する自系または他
系同期外れ情報の入力とを監視し、これらが規定通り入
力されている場合に、両系の位相合わせが済んでいるこ
とを示す位相合わせ済通知を出力する。この位相合わせ
済レジスタ部Ａ３は、図６（ｂ）に示すように、トリガ
入力タイミングによってセットされ、自系Ｗ／Ｒ位相判
定結果ＮＧ、他系Ｗ／Ｒ位相判定結果ＮＧ、ＡＮＤゲー
トＧ２（両系同期外れ）によってリセットされる。な
お、位相合わせ済通知は、上記Ｗ／Ｒ位相判定結果と共
に位相合わせ情報として他系の位相制御部１２６に出力
される。

【００２８】位相合わせトリガ制御部Ａ４は、図７
（ａ）に示すように、自系／他系同期外れ情報の論理和
を判定するＯＲゲートＧ１の出力と、自系／他系同期外
れ情報の論理積を判定するＡＮＤゲートＧ２の出力と、
自系／他系位相合わせ済通知の論理積を判定するＡＮＤ
ゲートＧ３の出力とを入力する。そして、図７（ｂ）に
示すように、両系の位相合わせ済レジスタＡ３がリセッ
トされている状態（位相合わせ済通知ＮＧ）で、同期回
復、正常位相範囲等の条件を満足していることを判定
し、位相合わせトリガ（コマンドＦＰ）とトリガ入力タ
イミングとを位相合わせ制御情報として可変遅延回路
（ＤＬＹ）１１４に与える。そして、位相合わせが済ん
だ場合は、コマンドＦＰ、トリガ入力タイミングの出力
を停止する。

【００２９】なお、上記説明は、０系の位相制御部１２
６において、自系を０系、他系を１系とした場合も同様
となる。また、上記例は、待機系モジュールの挿抜後に
両系の位相関係が変化した場合、正しく再位相合わせ機
能が働くための動作説明を含むものである。すなわち、
位相合わせ済の場合において、待機系が復帰した後の位
相が正常位相範囲内にあり、再位相合わせを行う必要が
ない場合は、当該待機系の位相監視部Ａ２で異常なしと
判定する。この場合、待機系の位相制御部は、運用系モ
ジュールの読出位相を取り込んで位相合わせを行う。つ
まり、初期状態で両系同期外れからの回復時に正常位相
範囲内であれば、位相合わせトリガ制御部Ａ４で位相合
わせトリガを生成し、運用系の読出位相を基準として当
該系の可変遅延回路１１４，１２４で一定の遅延量を付
与し、両系の位相合わせを実行する。また、このとき、
位相合わせ済レジスタ部Ａ３をセットすることにより、
両系が位相合わせ済であることを記憶する。

【００３０】ここで、モジュール抜去時には、正常位相
範囲を判定できないため、従来方式では同期回復の度に
再位相合わせを行っており、それ故に瞬断が発生してい
たが、本実施形態では、運用系モジュールについては位
相合わせレジスタ部Ａ３をリセットせず、待機系モジュ
ール挿入時に位相合わせ情報を認識し、当該待機系と運
用系とが位相合わせ済なら、読出位相を変更せずにその
まま運用するようにしているため、運用系の瞬断は起こ
らない。

【００３１】また、運用中は、運用系モジュール、待機
系モジュールとも、位相監視部Ａ２において自系の書込
位相／読出位相の状態を監視する。そして、正常位相範
囲を逸脱するまで位相関係が変動したと判定したときは
Ｗ／Ｒ判定結果で「異常あり」を出力し、位相合わせ済
レジスタ部Ａ３をリセットする。この場合、Ｗ／Ｒ判定
結果が「異常あり」の系が待機系モジュールであれば運
用系モジュールの読出位相を取り込み、該取り込んだ読
出位相に当該系の読出位相を合わせる。一方、運用系モ
ジュールであれば当該系及び他系（待機系）の位相合わ
せ済レジスタ部Ａ３を共にリセットする（させる）。こ
れにより再位相合わせが実行される。なお、好ましく
は、上記のように構成するが、待機系モジュールが「異
常あり」の場合において、運用系モジュールから読み込
んだ読出位相によっても当該待機系モジュールの位相合
わせを正常に実行できない場合は、当該待機系モジュー
ルから運用系モジュールの位相合わせ済レジスタ部Ａ３
をリセットさせ、再位相合わせを実行するようにしても
よい。

【００３２】このように、本実施形態の無瞬断切替装置
ＳＷでは、モジュール挿抜の際には運用系モジュールの
読出位相に何ら影響を及ぼさないので伝送データの瞬断
が発生せず、運用中の場合においても運用系モジュール
に異常が発生した場合や待機系モジュールの位相合わせ
ができなかった特別の場合にのみ再位相合わせが事項さ
れるので、瞬断の発生を極力防止することができる。

【００３３】

【実施例】次に、本発明の実施例を具体的に説明する。
この実施例では、初期設定または再設定時の遅延大側
（１系）の読出位相を基準に０系及び１系の位相合わせ
が済んでいる状態において、各系モジュールを故障等に
よって挿抜する場合の例を示す。

【００３４】前提として、各系の位相合わせ済レジスタ
部Ａ３には位相合わせ情報が保持され、待機系モジュー
ルの抜去時には、運用系モジュールの読出位相は変更が
ないものとする。すなわち、待機系モジュール挿入時に
運用系モジュールが位相合わせ済を保持していれば、待
機系モジュールは、たとえ遅延大側であり、本来は位相
合わせの基準位相を生成するモジュールであっても、運
用系モジュールの読出位相を取り込み、その後、正常位
相範囲内であればそのまま運用できる。

【００３５】まず、図８（ａ）を参照して１系モジュー
ルを挿抜する場合の例を説明する。この場合、１系モジ
ュールは待機系モジュール、０系モジュールは運用系モ
ジュールである。１系モジュールは、再挿入後に同期を
復帰させ、運用系である０系モジュールからの位相合わ
せ情報を参照する。そして、挿入時点の位相状態を判定
し、位相変動によるずれが正常位相範囲外であれば０系
モジュールの読出位相を取り込んで位相合わせを行う。
なお、正常位相範囲内の場合でも０系モジュールの読出
位相を取り込んで位相合わせを行うことは何ら支障はな
い。このとき、多少の伝送路位相変動等があっても読出
位相の基準は初期設定から変更されていないため、その
後、両系モジュールは、そのまま運用を継続する。これ
により、不要な再位相合わせによる瞬断を防ぐことがで
きる。

【００３６】次に、図８（ｂ）を参照して遅延小側の待
機系モジュールを挿抜する場合の例を説明する。この場
合、１系モジュールは運用系モジュール、０系モジュー
ルは待機系モジュールである。０系モジュールは、再挿
入後に同期を復帰させ、１系モジュールからの位相合わ
せ情報を参照する。そして、挿入時点の位相状態を判定
し、位相変動によるずれを判定するが、当該系は遅延量
が小さいので、殆どの場合は１系の運用系の読出位相
（つまり遅延大側の位相）を取り込んで位相合わせを行
うだけで足りる。つまり、再位相合わせを行う必要がな
い。このとき、多少の伝送路位相変動等があっても、読
出位相の基準は初期設定から変更されていないため、そ
の後、正常位相範囲内であれば両系モジュールはそのま
ま運用を継続する。このように、本発明によれば、モジ
ュール挿抜によっては再位相合わせが起きない自動位相
合わせ方式を実現することができる。

【００３７】

【発明の効果】以上の説明から明らかなように、本発明
によれば、再位相合わせを必要最小限にとどめ、再位相
合わせに起因する瞬断が起きにくい自動位相合わせ方
式、及びこの方式を採用した無瞬断切替装置を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る無瞬断切替装置の基
本構成図で、（ａ）は経路長ａが経路長ｂよりも大きい
場合，（ｂ）は上記経路長の関係が逆の場合を示す。

【図２】本実施形態の無瞬断切替装置の具体的な構成
図。

【図３】図２に示す位相制御部のより詳細な構成図。

【図４】（ａ）は位相判定部の入出力信号の説明図、
（ｂ）は位相判定部に入力される自系書込アドレスＷ−
ＡＤＤ及び他系書込フレームパルスＷ−ＦＰと位相判定
部から出力される位相判定結果を示すタイミング図であ
り、自系の伝送データが他系の伝送データよりも遅れて
いる場合の例を示す。

【図５】（ａ）は位相監視部の入出力信号の説明図、
（ｂ）は位相監視部に入力される自系同期外れ情報、自
系位相合わせ済通知、自系書込アドレスＷ−ＡＤＤ、及
び自系読出フレームパルスＲ−ＦＰと、位相監視部より
出力される書込／読出（Ｗ／Ｒ）判定結果を示すタイミ
ング図。

【図６】（ａ）は位相合わせ済レジスタ部の入出力信号
の説明図、（ｂ）は位相合わせ済レジスタ部に入力され
るトリガ入力タイミング、自系及び他系のＷ／Ｒ判定結
果、自系または他系同期外れ情報と、位相合わせ済レジ
スタ部より出力される位相合わせ済通知のセット／リセ
ットの条件を示すタイミング図。

【図７】（ａ）は位相合わせトリガ制御部の入出力信号
の説明図、（ｂ）は位相合わせトリガ制御部に入力され
る自系／他系同期外れ情報の論理和を判定するＯＲゲー
トＧ１の出力、自系／他系同期外れ情報の論理積を判定
するＡＮＤゲートＧ２の出力、自系／他系位相合わせ済
通知の論理積を判定するＡＮＤゲートＧ３の出力と、位
相合わせトリガ制御部より出力されるコマンドＦＰ、ト
リガ入力タイミングの出力／停止条件を示すタイミング
図。

【図８】図２に示した回路構成における動作を説明する
ためのタイミング図で、（ａ）は遅延量の大きい側を挿
抜した場合、（ｂ）は遅延量の小さい側を挿抜した場合
の例を示す。

【図９】従来の無瞬断切替装置の基本構成図で、（ａ）
は経路長ａ＞経路長ｂの場合、（ｂ）は経路長ｂ＞経路
長ａの場合、（ｃ）は経路長ｂ＞経路長ａ（再位相合わ
せ後）の場合を示す。

【図１０】（ａ）〜（ｃ）は、各々図５（ａ）〜（ｃ）
の場合の動作を説明するためのタイミング図。

【図１１】従来の無瞬断切替装置の構成図。

【図１２】図７に示した構成における動作を説明するた
めのタイミング図で、（ａ）は遅延量の大きい側を挿抜
した場合、（ｂ）は遅延量の小さい側を挿抜した場合の
例を示す。

【符号の説明】

Ｘ１，Ｙ１，１３ 位相判定部 Ｘ２，Ｙ２， メモリ回路部 Ｘ３，Ｙ３ 位相制御部 １４ セレクタ Ａ１ 位相判定部 Ａ２ 位相監視部 Ａ３ 位相合わせ済レジスタ部 Ａ４ 位相合わせトリガ制御部 １１１，１２１ 遅延制御用メモリ（ＭＥＭ） １１２，１２２ 同期検出回路（ＳＹＮＣ） １１３，１２３ 書込アドレスカウンタ（Ｗ−ＣＴＲ） １１４，１２４ 可変遅延回路（ＤＬＹ） １１５，１２５ 読出アドレスカウンタ（Ｒ−ＣＴＲ） １１６，１２６ 位相制御部（ＣＯＮＴ） Ｇ１ ＯＲゲート Ｇ２，Ｇ３ ＡＮＤゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 俊昭 東京都港区芝浦三丁目18番21号 日本電 気エンジニアリング株式会社内 (56)参考文献 特開 平３−181243（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 1/22 H04J 3/00

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 同一伝送データが入力される複数系のモ
   ジュールの各々に、前記伝送データの出力位相を遅延さ
   せる遅延回路部と、前記遅延回路部の遅延量を制御する
   位相制御部とを備え、 各系の位相制御部は、自系に入力される前記伝送データ
   の位相判定を行うとともに前記遅延回路部から出力され
   る伝送データの位相判定を行い、これらの位相判定結果
   及び遅延後の伝送データの位相状態情報を他系の位相制
   御部に受け渡し、両系の前記位相状態情報を参照して自
   系モジュールの挿抜後における遅延量制御の要否を判定
   し、制御を要する場合に前記遅延量の制御を実行するこ
   とを特徴とする位相合わせ方式。
2. 【請求項２】 前記各系の位相制御部は、自系における
   前記遅延量の制御を必要とし且つ他系の位相制御部での
   位相合わせが済んでいる場合に当該他系の伝送データの
   出力位相に合致するように自系の遅延回路部の遅延量を
   制御することを特徴とする請求項１記載の位相合わせ方
   式。
3. 【請求項３】 前記各系の位相制御部が、自系及び他系
   の間で伝送データの位相合わせが済んでいるか否かを表
   す位相合わせ情報を保持する不揮発性のメモリと、自系
   及び他系の伝送データの同期状態及び入出力位相を監視
   する手段と、該監視結果に応じて前記メモリ内の位相合
   わせ情報をリセットする手段とを有し、前記メモリ内の
   位相合わせ情報の有無に応じて自系の遅延回路部の制御
   要否を判定することを特徴とする請求項１または２記載
   の位相合わせ方式。
4. 【請求項４】 前記各位相制御部が、自系及び他系のモ
   ジュールに入力された伝送データの位相を比較して自系
   の相対的な位相遅れ量を検出する手段と、前記検出され
   た位相遅れ量が所定範囲内かどうかを判定する手段とを
   有し、該判定結果に応じて自系の遅延回路部の制御要否
   を判定することを特徴とする請求項１または２記載の位
   相合わせ方式。
5. 【請求項５】 前記複数系のいずれかが運用系、他が待
   機系であり、待機系のモジュールが当該系の伝送路に対
   して挿抜可能であるとき、抜去後に挿入された待機系モ
   ジュールが備える前記位相制御部は、当該系において前
   記遅延回路部の制御を要する場合、位相合わせが済んだ
   運用系のモジュールから伝送データの出力位相を取り込
   み、該取り込んだ出力位相に合致するように自系の遅延
   回路部を制御することを特徴とする請求項１ないし３の
   いずれかの項記載の位相合わせ方式。
6. 【請求項６】 運用系のモジュールが備える前記位相制
   御部は、自系における前記相対的な位相遅れ量が前記所
   定範囲を逸脱したときに自系の前記メモリ内の位相合わ
   せ情報をリセットするとともに、他系の前記メモリ内の
   位相合わせ情報をリセットさせることを特徴とする請求
   項５記載の位相合わせ方式。
7. 【請求項７】 第１の系に入力される伝送データを遅延
   させる第１の遅延回路部、及び、前記第１の系に入力さ
   れる伝送データの位相判定を行うとともに前記第１の遅
   延回路部から出力される伝送データの位相判定を行い、
   各位相判定結果に基づいて前記第１の遅延回路部の遅延
   量を制御する第１の位相制御部を備えた第１のモジュー
   ルと、 第２の系に入力される伝送データを遅延させる第２の遅
   延回路部、及び、前記第２の系に入力される伝送データ
   の位相判定を行うとともに前記第１の遅延回路部から出
   力される伝送データの位相判定を行い、各位相判定結果
   に基づいて前記第２の遅延回路部の遅延量を制御する第
   ２の位相制御部を備えた第２のモジュールと、 前記第１及び第２のモジュールから出力される伝送デー
   タを選択的に出力するデータ切替手段とを有し、 前記第１及び第２の位相制御部は、それぞれ前記位相判
   定結果及び遅延後の伝送データの位相状態情報を受け渡
   し、両系の前記位相状態情報を参照して自系モジュール
   の挿抜後の遅延量制御を実行することを特徴とする無瞬
   断切替装置。
8. 【請求項８】 前記第１及び第２の系の一方が運用系、
   他方が待機系であり、前記第１及び第２の遅延回路部
   は、それぞれ、入力された伝送データから同期信号を検
   出する同期検出回路と、入力された伝送データを順次書
   き込むメモリと、前記同期検出回路で検出された同期信
   号に基づいて前記メモリへの書込制御を行うメモリ書込
   制御手段と、前記同期信号を遅延する可変遅延回路と、
   この可変遅延回路で遅延された同期信号に基づいて前記
   メモリに書き込まれた伝送データの読出制御を行うメモ
   リ読出制御手段とを備え、 前記第１及び第２の位相制御部は、それぞれ、自系及び
   他系のメモリ書込制御手段の制御情報及びメモリ読出制
   御手段の制御情報を入力し、その入力情報から両系の位
   相状態を判別して両系の位相が一致するように前記可変
   遅延回路の遅延量を制御する遅延量制御手段と、この遅
   延量制御手段によって得られた両系の遅延量を位相合わ
   せ情報として記憶する記憶手段と、この記憶手段で記憶
   された位相合わせ情報を待機系モジュールの挿抜後の位
   相合わせの実行時に該待機系モジュールへ送出する再位
   相合わせ実行手段とを備えることを特徴とする請求項７
   記載の無瞬断切替装置。