JP2829886B2 - Head-separated video camera - Google Patents
Head-separated video cameraInfo
- Publication number
- JP2829886B2 JP2829886B2 JP2276436A JP27643690A JP2829886B2 JP 2829886 B2 JP2829886 B2 JP 2829886B2 JP 2276436 A JP2276436 A JP 2276436A JP 27643690 A JP27643690 A JP 27643690A JP 2829886 B2 JP2829886 B2 JP 2829886B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- head
- camera
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、X−Yアドレス型の固体撮像素子、例え
ば、CMD撮像素子をカメラヘッド部に配置し、撮像素子
制御回路等をカメラ制御ユニットに備えたヘッド分離型
ビデオカメラに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an XY address type solid-state imaging device, for example, a CMD imaging device arranged in a camera head unit, and an imaging device control circuit and the like to a camera control unit. The present invention relates to a head-separated type video camera provided in the system.
従来、電子内視鏡用カメラ等として用いるため、第3
図に示すように、撮像素子1をカメラヘッド部2に配置
し、該撮像素子1の駆動回路3と映像信号処理回路4な
どをカメラ制御ユニット5に配置して、カメラヘッド部
2とカメラ制御ユニットとをケーブル6で接続して構成
したヘッド分離型ビデオカメラが開発されている。なお
第3図においては、7はプリアンプを示している。Conventionally, since it is used as a camera for an electronic endoscope, etc.
As shown in the figure, an image sensor 1 is arranged in a camera head unit 2, and a driving circuit 3 and a video signal processing circuit 4 of the image sensor 1 are arranged in a camera control unit 5, so that the camera head unit 2 and the camera control unit are controlled. A head-separated video camera in which units are connected by a cable 6 has been developed. In FIG. 3, reference numeral 7 denotes a preamplifier.
かかるヘッド分離型ビデオカメラにおけるカメラヘッ
ド部は、できるだけ小型化することが要望されており、
そのためカメラヘッド部に実装される撮像素子として、
画素当たりフォトトランジスタ1個で構成されるため画
素の微細化が比較的容易で、しかも多画素化に伴う高速
データ読み出し時にも消費電力を一定以内に抑えられる
電荷変調素子(Charge Modulation Device:CMDと略称さ
れている)を画素として用いたCMD撮像素子が脚光を浴
びてきている。The camera head of such a head-separated video camera is required to be as small as possible.
Therefore, as an image sensor mounted on the camera head,
Since it is composed of one phototransistor per pixel, it is relatively easy to miniaturize the pixel, and the charge modulation device (Charge Modulation Device: CMD) can keep the power consumption within a certain level even at the time of high-speed data reading accompanying the increase in the number of pixels. (Abbreviated as CMD) as a pixel is in the limelight.
CMD撮像素子に関しては、本件出願人によりテレビジ
ョン学会全国大会(1986年)や、特開昭60−140752号,
特開昭60−206063号等で提案されており、第4図(A)
に単位画素の断面図、第4図(B)に回路構成図、第4
図(C)にゲート印加選択パルスφG1,φG2,φG3のタイ
ミング図をそれぞれ示す。Regarding the CMD image sensor, the applicant of the present invention has a national conference of the Institute of Television Engineers of Japan (1986) and Japanese Patent Application Laid-Open No. 60-144072,
FIG. 4 (A) is proposed in Japanese Patent Application Laid-Open No. 60-206063.
FIG. 4B is a cross-sectional view of a unit pixel, FIG.
FIG. 7C shows a timing chart of the gate application selection pulses φ G1 , φ G2 , φ G3 , respectively.
CMD撮像素子の単位画素11は、第4図(A)に示すよ
うに、p型基板12上に積層したn型エピタキシャル層13
上に、ポリシリコンによるドーナツ型ゲート電極14と、
該ゲート電極14の内側及び外側にn+型拡散層のソース15
及びドレイン16を形成して構成されている。そしてこの
ような構成の単位画素をX−Y方向にマトリックス状に
配置して、X方向に配置した各画素のゲート電極14を共
通に接続して画素選択線17とし、またY方向に配置した
各画素のソース15を共通に接続して垂直信号線18とし
て、第4図(B)に示す画素アレイ21を構成する。この
構成例では3×3の画素アレイを示している。As shown in FIG. 4A, the unit pixel 11 of the CMD image sensor includes an n-type epitaxial layer 13 laminated on a p-type substrate 12.
Above, a donut-shaped gate electrode 14 made of polysilicon,
A source 15 of an n + type diffusion layer is provided inside and outside the gate electrode 14.
And a drain 16 are formed. The unit pixels having such a configuration are arranged in a matrix in the XY direction, and the gate electrodes 14 of the pixels arranged in the X direction are commonly connected to form a pixel selection line 17, and are arranged in the Y direction. The pixel array 21 shown in FIG. 4B is configured as the vertical signal line 18 by connecting the sources 15 of the respective pixels in common. In this configuration example, a 3 × 3 pixel array is shown.
画素アレイ21には、第4図(C)に示すゲート印加選
択パルスφG1,φG2,φG3がレベルミックス回路23によっ
て出力される。レベルミックス回路23は、パルス信号V
ST,VCK1,VCK2が入力された垂直走査回路22よりタイミン
グ信号を受けて、外部供給バイアスV1,V2,V3(蓄積レベ
ル,読み出し及びオーバーフローレベル,リセットレベ
ル)を用いた3値レベルパルスφG1,φG2,φG3を生成す
る回路である。Gate application selection pulses φ G1 , φ G2 , φ G3 shown in FIG. 4C are output from the level mix circuit 23 to the pixel array 21. The level mix circuit 23 outputs the pulse signal V
A timing signal is received from the vertical scanning circuit 22 to which ST , V CK1 and V CK2 are input, and three values using externally supplied biases V 1 , V 2 and V 3 (accumulation level, readout and overflow level, reset level) This is a circuit that generates level pulses φ G1 , φ G2 , φ G3 .
選択された画素選択線17に接続された画素の出力信号
電流は、パルス信号HST,HCK1,HCK2が入力された水平走
査回路24からの出力パルスφS1,φS2,φS3によって制御
された水平選択スイッチ25を経由してビデオライン26に
読み出され、負荷抵抗RLにより電圧に変換され検出され
るようになっている。なお27は非選択時の各垂直信号線
18を一定電位に固定するための水平スイッチであり、28
は全画素共通のドレイン端子でバイアスVDが印加される
ようになっている。The output signal current of the pixel connected to the selected pixel selection line 17 is controlled by output pulses φ S1 , φ S2 , φ S3 from the horizontal scanning circuit 24 to which the pulse signals H ST , H CK1 , H CK2 are input. The video signal is read out to the video line 26 via the selected horizontal selection switch 25, converted into a voltage by the load resistance RL, and detected. 27 is each vertical signal line when not selected
This is a horizontal switch for fixing 18 to a constant potential, and 28
It is adapted to bias V D is applied in common to all the pixels of the drain terminal.
ところで、上記構成のCMD撮像素子からの1H(水平走
査期間)の出力信号は、第5図に示すように、無信号レ
ベルVOと、CMD撮像素子において予め遮光してある画素
の出力レベルである光学的黒レベル(Optical Black Le
vel)VOBと、光信号レベルVSIGとで構成されている。By the way, as shown in FIG. 5, the output signal of 1H (horizontal scanning period) from the CMD image pickup device having the above-described configuration includes a no-signal level V O and an output level of a pixel of the CMD image pickup device which is shielded in advance. Optical Black Le
vel) and V OB, it is composed of the optical signal level V SIG.
ヘッド分離型ビデオカメラにおいては、カメラヘッド
部に実装されているCMD撮像素子を交換したり、あるい
は種々のカメラヘッド部がカメラ制御ユニットとランダ
ムに組み合わされて使用される場合がある。CMD撮像素
子の交換時には、素子作製ロット間の特性不均一等によ
り信号レベルが変動するし、またカメラヘッド部が交換
された場合においても、カメラヘッド部に実装されてい
るCMD撮像素子の特性とカメラ制御ユニットの特性とが
整合しなくなる。In a head-separated video camera, a CMD image pickup device mounted on a camera head unit may be replaced, or various camera head units may be used in combination with a camera control unit at random. When the CMD image sensor is replaced, the signal level fluctuates due to non-uniformity of characteristics between the element manufacturing lots, and even when the camera head unit is replaced, the characteristics of the CMD image sensor mounted on the camera head unit are not changed. The characteristics of the camera control unit do not match.
カメラヘッド部のCMD撮像素子と本体部のカメラ制御
ユニットの特性が最適な状態に調整された組み合わせて
使用されない場合には、次のような不具合が発生する。
すなわち、第6図のCMD画素の等価回路に示すように、C
MD画素に最適なドレイン電圧VDが変動すると、無信号レ
ベルVOに対する光信号レベルVSIG及び無信号レベルVOと
光学的黒レベルVOBとの差レベルVAが変動すると共に、
ドレイン電圧VDが大になる場合は、ドレイン・ソース電
流VDSが増加し、対ブルーミング性が劣化してしまう。
一方ドレイン電圧が小になる場合は、ドレイン・ソース
電流DDSが減少し、信号が小さくなるのでプリアンプの
ノイズに対するS/Nが劣化てしまう。なお第6図におい
てVsubはCMD撮像素子の基板印加電圧を示している。If the CMD image pickup device in the camera head unit and the camera control unit in the main unit are not used in combination in which the characteristics are adjusted to an optimal state, the following problems occur.
That is, as shown in the equivalent circuit of the CMD pixel in FIG.
When the optimal drain voltage V D to the MD pixel varies, with the difference level V A of the optical signal level V SIG and the no-signal level V O and the optical black level V OB for the no-signal level V O varies,
When the drain voltage V D becomes larger, the increased drain-source current V DS is, pairs blooming property is deteriorated.
On the other hand, when the drain voltage becomes small, the drain-source current DDS decreases and the signal becomes small, so that the S / N against noise of the preamplifier deteriorates. In FIG. 6, Vsub indicates a voltage applied to the substrate of the CMD image sensor.
したがって、カメラへッド部のCMD撮像素子を交換し
たり、カメラ制御ユニットに組み合われるカメラヘッド
部を交換する場合には、その都度、信号レベルをモニタ
ー等でチェックし、手動でカメラ制御ユニットのバイア
ス回路を調整しなければならないという問題点があっ
た。Therefore, every time the CMD image sensor of the camera head is replaced or the camera head combined with the camera control unit is replaced, the signal level is checked on a monitor or the like, and the camera control unit is manually replaced. There was a problem that the bias circuit had to be adjusted.
本発明は、従来のX−Yアドレス型の固体撮像素子を
用いたヘッド分離型ビデオカメラにおける上記問題点を
解消するためになされたもので、X−Yアドレス型の固
体撮像素子の交換やカメラヘッド部の交換時において、
X−Yアドレス型の固体撮像素子に対する最適なバイア
スが自動的に供給され、手動によるバイアス設定が不要
になるようにしたヘッド分離型ビテオカメラを提供する
ことを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems in a head-separated video camera using a conventional XY address type solid-state imaging device. When replacing the head,
An object of the present invention is to provide a head-separated video camera in which an optimum bias for an XY address type solid-state imaging device is automatically supplied, and manual bias setting is not required.
上記問題点を解決するため、本発明は、第1図の概念
図に示すように、X−Yアドレス型の固体撮像素子1を
カメラヘッド部2に配置し、該固定撮像素子1の駆動回
路及び映像信号処理回路4等をカメラ制御ユニット5に
備えたヘッド分離型ビデオカメラにおいて、前記カメラ
制御ユニット5に、前記固体撮像素子1の出力信号の光
学的黒レベルVOBと無信号レベルVOとの差レベルVAを検
出する手段8と、該検出手段8の検出レベルの変動量に
応じて前記固体撮像素子のバイアス電圧を補正する制御
信号を発生させる手段9と、該制御信号に基づいてバイ
アス電圧を補正するバイアス補正回路10とを設けるもの
である。なお、この概念図では駆動回路の図示を省略し
ている。In order to solve the above-mentioned problems, the present invention, as shown in the conceptual diagram of FIG. 1, arranges an XY address type solid-state imaging device 1 in a camera head unit 2 and drives a fixed imaging device 1 In a head-separated video camera provided with a camera control unit 5 and a video signal processing circuit 4 and the like, the camera control unit 5 provides the optical black level V OB and the no-signal level V O of the output signal of the solid-state imaging device 1 to the camera control unit 5. Means 8 for detecting a difference level VA between the detection means 8 and means 9 for generating a control signal for correcting the bias voltage of the solid-state imaging device in accordance with the amount of change in the detection level of the detection means 8; And a bias correction circuit 10 for correcting the bias voltage. Note that the drive circuit is not shown in this conceptual diagram.
このように構成したヘッド分離型ビデオカメラにおい
て、X−Yアドレス型の固体撮像素子1あるいはカメラ
ヘッド部2が交換された場合、レベル検出手段8により
新たなX−Yアドレス型の固体撮像素子における光学的
黒レベルVOBと無信号レベルVOとの差レベルVAが検出さ
れ、この検出レベルの変動に応じて制御信号発生手段9
よりバイアス補正制御信号が送出される。この制御信号
に基づいてバイアス補正回路10がバイアス電圧を自動的
に補正することにより、光学的黒レベルVOBと無信号レ
ベルVOとの差レベルVAは所定値に自動的に設定される。In the head-separated video camera thus configured, when the XY address type solid-state imaging device 1 or the camera head unit 2 is replaced, the level detection means 8 uses a new XY address type solid-state imaging device. A difference level VA between the optical black level V OB and the no-signal level V O is detected, and the control signal generating means 9 is operated in accordance with the change in the detected level.
A bias correction control signal is transmitted. The bias correction circuit 10 automatically corrects the bias voltage based on this control signal, so that the difference level VA between the optical black level V OB and the no-signal level V O is automatically set to a predetermined value. .
次に実施例について説明する。第2図は、本発明に係
るヘッド分離型ビデオカメラの一実施例の主要部の構成
を示す概略ブロック構成図である。図において、31,32
はカメラ制御ユニット5内に設けられたサンプルホール
ド回路で、CMD撮像素子1からの撮像信号を増幅するプ
リアンプ7とケーブル6を介して、映像信号処理回路4
と共に接続されており、CMD撮像素子1の出力信号の光
学的黒レベルVOBと無信号レベルVOとをサンプルホール
ドするようになっている。この光学的黒レベルVOB及び
無信号レベルVOのサンプルホールドは、タイミングを調
整して出力信号をサンプリングすることにより容易に行
われる。Next, examples will be described. FIG. 2 is a schematic block diagram showing a configuration of a main part of an embodiment of a head-separated video camera according to the present invention. In the figure, 31, 32
Denotes a sample-and-hold circuit provided in the camera control unit 5, and a video signal processing circuit 4 via a cable 6 and a preamplifier 7 for amplifying an image signal from the CMD image sensor 1.
, And samples and holds the optical black level V OB and the no-signal level V O of the output signal of the CMD image sensor 1. The sampling and holding of the optical black level V OB and the no-signal level V O are easily performed by adjusting the timing and sampling the output signal.
33は減算器で、前記光学的黒レベルVOBと無信号レベ
ルVOとを入力して、それらの差レベルVAを得るものであ
る。34は減算器33で得られた差レベルVAを、ある一定の
基準電圧Vrefと比較してバイアス補正制御信号を出力す
る比較器で、ドレインバイアス補正回路35は該比較器34
から制御信号を受けて補正ドレインバイアスを出力し、
CMD撮像素子1へ供給するように構成されている。Reference numeral 33 denotes a subtractor for inputting the optical black level V OB and the no-signal level V O to obtain a difference level VA therebetween. A comparator 34 compares the difference level VA obtained by the subtracter 33 with a certain reference voltage Vref and outputs a bias correction control signal. The drain bias correction circuit 35 includes a comparator 34.
Output a correction drain bias in response to a control signal from
It is configured to supply to the CMD image sensor 1.
このように構成されたヘッド分離型ビデオカメラにお
いては、CMD撮像素子1からの出力信号がプリアンプ7
で増幅されてケーブル6を介して、カメラ制御ユニット
5に伝送されてくると、サンプルホールド回路31,32に
より、光学的黒レベルVOB及び無信号レベルVOがそれぞ
れ検出保持される。サンプルホールド回路31,32により
検出保持された光学的黒レベルVOB及び無信号レベルVO
は、減算器33により減算されて差レベルVAが得られる。
この差レベルVAは比較器34へ入力されて基準値Vrefと比
較され、差レベルVAに応じたドレインバイアス補正制御
信号が送出される。ドレインバイアス補正回路35では、
この補正制御信号に基づいて適切な補正アドレスバイア
スが自動的に設定され、CMD撮像素子1へ供給される。
これによりCMD撮像素子1の出力信号の差レベルVAは所
定値に保持される。In the head-separated video camera configured as described above, the output signal from the CMD
When amplified by the above and transmitted to the camera control unit 5 via the cable 6, the optical black level V OB and the no-signal level V O are detected and held by the sample and hold circuits 31, 32, respectively. The optical black level V OB and the no-signal level V O detected and held by the sample and hold circuits 31 and 32
Is subtracted by the subtractor 33 to obtain the difference level VA .
The difference level VA is input to the comparator 34 and compared with the reference value Vref, and a drain bias correction control signal corresponding to the difference level VA is transmitted. In the drain bias correction circuit 35,
An appropriate correction address bias is automatically set based on this correction control signal, and is supplied to the CMD image sensor 1.
Thus, the difference level VA of the output signal of the CMD image sensor 1 is maintained at a predetermined value.
上記実施例では、CMD撮像素子のバイアス電圧の補正
として、ドレイン電圧VDを補正するものを示したが、本
発明においては、同様にして他のバイアス電圧を補正し
て、差レベルVAを所定値に保つように構成することもで
きる。In the above embodiment, as the correction of the bias voltage of the CMD image sensor, although the one that corrects the drain voltage V D, in the present invention, by correcting the other bias voltage in the same manner, the difference level V A It is also possible to configure so as to keep the predetermined value.
なお上記実施例において、カメラヘッド部のCMD撮像
素子を交換した際に、自動的に調整されたドレイン電圧
VDが、CMD撮像素子駆動の規格範囲外のものを不良素子
とみなすことにより、本発明によるカメラシステムを、
CMD撮像素子の検査手段として利用することができる。In the above embodiment, the drain voltage automatically adjusted when the CMD image sensor of the camera head was replaced.
V D is, by regarding those out of the standard range of CMD image sensor driving defective element, the camera system according to the invention,
It can be used as a means for inspecting a CMD image sensor.
以上実施例に基づいて説明したように、本発明によれ
ば、X−Yアドレス型の固体撮像素子の交換やカメラヘ
ッドの交換に際しても、X−Yアドレス型の固体撮像素
子の出力信号の光学的黒レベルと無信号レベルとの差レ
ベルが所定値になるように、バイアス電圧が自動的に制
御されるので、煩雑な手動によるバイアス設定が不要と
なるという効果が得られる。As described above based on the embodiments, according to the present invention, even when replacing the XY address type solid-state imaging device or replacing the camera head, the optical signal of the XY address type solid-state imaging device Since the bias voltage is automatically controlled so that the difference level between the target black level and the no-signal level becomes a predetermined value, an effect that complicated manual bias setting is not required is obtained.
第1図は、本発明に係るヘッド分離型ビデオカメラの概
念図、第2図は、本発明の一実施例の主要部を示す概略
ブロック構成図、第3図は、従来のヘッド分離型ビデオ
カメラの構成例を示す概念図、第4図(A)は、CMD撮
像素子の単位画素の断面図、第4図(B)は、その回路
構成図、第4図(C)は、その動作を説明するためのゲ
ート印加選択パルスのタイミング図、第5図は、CMD撮
像素子の1Hの出力信号を示す図、第6図は、CMD撮像素
子の1画素の等価回路を示す図である。 図において、1はCMD撮像素子、2はカメラヘッド部、
4は映像信号処理回路、5はカメラ制御ユニット、6は
ケーブル、7はプリアンプ、8は差レベル検出手段、9
はバイアス補正制御信号発生手段、10はバイアス補正回
路、31,32はサンプルホールド回路、33は減算器、34は
比較器、35はドレインバイアス補正回路を示す。FIG. 1 is a conceptual diagram of a head-separated video camera according to the present invention, FIG. 2 is a schematic block diagram showing a main part of an embodiment of the present invention, and FIG. 4A is a cross-sectional view of a unit pixel of the CMD image sensor, FIG. 4B is a circuit configuration diagram thereof, and FIG. 4C is an operation thereof. FIG. 5 is a diagram showing a 1H output signal of the CMD image sensor, and FIG. 6 is a diagram showing an equivalent circuit of one pixel of the CMD image sensor. In the figure, 1 is a CMD image sensor, 2 is a camera head,
4 is a video signal processing circuit, 5 is a camera control unit, 6 is a cable, 7 is a preamplifier, 8 is a difference level detecting means, 9
Denotes a bias correction control signal generating means, 10 denotes a bias correction circuit, 31 and 32 denote sample and hold circuits, 33 denotes a subtractor, 34 denotes a comparator, and 35 denotes a drain bias correction circuit.
Claims (1)
ヘッド部に配置し、該固体撮像素子の駆動回路及び映像
信号処理回路等をカメラ制御ユニットに備えたヘッド分
離型ビデオカメラにおいて、前記カメラ制御ユニット
は、前記固体撮像素子の出力信号の光学的黒レベルと無
信号レベルとの差レベルを検出する手段と、該検出手段
の検出レベルの変動量に応じて前記固体撮像素子のバイ
アス電圧を補正する制御信号を発生させる手段と、該制
御信号に基づいてバイアス電圧を補正するバイアス補正
回路とを備え、該バイアス補正回路からの補正バイアス
電圧により前記光学的黒レベルと無信号レベルとの差レ
ベルを所定値に設定するようにしたことを特徴とするヘ
ッド分離型ビデオカメラ。1. A head-separated video camera in which an XY address type solid-state imaging device is arranged in a camera head unit, and a drive circuit and a video signal processing circuit for the solid-state imaging device are provided in a camera control unit. A camera control unit configured to detect a difference level between an optical black level and a no-signal level of an output signal of the solid-state imaging device; and a bias voltage of the solid-state imaging device according to a variation in a detection level of the detection unit. And a bias correction circuit for correcting a bias voltage based on the control signal. The correction bias voltage from the bias correction circuit determines the difference between the optical black level and the no-signal level. A head-separated video camera, wherein the difference level is set to a predetermined value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276436A JP2829886B2 (en) | 1990-10-17 | 1990-10-17 | Head-separated video camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276436A JP2829886B2 (en) | 1990-10-17 | 1990-10-17 | Head-separated video camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152773A JPH04152773A (en) | 1992-05-26 |
| JP2829886B2 true JP2829886B2 (en) | 1998-12-02 |
Family
ID=17569398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276436A Expired - Lifetime JP2829886B2 (en) | 1990-10-17 | 1990-10-17 | Head-separated video camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829886B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100218270B1 (en) * | 1996-06-28 | 1999-09-01 | 윤종용 | Image sensor system |
| US20110034769A1 (en) | 1997-10-06 | 2011-02-10 | Micro-Imaging Solutions Llc | Reduced area imaging device incorporated within wireless endoscopic devices |
| JP2003334161A (en) * | 2002-05-20 | 2003-11-25 | Pentax Corp | Electronic endoscope device equipped with charge amplification type solid-state imaging device |
-
1990
- 1990-10-17 JP JP2276436A patent/JP2829886B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04152773A (en) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552946B1 (en) | Extended dynamic range image sensor system | |
| EP0986898B1 (en) | Cmos image sensor with improved fill factor | |
| US9899447B2 (en) | Solid-state imaging device, method for driving the same, and imaging device | |
| US8274590B2 (en) | Solid-state imaging device driving method | |
| US7545425B2 (en) | Solid-state image pickup device and camera system | |
| US20020001033A1 (en) | Solid state image pickup apparatus | |
| US20060102827A1 (en) | Solid-state imaging device | |
| US20010040634A1 (en) | Photoelectric conversion device | |
| KR20010013305A (en) | Dc offset and gain correction for cmos image sensor | |
| JP2008167004A (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
| KR20010013303A (en) | Cmos image sensor with reduced fixed pattern noise | |
| US6166767A (en) | Active solid-state imaging device which effectively suppresses fixed-pattern noise | |
| US9426391B2 (en) | Solid-state imaging apparatus, method of controlling the same, and imaging system | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| EP1603323A2 (en) | Solid-state image pickup device and camera using the same | |
| JP2001251558A (en) | Interlaced Alternate Pixel Design for High Sensitivity CMOS Image Sensor | |
| JP2013197989A (en) | Solid state image pickup device | |
| US12316989B2 (en) | Driving method for AD conversion circuit, AD conversion circuit, photoelectric conversion device, and apparatus | |
| US20020051257A1 (en) | Image sensor | |
| JP2829886B2 (en) | Head-separated video camera | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| US7236192B2 (en) | Image-sensing device | |
| US20040223064A1 (en) | Image pickup element, image pickup device, and differential amplifying circuit | |
| JP3395481B2 (en) | Solid-state imaging device and driving method thereof | |
| JP4198047B2 (en) | Photodetector, solid-state imaging device, and camera system |