JP2830294B2 - 回線切換装置 - Google Patents
回線切換装置Info
- Publication number
- JP2830294B2 JP2830294B2 JP2023653A JP2365390A JP2830294B2 JP 2830294 B2 JP2830294 B2 JP 2830294B2 JP 2023653 A JP2023653 A JP 2023653A JP 2365390 A JP2365390 A JP 2365390A JP 2830294 B2 JP2830294 B2 JP 2830294B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- switching
- section
- matrix type
- pio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回線切換装置内に、ホスト系用PIO部、２
ケの切換部系用PIO部、共通制御部、電源部と一体化さ
れている複数個のn:mマトリックス切換部、AC受電部お
よびAC分配部を持つことにより、多重系のシステム（又
は、装置）を構築するための回線切換装置に関する。
ケの切換部系用PIO部、共通制御部、電源部と一体化さ
れている複数個のn:mマトリックス切換部、AC受電部お
よびAC分配部を持つことにより、多重系のシステム（又
は、装置）を構築するための回線切換装置に関する。
従来は、２ケの切換部系用PIO部を持ち、複数系のn:m
マトリックス型切換部の制御ラインのバスを二重化し、
電源部を分散化した回線切換装置はなかった。
マトリックス型切換部の制御ラインのバスを二重化し、
電源部を分散化した回線切換装置はなかった。
従来は、上述した、回線切換装置がなかったために複
数個のn:mマトリックス型切換部の内、１ケでも制御ラ
インのバスに影響する障害が発生すると、残りのn:mマ
トリックス型切換部の切換制御をすることが出来なかっ
た。
数個のn:mマトリックス型切換部の内、１ケでも制御ラ
インのバスに影響する障害が発生すると、残りのn:mマ
トリックス型切換部の切換制御をすることが出来なかっ
た。
本発明の回線切換装置は、ホスト系用PIO部、２ケの
切換部系用PIO部、共通制御部、電源部と一体化されて
いる複数個のn:mマトリックス切換部、AC受電部およびA
C分配部を持つことにより上記欠点を解決した、回線切
換装置を提供するものである。
切換部系用PIO部、共通制御部、電源部と一体化されて
いる複数個のn:mマトリックス切換部、AC受電部およびA
C分配部を持つことにより上記欠点を解決した、回線切
換装置を提供するものである。
次に、本発明の一実施例について、図面を参照して説
明する。
明する。
第１図は本発明の回線切換装置の一例を示すブロック
図である。１は＃1HOSTシステム、２は＃mHOSTシステ
ム、３は制御部Ｙ内HOST系PIO部、４は制御部内共通制
御部、５は制御部内＃１切換部系PIO部、６は制御部内
＃２切換部系PIO部、37は制御部用電源部、７は＃1n:m
マトリックス型切換部、８は＃1n:mマトリックス型切換
部用電源部、９は＃n n:mマトリックス型切換部、10は
＃n n:mマトリックス型切換部用電源部、11は、AC受電
部、12はAC分配部、13〜18は制御ライン、19〜22はAC10
0Vラインを示す。
図である。１は＃1HOSTシステム、２は＃mHOSTシステ
ム、３は制御部Ｙ内HOST系PIO部、４は制御部内共通制
御部、５は制御部内＃１切換部系PIO部、６は制御部内
＃２切換部系PIO部、37は制御部用電源部、７は＃1n:m
マトリックス型切換部、８は＃1n:mマトリックス型切換
部用電源部、９は＃n n:mマトリックス型切換部、10は
＃n n:mマトリックス型切換部用電源部、11は、AC受電
部、12はAC分配部、13〜18は制御ライン、19〜22はAC10
0Vラインを示す。
第２図はn:mマトリックス型切換部を示す詳細を示す
ブロック図である。23は＃１切換制御回路、24は＃２切
換制御回路、25はデコード回路、26はラッチ回路、27は
クロスポイントスイッチ回路、28はLINE側D/R回路、29
はHOST側D/R回路、30〜32は制御ライン、33,35はLINE系
インタフェース、34,36はHOST系インタフェースを示
す。AC受電部11にAC100Vが供給されると、AC分配部12を
介して、制御部Ｙ用電源部37、＃1n:mマトリックス型切
換部用電源部８、＃n n:mマトリックス型切換部用電源
部にAC100Vを供給する。
ブロック図である。23は＃１切換制御回路、24は＃２切
換制御回路、25はデコード回路、26はラッチ回路、27は
クロスポイントスイッチ回路、28はLINE側D/R回路、29
はHOST側D/R回路、30〜32は制御ライン、33,35はLINE系
インタフェース、34,36はHOST系インタフェースを示
す。AC受電部11にAC100Vが供給されると、AC分配部12を
介して、制御部Ｙ用電源部37、＃1n:mマトリックス型切
換部用電源部８、＃n n:mマトリックス型切換部用電源
部にAC100Vを供給する。
電源部8,37のAC100V受電部は、コネクタタイプになっ
ているため、電源のON/OFは、コネクタの差し込み／引
き抜きで容易に対処出来る。
ているため、電源のON/OFは、コネクタの差し込み／引
き抜きで容易に対処出来る。
各電源部は、各々単独に電源のON/OFFが出来るため、
各部の障害発生時には、障害発生していない部分は電源
ONのままで、障害発生している部分のみ電源OFFして、
障害処理対応が出来る。
各部の障害発生時には、障害発生していない部分は電源
ONのままで、障害発生している部分のみ電源OFFして、
障害処理対応が出来る。
切換制御部指示は、HOST系PIO部３を介し、共通制御
部４で受信解読して、＃１切換部系PIO5を介して、指示
された各n:mマトリックス型切換部7/9のみを制御し、接
続状態を自己保持する。
部４で受信解読して、＃１切換部系PIO5を介して、指示
された各n:mマトリックス型切換部7/9のみを制御し、接
続状態を自己保持する。
各n:mマトリックス型切換部7/9制御にて異常が検出さ
れると、＃２切換部系PIO6を介して、指示された各n:m
マトリックス型切換部7/9のみを制御し接続状態を自己
保持し、障害回復を図る。
れると、＃２切換部系PIO6を介して、指示された各n:m
マトリックス型切換部7/9のみを制御し接続状態を自己
保持し、障害回復を図る。
次に第２図のn:mマトリックス型切換部7,9について説
明する。
明する。
＃１切換部系PIO5を介して指示された、各n:mマトリ
ックス型切換部は、切換制御回路23→デコード回路35を
介して、ラッチ回路26にクロスポイント指示をセットす
る。
ックス型切換部は、切換制御回路23→デコード回路35を
介して、ラッチ回路26にクロスポイント指示をセットす
る。
クロスポイントがセットされるとクロスポイントスイ
ッチ回路27に指示して、指示されたクロスポイントでLI
NE側D/R回路28とHOST側D/R回路29を接続する。
ッチ回路27に指示して、指示されたクロスポイントでLI
NE側D/R回路28とHOST側D/R回路29を接続する。
例えば、＃１切換部系PIO5を介して、切換指示した場
合に異事（障害）が発生すると、＃２切換部系PIOを介
して、各n:mマトリックス型切換部に切換指示する。
合に異事（障害）が発生すると、＃２切換部系PIOを介
して、各n:mマトリックス型切換部に切換指示する。
＃１切換部系PIO5を介して指示された各n:mマトリッ
クス型切換部は、切換制御回路24→デコード回路25→ラ
ッチ回路26→クロスポイントスイッチ回路27にて指示さ
れたクロスポイントでLINE側D/R回路28とHOST側D/R回路
29を接続する。
クス型切換部は、切換制御回路24→デコード回路25→ラ
ッチ回路26→クロスポイントスイッチ回路27にて指示さ
れたクロスポイントでLINE側D/R回路28とHOST側D/R回路
29を接続する。
以上説明した様に、ホスト系用PIO部、２ケ切換部系
用PIO部、共通制御部、電源部と一体化されている複数
個のn:mマトリックス型切換部、AC受電部およびAC分配
部とで構成するこ次の様な、効果がある。
用PIO部、共通制御部、電源部と一体化されている複数
個のn:mマトリックス型切換部、AC受電部およびAC分配
部とで構成するこ次の様な、効果がある。
複数個のn:mマトリックス型切換部に内、１ケでも制
御ラインのバスに影響する障害が発生しても、残りのn:
mマトリックス型切換部の切換制御をすることが出来、
障害回復が図れる。
御ラインのバスに影響する障害が発生しても、残りのn:
mマトリックス型切換部の切換制御をすることが出来、
障害回復が図れる。
第１図は、本発明の回線切換装置の一実施例を示すブロ
ック図、第２図はn:mマトリックス型切換部の詳細を示
すブロック図である。 １……＃１システム、２……＃nHOSTシステム、３……H
OST系PIO部、４……共通制御部、５……＃１切換部系PI
O部、６……＃２切換部系PIO部、７……＃1n:mマトリッ
クス型切換部、８……＃1n:mマトリックス型切換部用電
源部、９……＃n n:mマトリックス型切換部、10……＃n
n:mマトリックス型切換部用電源部、11……AC受電部、
12……AC分配部、13〜18……制御ライン、19〜22……AC
100Vライン、37……制御部用電源部、23……＃１切換制
御回路、24……＃２切換制御回路、15……デコード回
路、26……ラッチ回路、27……クロスポイントスイッチ
回路、28……LINE側D/R回路、29……HOST側D/R回路、30
〜32……制御ライン、33,35……LINE系、34,36……HOST
系インタフェース。
ック図、第２図はn:mマトリックス型切換部の詳細を示
すブロック図である。 １……＃１システム、２……＃nHOSTシステム、３……H
OST系PIO部、４……共通制御部、５……＃１切換部系PI
O部、６……＃２切換部系PIO部、７……＃1n:mマトリッ
クス型切換部、８……＃1n:mマトリックス型切換部用電
源部、９……＃n n:mマトリックス型切換部、10……＃n
n:mマトリックス型切換部用電源部、11……AC受電部、
12……AC分配部、13〜18……制御ライン、19〜22……AC
100Vライン、37……制御部用電源部、23……＃１切換制
御回路、24……＃２切換制御回路、15……デコード回
路、26……ラッチ回路、27……クロスポイントスイッチ
回路、28……LINE側D/R回路、29……HOST側D/R回路、30
〜32……制御ライン、33,35……LINE系、34,36……HOST
系インタフェース。
Claims (1)
- 【請求項１】回線切換装置において、ホストシステムの
接続を行うホスト系用PIO部と、切換部の切換制御を行
う２ケの切換部系用PIO部と、前記ホスト系用PIO部と切
換部系用PIO部を制御する共通制御部と、電源部と一体
化され前記切換部系用PIO部から切換制御される複数個
のn:mマトリックス型切換部と、前記各部へ給電するAC
受電部およびAC分配部とを持つことにより、複数個のn:
mマトリックス型切換部の制御ラインを二重化したこと
を特徴とする回線切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023653A JP2830294B2 (ja) | 1990-02-02 | 1990-02-02 | 回線切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023653A JP2830294B2 (ja) | 1990-02-02 | 1990-02-02 | 回線切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03229542A JPH03229542A (ja) | 1991-10-11 |
| JP2830294B2 true JP2830294B2 (ja) | 1998-12-02 |
Family
ID=12116489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023653A Expired - Lifetime JP2830294B2 (ja) | 1990-02-02 | 1990-02-02 | 回線切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830294B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2761337B2 (ja) * | 1992-12-22 | 1998-06-04 | 松下電工株式会社 | 電力配線統合ｈｕｂ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273955A (ja) * | 1987-05-01 | 1988-11-11 | Nec Corp | 回線切換装置 |
-
1990
- 1990-02-02 JP JP2023653A patent/JP2830294B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03229542A (ja) | 1991-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU596910B2 (en) | Fault-tolerant communications controller system | |
| CA2329372A1 (en) | Remote power management system of information processing apparatus or the like | |
| JP2830294B2 (ja) | 回線切換装置 | |
| JPH0213038A (ja) | 回線切換装置 | |
| CN116185928B (zh) | 嵌入式处理机体系结构 | |
| JP2778688B2 (ja) | ２重化制御装置 | |
| GB2235075A (en) | Switching module for pairs of homologous processors connected to at least one communication bus | |
| CN119765607A (zh) | 双电源切换控制装置 | |
| JPS61194939A (ja) | 通信制御装置 | |
| JPS58182359A (ja) | 電子交換機の自律系切替方式 | |
| JPS6242646A (ja) | 回線切替装置の制御方式 | |
| JPS62141839A (ja) | 蓄積プログラム制御交換機 | |
| Kamimura et al. | Development of the fault tolerant distributed control system. | |
| JPS5840213B2 (ja) | 切換装置制御方式 | |
| JPS62135913A (ja) | コンピユ−タシステムの電源投入／切断制御方式 | |
| JPS6398714A (ja) | 電源制御方式 | |
| JPS6260016A (ja) | 電源制御方式 | |
| JPH06110584A (ja) | オンラインシステムのパワーダウン方式 | |
| JPH0555234U (ja) | プログラマブルコントローラの制御システム | |
| JPS62138942A (ja) | 情報処理装置 | |
| JPH07118730B2 (ja) | オンラインデータ伝送システム | |
| JPH0436639B2 (ja) | ||
| JPH03180949A (ja) | 計算機システム | |
| JPS6225367A (ja) | 計算機システム | |
| JPH0364879A (ja) | マザーボード |