JP2833604B2 - Semiconductor laminated structure - Google Patents
Semiconductor laminated structureInfo
- Publication number
- JP2833604B2 JP2833604B2 JP34122196A JP34122196A JP2833604B2 JP 2833604 B2 JP2833604 B2 JP 2833604B2 JP 34122196 A JP34122196 A JP 34122196A JP 34122196 A JP34122196 A JP 34122196A JP 2833604 B2 JP2833604 B2 JP 2833604B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- type
- emitting layer
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、無効電流の防止層
を改良した、半導体レーザ、発光ダイオード等の半導体
発光素子に用いられる半導体積層構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laminated structure having an improved layer for preventing a reactive current and used for a semiconductor light emitting device such as a semiconductor laser and a light emitting diode.
【0002】[0002]
【従来の技術】これまで半導体発光素子においては、発
光層から抜け出るオーバーフロー電流やリーク電流等の
発光に寄与しない電流を低減することによる特性向上が
図られている。例えば特開平4−218994の第1の
実施例では、InP基板上に作製する量子井戸レーザに
おいて、(100)主面を持つn型InP基板上にn型
InPバッファー層、InGaAs/InGaAsP多
重量子井戸層、膜厚25nmのキャリヤオーバーフロー
防止層、膜厚100nmのIn0.77Ga0.23As 0.5P
0.5光導波層を順次積層した構造が報告されている。2. Description of the Related Art Heretofore, semiconductor light emitting devices have
Such as overflow current and leak current that escape from the optical layer
Improvement of characteristics by reducing current that does not contribute to light emission
It is planned. For example, the first of JP-A-4-218994
In the embodiment, a quantum well laser manufactured on an InP substrate is used.
In this case, an n-type InP substrate having a (100) main surface is formed on an n-type InP substrate.
InP buffer layer, InGaAs / InGaAsP multi layer
Quantum well layer, 25 nm thick carrier overflow
Prevention layer, 100 nm thick In0.77Ga0.23As 0.5P
0.5A structure in which optical waveguide layers are sequentially laminated has been reported.
【0003】この報告によれば、上記構造においては、
バンド不連続量が、伝導帯においては約0.3182e
Vと大きく、かつ膜厚も25nmと電子のトンネリング
もほとんど生じないため、電子が発光層部より光導波層
へとリークすることが抑制され、しかも価電子帯におい
ては、バンド不連続量がほとんどないため、ホールの発
光層への注入が阻害されないとされている。According to this report, in the above structure,
The band discontinuity is about 0.3182e in the conduction band
Since V is large and the film thickness is 25 nm, tunneling of electrons hardly occurs, so that leakage of electrons from the light emitting layer to the optical waveguide layer is suppressed, and in the valence band, the amount of band discontinuity is almost zero. Therefore, it is described that injection of holes into the light emitting layer is not hindered.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな半導体積層構造では、次のような問題がある。ま
ず、伝導帯のみにバンド不連続が存在し、価電子帯には
不連続が存在しないような材料系について考えてみる
と、一般にごく限られた材料のみしか利用できないこと
がわかる。ちなみに、上記報告においては、InxAly
Ga1-x-yAsの混晶組成比xとyをある特定の値と
し、InGaAsP光導波層に対して所望のバンド構造
を実現している。しかしながら、上記報告内にも記載さ
れているように、一般に完全に価電子帯の頂点を一致さ
せることは難しく、キャリヤオーバーフロー防止層の価
電子帯の頂点の値によっては、発光層へのホールの注入
を阻害したり、発光に寄与しないホールが分布したりす
るという問題が生じる。However, such a semiconductor laminated structure has the following problems. First, when considering a material system in which a band discontinuity exists only in the conduction band and no discontinuity exists in the valence band, it can be seen that generally only a very limited number of materials can be used. Incidentally, in the above report, In x Al y
By setting the mixed crystal composition ratio x and y of Ga 1-xy As to specific values, a desired band structure is realized for the InGaAsP optical waveguide layer. However, as described in the above report, it is generally difficult to completely match the peaks of the valence band, and depending on the value of the peak of the valence band of the carrier overflow prevention layer, holes to the light emitting layer may not be formed. There is a problem that injection is hindered and holes that do not contribute to light emission are distributed.
【0005】また上記従来例ではAlを含む混晶を発光
層に隣接したキャリヤオーバーフロー防止層に用いてい
るが、一般にAlを含む材料系においては非発光再結合
の問題が大きく、積層構造の成長温度が低いInP基板
上長波系構造においては通常用いられない。In the above conventional example, a mixed crystal containing Al is used for the carrier overflow prevention layer adjacent to the light emitting layer. However, in a material system containing Al, the problem of non-radiative recombination is generally large, and the growth of the laminated structure is large. It is not usually used in a long-wave structure on an InP substrate having a low temperature.
【0006】また、キャリヤオーバーフロー防止層の組
成は、半導体発光素子の波長に応じて設計される必要の
あるもので、波長の異なる素子を実現するには、それぞ
れの波長に対して用いられる層構造を元に、個別に材料
系、組成を設計し、実現する必要がある。Further, the composition of the carrier overflow prevention layer needs to be designed according to the wavelength of the semiconductor light emitting device. To realize devices having different wavelengths, the layer structure used for each wavelength is required. It is necessary to individually design and realize material systems and compositions based on
【0007】以上の理由から、発光層に隣接して、バン
ド不連続が光導波層と発光層に対してある特定の関係と
なるようなキャリヤオーバーフロー防止層を実現するに
は、厳密な組成制御、波長ごとの設計、また結晶品質の
問題等が存在し、真の意味で無効電流の低減による特性
改善は、十分には実現できていない。For the above reasons, in order to realize a carrier overflow prevention layer adjacent to the light-emitting layer such that the band discontinuity has a specific relationship between the optical waveguide layer and the light-emitting layer, strict composition control is required. However, there are problems such as design for each wavelength, crystal quality, and the like, and in the true sense, improvement in characteristics by reducing reactive current has not been sufficiently realized.
【0008】本発明の目的は、このような積層方向の一
次元的なバンド構造の設計のみで無効電流の低減を行う
のではなく、半導体中の電子、ホールが有する、量子力
学的性質より生じる波動性を利用し、三次元的なバンド
構造を実現することによって、電子のみの透過を制限
し、ホールの透過を制限しないような半導体積層構造を
提供することにある。The object of the present invention is not to reduce the reactive current only by designing such a one-dimensional band structure in the stacking direction, but to generate the electrons and holes in the semiconductor due to the quantum mechanical properties. It is an object of the present invention to provide a semiconductor laminated structure in which the transmission of only electrons is restricted and the transmission of holes is not restricted by realizing a three-dimensional band structure by utilizing wave characteristics.
【0009】[0009]
【課題を解決するための手段】本発明は、n型の第1の
半導体層と、p型の第2の半導体層と、この第1および
第2の半導体層に挟まれる発光層とを有する半導体積層
構造において、p型の第2の半導体層と発光層との層間
に、発光層からp型の第2の半導体層への電子の通過を
制限する領域(以下、電子通過制限領域という)を、こ
の領域と領域の間隔が半導体中の電子のド・ブロイ波長
以下、ホールのド・ブロイ波長以上となるように複数個
設けたことを特徴とする半導体積層構造に関する。The present invention comprises an n-type first semiconductor layer, a p-type second semiconductor layer, and a light-emitting layer sandwiched between the first and second semiconductor layers. In the semiconductor laminated structure, a region that restricts passage of electrons from the light emitting layer to the p-type second semiconductor layer (hereinafter, referred to as an electron passage restricting region) between the p-type second semiconductor layer and the light emitting layer. And a plurality of such regions are provided so that the distance between the regions is equal to or less than the de Broglie wavelength of electrons in the semiconductor and equal to or greater than the de Broglie wavelength of holes in the semiconductor.
【0010】本発明の構造では、n型の第1の半導体層
から発光層へ電子が注入され、一方p型の第2の半導体
層から発光層へホールが注入され、発光層内で発光再結
合が生じる。In the structure of the present invention, electrons are injected from the n-type first semiconductor layer into the light-emitting layer, while holes are injected from the p-type second semiconductor layer into the light-emitting layer. Bonding occurs.
【0011】本発明では、発光層から第2の半導体層へ
電子が抜けるのを防止するキャリヤオーバーフロー防止
層を、従来のような積層方向の一方向だけのバンド不連
続によって電子のリークを防止し、ホールの注入を妨げ
ないようにするのではなく、半導体中の三次元的なキャ
リヤの波動性を利用する。即ち、実質上電子の通過を制
限した電子通過制限領域と電子通過制限領域の間を、半
導体中の電子のド・ブロイ波長以下、ホールのド・ブロ
イ波長以上となるように設定すると、この間隔を量子力
学的波長であるド・ブロイ波長の大きい電子は通り抜け
られない。一方ホールは、電子通過制限領域の部分は電
子と同様に通り抜けることはできないが、電子通過制限
領域と同領域の間をド・ブロイ波長の小さいホールは通
り抜けることができる。In the present invention, the carrier overflow prevention layer for preventing electrons from leaking from the light-emitting layer to the second semiconductor layer is provided with a conventional band discontinuity in only one direction in the stacking direction to prevent electron leakage. Instead of preventing the injection of holes, the three-dimensional carrier wave in the semiconductor is used. That is, if the distance between the electron passage restricted region substantially restricting the passage of electrons and the electron passage restricted region is set to be equal to or less than the de Broglie wavelength of electrons in the semiconductor and equal to or greater than the de Broglie wavelength of holes in the semiconductor, the distance An electron with a large de Broglie wavelength, which is a quantum mechanical wavelength, cannot pass through. On the other hand, a hole cannot pass through the electron passage restricted region like an electron, but a hole with a small de Broglie wavelength can pass through between the electron passage restricted region and the same region.
【0012】従って、発光層からp型の第2の半導体層
への電子のリークを防ぎ、p型の第2の半導体層から発
光層へのホールの注入を妨げることがないので、本発明
の積層構造を用いれば発光効率の高い発光素子を提供す
ることができる。Therefore, it is possible to prevent electrons from leaking from the light emitting layer to the p-type second semiconductor layer and not to prevent injection of holes from the p-type second semiconductor layer into the light emitting layer. With the use of the stacked structure, a light-emitting element with high luminous efficiency can be provided.
【0013】[0013]
【発明の実施の形態】本発明における電子通過制限領域
は、発光層の第2の半導体層側の表面を構成する半導体
の禁制帯幅より広い禁制帯幅を有する半導体(以下、広
禁制帯幅半導体という)の薄膜を用いて、電子のトンネ
リング確率が十分に小さくなるような膜厚で形成するこ
とで実現することができる。BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, an electron passage restricting region is a semiconductor having a bandgap wider than a bandgap of a semiconductor constituting a surface of a light emitting layer on a second semiconductor layer side (hereinafter, a wide bandgap). This can be realized by using a thin film of a semiconductor (referred to as a semiconductor) so as to have a sufficiently small electron tunneling probability.
【0014】ここで本発明で用いられる発光層は、量子
井戸構造であることが好ましいが、特に限定されるもの
ではない。また、複数の層から構成されていてもよい。Here, the light emitting layer used in the present invention preferably has a quantum well structure, but is not particularly limited. Further, it may be composed of a plurality of layers.
【0015】電子通過制限領域での電子のトンネリング
確率は、電子の通過を阻止するためには小さい方が良
く、例えば4×10-2以下、好ましくは2×10-2以
下、特に好ましくは10-2以下である。このようなトン
ネリング確率を得るには、膜厚を厚くするか、禁止帯幅
がさらに広くなるように組成を調整するか、いずれの方
法でもよく、両者を併用してもよい。The tunneling probability of electrons in the electron passage restricted region is preferably small in order to prevent the passage of electrons, for example, 4 × 10 −2 or less, preferably 2 × 10 −2 or less, particularly preferably 10 × 10 −2 or less. -2 or less. In order to obtain such a tunneling probability, either the film thickness is increased or the composition is adjusted so as to further increase the forbidden band width. Either method may be used, or both may be used in combination.
【0016】隣接する電子通過制限領域間の距離は、半
導体中の電子のド・ブロイ波長以下、ホールのド・ブロ
イ波長以上であるが、好ましくは電子のド・ブロイ波長
の80%以下かつホールのド・ブロイ波長の120%以
上であり、特に好ましくは電子のド・ブロイ波長の70
%以下かつホールのド・ブロイ波長の150%以上であ
る。また、発光層に用いる半導体によってその値は若干
変化する。The distance between adjacent electron passage restriction regions is equal to or less than the de Broglie wavelength of an electron in a semiconductor and equal to or greater than the de Broglie wavelength of a hole. Is 120% or more of the de Broglie wavelength of the electron, and particularly preferably 70% of the de Broglie wavelength of the electron.
% Or less and 150% or more of the de Broglie wavelength of the hole. Further, the value slightly changes depending on the semiconductor used for the light emitting layer.
【0017】電子通過制限領域の形状は、上記のような
領域間間隔を満足するようであれば制限はなく、例えば
電子通過制限領域が一方向に連続する、いわゆる量子細
線と呼ばれるストライプ状や、電子通過制限領域が独立
して存在する、量子ドットと呼ばれるドット状に形成す
ることができる。ストライプ状の形状としては、断面形
状が方形状でも、かまぼこ形のように断面形状が半円状
であってもよい。また、ドット状の形状としては、ディ
スク形(短い円柱状)または短角柱のように断面形状が
方形状でも、半球形(または球の一部を伏せた形状)の
ように断面形状が概ね半円状であってもよい。The shape of the electron passage restricted region is not limited as long as it satisfies the above-mentioned inter-region interval. For example, a stripe shape called a so-called quantum wire in which the electron passage restricted region is continuous in one direction, It can be formed in a dot shape called a quantum dot in which an electron passage restriction region exists independently. The stripe shape may be a square cross-section or a semicircular cross-section such as a semi-cylindrical shape. Further, as the dot shape, even if the cross-sectional shape is a square shape like a disk shape (short columnar shape) or a short prism, the cross-sectional shape is almost half like a hemisphere shape (or a shape where a part of a sphere is turned down). It may be circular.
【0018】ここでかまぼこ形や半球状のように端面が
垂直でない形状の場合、隣接する電子通過制限領域間の
距離とは、電子が第2の半導体層側へ抜けるトンネリン
グ確率が十分に小さくなるような膜厚を有する部分間の
距離をいう。例えば、トンネリング確率として好ましい
範囲である2×10-2以下を目標とするときは、この確
率以下になる層厚の部分を電子通過制限領域というもの
とする。ただしこの場合、ホールが十分に通過できる領
域の幅がホールのド・ブロイ波長以上であることが必要
である。In the case where the end face is not vertical, such as a semicylindrical shape or a hemispherical shape, the distance between the adjacent electron passage restricting regions means that the tunneling probability that electrons can escape to the second semiconductor layer is sufficiently small. It means the distance between portions having such a film thickness. For example, when the target is 2 × 10 −2 or less, which is a preferable range of the tunneling probability, a portion having a layer thickness that is equal to or less than the probability is referred to as an electron passage restriction region. However, in this case, it is necessary that the width of the region through which the holes can sufficiently pass be equal to or longer than the de Broglie wavelength of the holes.
【0019】電子通過制限領域の領域間は、ホールが通
過する領域であるのでトンネリング確率が1に近い方が
効率はよいが、必ずしも1である必要はなく、例えば
0.6以上、好ましくは0.7以上あれば従来より効率
のよい発光素子が得られる。従って、電子通過制限領域
の領域間にこのようなトンネリング確率を有する薄膜が
形成されていてもよい。Since the region between the electron passage restricted regions is a region through which holes pass, the efficiency is better when the tunneling probability is closer to 1, but it is not necessarily required to be 1, for example, 0.6 or more, preferably 0. If it is 0.7 or more, a light-emitting element with higher efficiency than the conventional one can be obtained. Therefore, a thin film having such a tunneling probability may be formed between the electron passage restriction regions.
【0020】ここで、電子通過制限領域の面積とホール
が通過する領域との面積比は、電子通過制限領域の面積
が大きくなりすぎるとホールの通過効率が低下するの
で、例えば(電子通過制限領域の面積)/(ホールが通
過する領域の面積)が、0.2〜3、好ましくは0.2
〜1となるように設計するのが好ましい。Here, the area ratio between the area of the electron passage restricting region and the area through which the holes pass is determined by, for example, (electron passing restricting region Area) / (area of the area through which the hole passes) is 0.2 to 3, preferably 0.2
It is preferable to design so as to be 1.
【0021】ところで、電子通過制限領域は、発光層と
p型の第2の半導体層の層間に設けられていれば良く、
発光層に直接設けても、発光層の表面に必要に応じて適
宜設けられる、特にエネルギー障壁とならないその他の
層に接して設けても良い。Incidentally, the electron passage limiting region may be provided between the light emitting layer and the p-type second semiconductor layer.
It may be provided directly on the light-emitting layer, or may be provided on the surface of the light-emitting layer as needed, in particular, in contact with another layer which does not serve as an energy barrier.
【0022】電子通過制限領域パターンを形成するに
は、発光層を形成した後に、広禁制帯幅半導体の薄膜を
形成し、次いでこの広禁制帯幅半導体薄膜を電子線レジ
スト、電子線ビーム露光およびエッチングによるパター
ニング方法等の公知方法でパターニングし、形成される
電子通過制限領域と領域の間隔が半導体中の電子のド・
ブロイ波長以下、ホールのド・ブロイ波長以上となるよ
うにして形成することができる。In order to form the electron passage restricted region pattern, after forming the light emitting layer, a thin film of a wide bandgap semiconductor is formed, and then the wide bandgap semiconductor thin film is exposed to an electron beam resist, an electron beam exposure, and the like. Patterning is performed by a known method such as a patterning method by etching.
It can be formed so as to have a wavelength equal to or less than the Broy wavelength and equal to or greater than the de Broglie wavelength of the hole.
【0023】広禁制帯幅半導体の薄膜は、発光層を形成
した後にその表面に直接形成しても、さらに上記のその
他の層を形成した後にその表面に形成してもいずれでも
よく、電子通過制限領域が発光層とp型の第2の半導体
層の層間に設けられるように形成すればよい。The thin film of the wide bandgap semiconductor may be formed directly on the surface after forming the light emitting layer, or may be formed on the surface after forming the other layers described above. The restriction region may be formed so as to be provided between the light emitting layer and the p-type second semiconductor layer.
【0024】また、発光層を形成した後、表面に露出し
ている半導体とは格子定数の異なる広禁制帯幅半導体を
用いて、発光層表面に広禁制帯幅半導体を自己形成的に
非常に微細なドット状に成長させることもできる。この
方法では、基板全面に立体的な構造が作製され、しかも
その密度を増加させることにより、ドット間隔を電子の
ド・ブロイ波長より小さく、ホールのド・ブロイ波長よ
り大きく設定できるので、設計、製作が非常に容易にな
る。After the light emitting layer is formed, a wide band gap semiconductor having a lattice constant different from that of the semiconductor exposed on the surface is used, and the wide band gap semiconductor is formed on the light emitting layer surface in a very self-forming manner. It can also be grown into fine dots. In this method, a three-dimensional structure is formed on the entire surface of the substrate, and by increasing the density, the dot interval can be set smaller than the electron de Broglie wavelength and larger than the hole de Broglie wavelength. Manufacturing becomes very easy.
【0025】この成長の際、通常、ドットとドットの間
にも広禁制帯幅半導体の薄膜が形成されるが、この膜厚
が2分子層厚程度以下であるので、ホールのトンネリン
グ確率が0.7以上であり、上述のようにホールの注入
は一般に問題なく行われる。At the time of this growth, a thin film of a wide band gap semiconductor is usually formed between the dots. However, since this film thickness is not more than about two molecular layers, the tunneling probability of the hole is zero. .7 or more, and hole injection is generally performed without any problem as described above.
【0026】この自己形成的な製造方法において、特に
電子のオーバーフローが問題になる長波長帯発光素子に
用いられるInPベースの材料系においては、広禁制帯
幅の材料としてGaxIn1-xP混晶(ただし、xは0<
x≦1を満足する数である。)を用いることができる。
すると、結晶成長上問題になりやすいAlを用いず、電
子、ホールともにキャリヤを透過させないバンド構造を
実現できる。そして、上記の構造の採用により、電子の
オーバーフローは抑制され、しかもホールはGaInP
ドットの隙間を通り、発光層へと注入される。In this self-forming manufacturing method, in particular, in an InP-based material system used for a long wavelength band light emitting device in which electron overflow is a problem, Ga x In 1 -x P is used as a material having a wide band gap. Mixed crystal (where x is 0 <
It is a number that satisfies x ≦ 1. ) Can be used.
Then, it is possible to realize a band structure in which both electrons and holes do not transmit carriers without using Al which tends to be a problem in crystal growth. By adopting the above structure, the overflow of electrons is suppressed, and the holes are formed of GaInP.
It is injected into the light emitting layer through the gap between the dots.
【0027】また、オーバーフローが問題となりやす
い、GaAs上にInGaP系材料を用いる赤色発光素
子に関しては、GaAsと格子不整合する、(AlxG
a1-x) yIn1-yP混晶(ただし、xは前記とは無関係
に0<x≦1、yはy≦0.4またはy≧0.6を満足
する数である。)を用いてドット構造を自己形成的に作
製することができる。Also, overflow is likely to be a problem.
Red light-emitting element using InGaP-based material on GaAs
As for the element, lattice mismatch with GaAs, (AlxG
a1-x) yIn1-yP mixed crystal (x is unrelated to the above)
0 <x ≦ 1, y satisfies y ≦ 0.4 or y ≧ 0.6
It is the number to do. ) To create a dot structure in a self-forming manner.
Can be manufactured.
【0028】[0028]
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0029】[実施例1]図1はInP基板上の半導体
レーザに本発明を適用した場合の一例の模式的な断面
図、図2はその発光層部の模式的な拡大図、図3
(a)、(b)は、それぞれ図2のA−A’断面、B−
B’断面付近に沿ったバンド図で、電子通過制限領域と
存在しない領域に対応する。Embodiment 1 FIG. 1 is a schematic cross-sectional view of an example in which the present invention is applied to a semiconductor laser on an InP substrate, FIG. 2 is a schematic enlarged view of a light emitting layer portion thereof, and FIG.
(A) and (b) are AA 'cross section of FIG.
The band diagram along the section B ′ corresponds to an electron passage restricted region and a non-existent region.
【0030】本構造は、始めに、ガスソース分子線エピ
タキシー法(GSMBE法)により、面方位(100)
のSnドープn型InP基板11上に厚さ0.5μmの
Siドープn型InPバッファー層12、ノンドープ
の、厚さ50nmのバンドギャップ1.18eV(波長
1.05μmに相当)でInPに格子整合するInGa
AsP光ガイド層13を順次積層する。First, the present structure has a plane orientation (100) by a gas source molecular beam epitaxy method (GSMBE method).
0.5 μm thick Si-doped n-type InP buffer layer 12 on a Sn-doped n-type InP substrate 11, non-doped, 50 nm thick band gap 1.18 eV (corresponding to a wavelength of 1.05 μm) and lattice matching with InP InGa
AsP light guide layers 13 are sequentially laminated.
【0031】次いで、光ガイド層13の上にノンドープ
厚さ20nmのバンドギャップ1.08eV(波長1.
15μmに相当)でInPに格子整合するInGaAs
P層14を積層した後、厚さ7nmのバンドギャップ
0.95eV(波長1.3μmに相当)InGaAsP
量子井戸層15と厚さ10nmのバンドギャップ1.0
8eVでInPに格子整合するInGaAsPバリヤ層
16の、7周期の繰り返しからなる発光層17を形成
し、その上にノンドープの厚さ20nmのバンドギャッ
プ1.08eV(波長1.15μmに相当)でInPに
格子整合するInGaAsP層18を積層する。Next, a band gap of 1.08 eV having a non-doped thickness of 20 nm (wavelength 1.
InGaAs lattice-matched to InP at 15 μm)
After laminating the P layer 14, a 7 nm thick band gap of 0.95 eV (corresponding to a wavelength of 1.3 μm) InGaAsP
Quantum well layer 15 and band gap of 10 nm thickness 1.0
A light emitting layer 17 consisting of seven repetitions of an InGaAsP barrier layer 16 lattice-matched to InP at 8 eV is formed, and a non-doped 20 nm thick band gap of 1.08 eV (corresponding to a wavelength of 1.15 μm) is formed thereon. An InGaAsP layer 18 lattice-matched is stacked.
【0032】そして、その上に厚さ8nm程度のノンド
ープInPを成長する。この層を成長した後、成長装置
より取り出し、電子ビーム露光とエッチングにより、表
面にあるInPを細線状に、細線部、その間隔とも20
nm程度に、ラインアンドスペースの形状に加工し、I
nPの細線部19を形成する。次に、この上部に再度G
SMBEを用いてノンドープ厚さ50nmのバンドギャ
ップ1.18eV(波長1.05μmに相当)でInP
に格子整合するInGaAsP光ガイド層20を成長
し、その後膜厚2μmのBeドープp型InPクラッド
層21、InPに格子整合する膜厚50nmのBeドー
プp型InGaAsキャップ層22を順次積層する。Then, non-doped InP having a thickness of about 8 nm is grown thereon. After this layer is grown, it is taken out from the growth apparatus, and the InP on the surface is formed into a fine line by electron beam exposure and etching, and the fine line portion and the interval thereof are both 20 mm.
Process into a line and space shape to about nm
An nP thin line portion 19 is formed. Next, G
InP with a non-doped 50 nm thick band gap of 1.18 eV (corresponding to a wavelength of 1.05 μm) using SMBE
Then, a Be-doped p-type InP cladding layer 21 with a thickness of 2 μm and a 50-nm thick Be-doped p-type InGaAs cap layer 22 with a lattice match with InP are sequentially laminated.
【0033】その後、通常のフォトリソグラフイーとエ
ッチングにより、幅5μm程度のリッジ状の領域を残し
て、表面側の光ガイド層20とその下部のInP細線部
19まで除去する。そしてリッジの上面と、基板下面に
電極23を形成し、その後劈開により両端面を形成して
半導体レーザ構造を作製する。Thereafter, the light guide layer 20 on the front side and the InP fine line portion 19 below the light guide layer 20 are removed by ordinary photolithography and etching, leaving a ridge-like region with a width of about 5 μm. Then, electrodes 23 are formed on the upper surface of the ridge and the lower surface of the substrate, and thereafter, both end surfaces are formed by cleavage to produce a semiconductor laser structure.
【0034】本構造において、発光層17とp型InP
クラッド層21の間に、電子、ホール両方においてバン
ド不連続値が正のためバリヤとして働くInPによる細
線部19が存在する。ここで、積層方向の二次元的なバ
ンドを考えると、InPの存在する部分は、膜厚8nm
のバリヤとなる。この領域のバンド図が図3(a)に示
されている。In this structure, the light emitting layer 17 and the p-type InP
Between the cladding layer 21, there is a thin wire portion 19 made of InP which acts as a barrier because the band discontinuity value is positive for both electrons and holes. Here, considering a two-dimensional band in the stacking direction, the portion where InP exists has a thickness of 8 nm.
Becomes a barrier. The band diagram of this region is shown in FIG.
【0035】ここで、室温での熱エネルギーによる運動
量を有する電子、ホールの、InP細線部19のトンネ
リング確率を考えてみる。電子、ホールに対するInG
aAsP層18とInP細線部19間のバンド不連続値
は、それぞれ0.11eV、0.14eV程度と見積も
られる。すると、これらのポテンシャルバリヤを有する
膜厚8nmの構造に対するトンネリング確率は、電子で
9×10-3、ホールで1×10-8と簡単な計算より求め
られる。したがって、InP細線部19は、電子、ホー
ル両方に対して、バリヤとして働き、実質的にほとんど
キャリヤを通過させない。Here, the tunneling probability of electrons and holes having momentum due to thermal energy at room temperature in the InP fine wire portion 19 will be considered. InG for electrons and holes
The band discontinuity between the aAsP layer 18 and the InP thin wire portion 19 is estimated to be about 0.11 eV and 0.14 eV, respectively. Then, the tunneling probability with respect to the structure having the potential barrier and having a thickness of 8 nm can be obtained by a simple calculation of 9 × 10 −3 for electrons and 1 × 10 −8 for holes. Therefore, the InP fine wire portion 19 acts as a barrier to both electrons and holes, and substantially does not allow carriers to pass.
【0036】ここで、InPのない部分、即ち積層面内
に細線部19がない領域では、図3(b)のバンド図に
示したように、電子、ホール両方に対してバリヤは存在
しない。したがって、この領域は、電子、ホールともI
nP細線の影響なく移動できるように考えられる。しか
しながら、この実施例では、InP細線部19の間隔は
20nmであるので電子は移動することができない。Here, in the portion where there is no InP, that is, in the region where there is no thin line portion 19 in the lamination plane, as shown in the band diagram of FIG. 3B, no barrier exists for both electrons and holes. Therefore, in this region, both electrons and holes
It is conceivable to be able to move without the influence of nP fine lines. However, in this embodiment, since the interval between the InP fine wire portions 19 is 20 nm, electrons cannot move.
【0037】即ち、室温の熱エネルギーを有する電子、
ホールのド・ブロイ波長を考えてみると、電子は32n
m程度、ホールは12nm程度となる。この違いは、有
効質量の違いより発生する。したがって、間隔20nm
の領域は、量子力学的波長の長い電子の通過を阻止する
が、波長の短いホールの通過を阻止することができな
い。That is, electrons having thermal energy at room temperature,
Considering the de Broglie wavelength of a hole, the electron is 32n
m and the hole is about 12 nm. This difference arises from the difference in effective mass. Therefore, an interval of 20 nm
Region blocks the passage of electrons with long quantum mechanical wavelengths, but cannot block the passage of holes with short wavelengths.
【0038】本構造の半導体レーザを電流注入によって
動作させ、その発振の動作温度依存性について評価する
と、室温と90℃における発振閾値電流はそれぞれ約4
0mAと約70mAとなる。これは、特性温度T0とし
て120K程度の値に対応し、通常の長波系レーザの6
0K程度より大きく改善されている。これは、本発明に
よるInP細線部19とその周囲が、電子のp型InP
クラッド層へのあふれ出しを抑制し、しかもホールの発
光層への注入を阻害しないことによると考えられる。When the semiconductor laser having this structure is operated by current injection and its oscillation temperature dependence is evaluated, the oscillation threshold currents at room temperature and 90 ° C. are approximately 4
0 mA and about 70 mA. This corresponds to a value of about 120 K as the characteristic temperature T 0 , which is 6 times that of a normal long-wave laser.
The improvement is larger than about 0K. This is because the InP fine wire portion 19 according to the present invention and its surroundings are formed by electron p-type InP.
This is considered to be due to the fact that overflow to the cladding layer is suppressed and that injection of holes into the light emitting layer is not hindered.
【0039】[実施例2]この実施例では、上記実施例
1において、InP細線部19の幅を50nm程度と大
きくし、その間隔を20nmと同一にした。レーザ構造
は実施例1と全く同様であるが、図2に示す発光層周辺
の構造において、InP細線部の面内サイズのみ変化し
ている。ここで、基本的な動作は実施例1において示し
たとおりのもので、そのレーザ特性に関しても、実施例
1とほとんど同様の良好な発振の温度特性が得られる。
ただし、ホールの通過する領域の面内密度が低下するた
め、動作電圧の数割の上昇が見られる。[Embodiment 2] In this embodiment, the width of the InP fine wire portion 19 in the above-mentioned Embodiment 1 was increased to about 50 nm, and the interval between them was the same as 20 nm. The laser structure is exactly the same as that of the first embodiment, but in the structure around the light emitting layer shown in FIG. 2, only the in-plane size of the InP fine wire portion changes. Here, the basic operation is the same as that shown in the first embodiment, and the same oscillation temperature characteristics as those of the first embodiment can be obtained with respect to the laser characteristics.
However, since the in-plane density of the region through which the holes pass is reduced, the operating voltage is increased by several percent.
【0040】[実施例3]この実施例では、実施例1に
おいて、InP細線部19の間の領域に厚さ0.4nm
程度のInP薄膜41が存在する。この構造による半導
体レーザの発光層周辺の断面図を図4に示す。この構造
では、ホールが発光層に到達するにはInP薄膜41を
通過する必要がある。ここで、厚さ0.4nmのInP
薄膜のホールのトンネリング確率はだいたい0.8程度
と計算される。したがって、実際にはホールの発光層へ
の注入はほとんど問題ないと予測される。半導体レーザ
としての動作特性としても、実施例1における特性と同
様に、室温から90℃程度まで発振閾値電流は約40m
Aから70mAとなった。[Embodiment 3] In this embodiment, the thickness of 0.4 nm in the region between the InP thin wire portions 19 in the embodiment 1
There are some InP thin films 41. FIG. 4 is a cross-sectional view of the periphery of the light emitting layer of the semiconductor laser having this structure. In this structure, holes need to pass through the InP thin film 41 to reach the light emitting layer. Here, a 0.4 nm thick InP
The tunneling probability of holes in the thin film is calculated to be about 0.8. Therefore, it is predicted that the injection of holes into the light emitting layer is practically no problem. As for the operating characteristics of the semiconductor laser, the oscillation threshold current is about 40 m from room temperature to about 90 ° C., similarly to the characteristics in the first embodiment.
It became 70 mA from A.
【0041】[実施例4]続いて、格子不整合系材料に
よる自己形成的手法によって得られる量子ドット構造を
用いた場合について説明する。図5に、本実施例による
半導体レーザの発光層付近の断面図を模式的に示す。基
板、バッファー層、発光層等は実施例1と同様に作製す
る。そして、発光層17上のノンドープ、厚さ20nm
のバンドギャップ1.08eV(波長1.15μmに相
当)でInPに格子整合するInGaAsP層18を積
層する。そして、その上に、Ga0.5In0.5Pによる混
晶層51を、表面の電子線回折パターンを観察しながら
積層する。ここで、電子線回折パターンが表面の縞状構
造によるスポット性の高い物に変化した後にGa0.5I
n0.5P層の成長を終了する。この後、ノンドープ厚さ
50nmのバンドギャップ1.18eV(波長1.05
μmに相当)でInPに格子整合するInGaAsP光
ガイド層20を成長し、その後は実施例1と同様の成
長、プロセスにより半導体レーザ構造を作製する。[Embodiment 4] Next, a case where a quantum dot structure obtained by a self-forming method using a lattice mismatch material will be described. FIG. 5 schematically shows a cross-sectional view near the light emitting layer of the semiconductor laser according to the present embodiment. A substrate, a buffer layer, a light emitting layer, and the like are manufactured in the same manner as in Example 1. Then, a non-doped layer having a thickness of 20 nm on the light emitting layer 17 is formed.
The InGaAsP layer 18 lattice-matched to InP is laminated with a band gap of 1.08 eV (corresponding to a wavelength of 1.15 μm). Then, a mixed crystal layer 51 of Ga 0.5 In 0.5 P is laminated thereon while observing the electron diffraction pattern on the surface. Here, after the electron diffraction pattern is changed to an object having a high spot property due to the stripe structure on the surface, Ga 0.5 I
The growth of the n 0.5 P layer is terminated. Thereafter, a band gap of 1.18 eV with a non-doped thickness of 50 nm (wavelength 1.05 eV)
An InGaAsP optical guide layer 20 lattice-matched to InP is grown (corresponding to μm), and thereafter, a semiconductor laser structure is manufactured by the same growth and process as in the first embodiment.
【0042】ここで、Ga0.5In0.5P層は、InPと
3.7%程度格子定数が異なる。この格子不整合によ
り、InP上に成長すると、ある臨界膜厚の成長後に表
面が歪を緩和するように3次元的に成長する。ここで、
Ga0.5In0.5Pの成長膜厚の制御により、直径20n
m程度、厚さ10nm程度のGa0.5In0.5Pの島状結
晶が、間隔約20nm程度で存在するようにする。ここ
で、島状成長部の間には、約1.5分子層程度のGa
0.5In0.5P薄膜が存在する。Here, the Ga 0.5 In 0.5 P layer has a lattice constant different from InP by about 3.7%. Due to this lattice mismatch, when growing on InP, the surface grows three-dimensionally so that the strain is relaxed after growth of a certain critical film thickness. here,
By controlling the growth film thickness of Ga 0.5 In 0.5 P, a diameter of 20 n
Ga 0.5 In 0.5 P island crystals of about m and a thickness of about 10 nm are present at intervals of about 20 nm. Here, Ga of about 1.5 molecular layers is provided between the island-shaped growth portions.
There is a 0.5 In 0.5 P thin film.
【0043】この構造による半導体レーザに関しては、
積層構造が一回の成長のみで実現できることから、実施
例1によるものより製作過程が簡略化される。また特性
に関しては、実施例1によるものと同様に、室温および
90℃における発振閾値電流はそれぞれ約40mAおよ
び約70mAである。これは、自己形成的に作製したG
a0.5In0.5P島状構造が電子、ホールともに対してほ
とんど通過させないバリヤとして働き、その間の領域は
電子に対してのみバリヤとして働き、ホールの発光層へ
の注入を阻害しないことによると考えられる。With respect to the semiconductor laser having this structure,
Since the laminated structure can be realized by only one growth, the manufacturing process is simplified as compared with the first embodiment. As for the characteristics, as in the case of the first embodiment, the oscillation threshold currents at room temperature and 90 ° C. are about 40 mA and about 70 mA, respectively. This is a self-forming G
It is considered that the a 0.5 In 0.5 P island structure functions as a barrier that hardly allows both electrons and holes to pass through, and a region between them functions as a barrier only to electrons, and does not hinder the injection of holes into the light emitting layer. .
【0044】[実施例5]これまでの実施例ではInP
基板のレーザ構造の具体例について説明したが、この実
施例ではGaAs基板上の、GaInPを発光層とする
半導体レーザについて示す。図6はGaAs基板61上
の半導体レーザに本発明を適用した場合の一例の模式的
な断面図、図7はその発光層部の模式的な拡大図であ
る。本構造は、ガスソース分子線エピタキシー法(GS
MBE法)により、面方位(100)のSiドープn型
GaAs基板61上にGaAsと格子整合する厚さ0.
5μmのSiドープn型(Al0.6Ga0.4)0.5In0.5
Pバッファー層62を積層し、その後厚さ6nmのGa
InP量子井戸層63と厚さ4nmのGaAsに格子整
合する(Al0.6Ga0.4)0.5In0.5Pバリヤ層64
の、4周期の繰り返しからなる発光層65を形成する。Embodiment 5 In the above embodiments, InP
Although a specific example of the laser structure of the substrate has been described, in this embodiment, a semiconductor laser using GaInP as a light emitting layer on a GaAs substrate will be described. FIG. 6 is a schematic cross-sectional view of an example in which the present invention is applied to a semiconductor laser on a GaAs substrate 61, and FIG. 7 is a schematic enlarged view of the light emitting layer portion. This structure uses a gas source molecular beam epitaxy method (GS
By the MBE method, a thickness of 0.1 mm that lattice-matches with GaAs on a Si-doped n-type GaAs substrate 61 having a plane orientation of (100).
5 μm Si-doped n-type (Al 0.6 Ga 0.4 ) 0.5 In 0.5
A P buffer layer 62 is laminated, and then a Ga
(Al 0.6 Ga 0.4 ) 0.5 In 0.5 P barrier layer 64 lattice-matched to InP quantum well layer 63 and GaAs having a thickness of 4 nm.
The light emitting layer 65 is formed by repeating the above four cycles.
【0045】この発光層上部に、(Al0.8Ga0.2)
0.4In0.6Pよりなる層66を積層する。ここで、この
層はGaAsと比べ大きい格子定数を有することから、
実施例4と同様に、自己形成的に島状構造が形成され
る。ここで、この島状構造の面内サイズを20nm、高
さを10nm程度とし、その間隔を15nm程度となる
ように成長する膜厚を制御する。On the light emitting layer, (Al 0.8 Ga 0.2 )
A layer 66 of 0.4 In 0.6 P is laminated. Here, since this layer has a larger lattice constant than GaAs,
As in the fourth embodiment, an island-like structure is formed in a self-forming manner. Here, the film thickness to be grown is controlled so that the in-plane size of the island structure is about 20 nm, the height is about 10 nm, and the interval is about 15 nm.
【0046】その後、連続してBeドープp型(Al
0.6Ga0.4)0.5In0.5Pクラッド層67、Beドープ
p型GaAsキャップ層68を成長する。その後、通常
のフォトリソグラフィーとエッチングにより幅5μm程
度のリッジ状の領域を形成し、その上面と、基板の下面
に電極69を形成し、その後劈開により両端面を形成し
て半導体レーザ構造を作製する。Thereafter, the Be-doped p-type (Al
A 0.6 Ga 0.4 ) 0.5 In 0.5 P clad layer 67 and a Be-doped p-type GaAs cap layer 68 are grown. Thereafter, a ridge-shaped region having a width of about 5 μm is formed by ordinary photolithography and etching, electrodes 69 are formed on the upper surface and the lower surface of the substrate, and then both end surfaces are formed by cleavage to produce a semiconductor laser structure. .
【0047】本構造においては、発光層65とp型クラ
ッド層67の間に、(Al0.8Ga0 .2)0.4In0.6Pよ
りなる層66が積層され、島状構造をなしている。した
がって、実施例4において示したように、GaInPよ
りバンドギャップの大きい(Al0.8Ga0.2)0.4In
0.6Pよりなる島状構造部は電子、ホール両方に対して
バリヤとして働く。また、島状構造部の間の薄膜領域
は、膜厚が0.4nm程度であるため、電子、ホールと
もトンネリング確率は大きいが、電子はその波動性のた
めに島状構造の間の狭い領域を通過することができな
い。[0047] In this structure, between the light-emitting layer 65 and the p-type cladding layer 67, (Al 0.8 Ga 0 .2 ) 0.4 In 0.6 consisting P layer 66 are laminated, and has an island-like structure. Therefore, as shown in the fourth embodiment, (Al 0.8 Ga 0.2 ) 0.4 In has a larger band gap than GaInP.
The 0.6 P island structure acts as a barrier to both electrons and holes. In the thin film region between the island-shaped structures, the tunneling probability of both electrons and holes is large because the film thickness is about 0.4 nm, but electrons are narrow in the narrow region between the island-shaped structures due to their wave nature. Can not pass through.
【0048】本構造の半導体レーザを電流注入によって
動作させ、その発振の動作温度依存性について評価す
る。すると、室温から90℃程度まで発振閾値電流は約
50mAから77mAと変化する。これは、特性温度と
して160Kに対応する。これは、本発明による(Al
0.8Ga0.2)0.4In0.6Pよりなる島状構造部とその周
囲の薄膜領域が、電子のp型クラッド層へのあふれ出し
を抑制し、しかもホールの発光層への注入を阻害しない
ことによると考えられる。The semiconductor laser having this structure is operated by current injection, and the operating temperature dependence of the oscillation is evaluated. Then, the oscillation threshold current changes from about 50 mA to 77 mA from room temperature to about 90 ° C. This corresponds to a characteristic temperature of 160K. This is because (Al
According to the fact that the island-shaped structure portion made of 0.8 Ga 0.2 ) 0.4 In 0.6 P and the thin film region around the island structure suppress the overflow of electrons into the p-type cladding layer and do not inhibit the injection of holes into the light emitting layer. Conceivable.
【0049】以上、実施例1〜5ではInPまたはGa
As基板上に形成された半導体レーザについて述べた
が、材料系として、これらの基板上のものに限定される
ものではなく、他のIII−V族半導体、またはII−
VI族半導体等を用いても差し支えない。As described above, in Examples 1 to 5, InP or Ga
Although a semiconductor laser formed on an As substrate has been described, the material system is not limited to those on these substrates, but may be other III-V semiconductors or II-V semiconductors.
A VI group semiconductor or the like may be used.
【0050】また、半導体発光素子として、半導体レー
ザだけでなく、発光ダイオードなどの発光素子にも本発
明による半導体積層構造を適用することができる。The semiconductor laminated structure according to the present invention can be applied not only to a semiconductor laser but also to a light emitting device such as a light emitting diode.
【0051】[0051]
【発明の効果】本発明によれば、半導体中の電子および
ホールが有する量子力学的性質より生じる波動性を利用
し、電子のみの透過を制限し、ホールの透過を制限しな
いような半導体積層構造を提供することができる。従っ
て、本発明の積層構造を有する半導体レーザや発光ダイ
オード等の半導体発光素子は高い電流効率を示す。According to the present invention, a semiconductor laminated structure in which the transmission of only electrons is restricted and the transmission of holes is not restricted by utilizing the wave property generated by the quantum mechanical properties of electrons and holes in a semiconductor. Can be provided. Therefore, a semiconductor light emitting device such as a semiconductor laser or a light emitting diode having a laminated structure of the present invention exhibits high current efficiency.
【0052】また本発明は、上記の半導体積層構造の製
造方法を提供し、特に格子不整合を利用した自己形成的
な製造方法によれば、設計、製作を非常に容易に行うこ
とができる。The present invention also provides a method for manufacturing the above-mentioned semiconductor multilayer structure. In particular, according to a self-forming manufacturing method utilizing lattice mismatch, design and manufacture can be performed very easily.
【図1】実施例1で示したInP基板上の半導体レーザ
に本発明を適用した場合の模式的な断面図である。FIG. 1 is a schematic sectional view when the present invention is applied to the semiconductor laser on an InP substrate shown in Example 1.
【図2】実施例1による半導体レーザの発光層部の模式
的な拡大図である。FIG. 2 is a schematic enlarged view of a light emitting layer portion of the semiconductor laser according to the first embodiment.
【図3】図3(a)、(b)は、それぞれ図2のA−
A’断面、B−B’断面付近に沿ったバンド図で、電子
通過制限領域と存在しない領域に対応する。FIGS. 3 (a) and 3 (b) respectively show A-
The band diagram along the A ′ section and the vicinity of the BB ′ section corresponds to the electron passage restricted region and the non-existent region.
【図4】実施例4による半導体レーザの発光層部の模式
的な拡大図である。FIG. 4 is a schematic enlarged view of a light emitting layer portion of a semiconductor laser according to a fourth embodiment.
【図5】実施例5による半導体レーザの発光層部の模式
的な拡大図である。FIG. 5 is a schematic enlarged view of a light emitting layer portion of a semiconductor laser according to a fifth embodiment.
【図6】実施例6による半導体レーザの模式的な断面図
である。FIG. 6 is a schematic sectional view of a semiconductor laser according to a sixth embodiment.
【図7】実施例6による半導体レーザの発光層部の模式
的な拡大図である。FIG. 7 is a schematic enlarged view of a light emitting layer portion of a semiconductor laser according to a sixth embodiment.
11 面方位(100)のSnドープn型InP基板 12 Siドープn型InPバッファー層 13 バンドギャップ1.18eVのInGaAsP
光ガイド層 14 バンドギャップ1.08eVのInGaAsP
層 15 InGaAsP量子井戸層 16 バンドギャップ1.08eVのInGaAsP
バリヤ層 17 発光層 18 バンドギャップ1.08eVのInGaAsP
層 19 InPの細線部 20 バンドギャップ1.18eVのInGaAsP
光ガイド層 21 Beドープp型InPクラッド層 22 Beドープp型InGaAsキャップ層 23 電極 41 厚さ0.4nm程度のInP薄膜 51 Ga0.5In0.5Pによる混晶層 61 Siドープn型GaAs基板 62 Siドープn型(Al0.6Ga0.4)0.5In0.5
Pバッファー層 63 厚さ6nmのGaInP量子井戸層 64 厚さ4nmのGaAsに格子整合する(Al
0.6Ga0.4)0.5In0.5Pバリヤ層 65 発光層 66 (Al0.8Ga0.2)0.4In0.6Pよりなる層 67 Beドープp型(Al0.6Ga0.4)0.5In0.5
Pクラッド層 68 Beドープp型GaAsキャップ層 69 電極11 Plane orientation (100) Sn-doped n-type InP substrate 12 Si-doped n-type InP buffer layer 13 InGaAsP with band gap 1.18 eV
Light guide layer 14 InGaAsP with bandgap of 1.08 eV
Layer 15 InGaAsP quantum well layer 16 InGaAsP with bandgap of 1.08 eV
Barrier layer 17 light-emitting layer 18 InGaAsP with band gap of 1.08 eV
Layer 19 InP thin line section 20 InGaAsP with band gap of 1.18 eV
Optical guiding layer 21 Be-doped p-type InP cladding layer 22 Be-doped p-type InGaAs cap layer 23 electrode 41 thickness 0.4nm approximately InP film 51 Ga 0.5 In 0.5 mixed crystal layer 61 by P Si-doped n-type GaAs substrate 62 Si Doped n-type (Al 0.6 Ga 0.4 ) 0.5 In 0.5
P buffer layer 63 GaInP quantum well layer 6 nm thick 64 Lattice-matched to GaAs 4 nm thick (Al
0.6 Ga 0.4 ) 0.5 In 0.5 P barrier layer 65 Light emitting layer 66 (Al 0.8 Ga 0.2 ) 0.4 In 0.6 P layer 67 Be-doped p-type (Al 0.6 Ga 0.4 ) 0.5 In 0.5
P cladding layer 68 Be-doped p-type GaAs cap layer 69 Electrode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−215032(JP,A) 特開 平5−62896(JP,A) 特開 平9−270508(JP,A) 特開 平9−214047(JP,A) 特開 平9−260779(JP,A) 特開 平5−283793(JP,A) Appl.Phys.Lett.63 (1993)p.3203 (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 H01L 33/00────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-10-215032 (JP, A) JP-A-5-62896 (JP, A) JP-A-9-270508 (JP, A) JP-A 9- 214047 (JP, A) JP-A-9-260779 (JP, A) JP-A-5-283793 (JP, A) Appl. Phys. Lett. 63 (1993) p. 3203 (58) Fields investigated (Int. Cl. 6 , DB name) H01S 3/18 H01L 33/00
Claims (10)
半導体層と、この第1および第2の半導体層に挟まれる
発光層とを有する半導体積層構造において、 p型の第2の半導体層と発光層との層間に、発光層から
p型の第2の半導体層への電子の通過を制限する領域
(以下、電子通過制限領域という)を、この領域と領域
の間隔が半導体中の電子のド・ブロイ波長以下、ホール
のド・ブロイ波長以上となるように複数個設けたことを
特徴とする半導体積層構造。In a semiconductor laminated structure having an n-type first semiconductor layer, a p-type second semiconductor layer, and a light emitting layer sandwiched between the first and second semiconductor layers, a p-type A region that restricts the passage of electrons from the light emitting layer to the p-type second semiconductor layer (hereinafter, referred to as an electron passage restricting region) is provided between the second semiconductor layer and the light emitting layer. Wherein a plurality of semiconductor layers are provided so as to have a wavelength equal to or less than the de Broglie wavelength of electrons in the semiconductor and equal to or greater than the de Broglie wavelength of holes in the semiconductor.
成する半導体の禁制帯幅より広い禁制帯幅を有する半導
体(以下、広禁制帯幅半導体という)の薄膜よりなるこ
とを特徴とする請求項1記載の半導体積層構造。2. The semiconductor device according to claim 1, wherein the electron passage restricting region is formed of a thin film of a semiconductor having a bandgap wider than a bandgap of a semiconductor constituting the light emitting layer (hereinafter referred to as a wide bandgap semiconductor). The semiconductor multilayer structure according to claim 1.
は、電子のトンネリング確率が2×10-2以下となる膜
厚であることを特徴とする請求項2記載の半導体積層構
造。3. The semiconductor multilayer structure according to claim 2, wherein the thickness of the thin film of the wide bandgap semiconductor is such that the electron tunneling probability is 2 × 10 −2 or less.
領域の間は、ホールが通過できる領域であって、ホール
のトンネリング確率が0.6以上であることを特徴とす
る請求項3記載の半導体積層構造。4. The region according to claim 3, wherein a region between the electron passage restriction region and the electron passage restriction region is a region through which holes can pass, and a tunneling probability of the holes is 0.6 or more. Semiconductor laminated structure.
状に形成されていることを特徴とする請求項1〜4のい
ずれかに記載の半導体積層構造。5. The semiconductor multilayer structure according to claim 1, wherein said electron passage restricting region is formed in a stripe shape.
立するドット形状に形成されていることを特徴とする請
求項1〜4のいずれかに記載の半導体積層構造。6. The semiconductor multilayer structure according to claim 1, wherein said electron passage restricting regions are formed in independent dot shapes.
半導体層と、この第1および第2の半導体層に挟まれる
発光層とを有する半導体積層構造の製造方法において、 この発光層を形成した後、広禁制帯幅半導体の薄膜を形
成し、次いでこの広禁制帯幅半導体薄膜をパターニング
し、形成される電子通過制限領域と領域の間隔が半導体
中の電子のド・ブロイ波長以下、ホールのド・ブロイ波
長以上となるように形成する工程を含むことを特徴とす
る半導体積層構造の製造方法。7. A method of manufacturing a semiconductor multilayer structure including an n-type first semiconductor layer, a p-type second semiconductor layer, and a light emitting layer sandwiched between the first and second semiconductor layers. After forming this light emitting layer, a wide band gap semiconductor thin film is formed, and then the wide band gap semiconductor thin film is patterned. A method for producing a semiconductor multilayer structure, comprising a step of forming a layer so as to have a wavelength equal to or less than a Broy wavelength and equal to or greater than a de Broglie wavelength of a hole.
半導体層と、この第1および第2の半導体層に挟まれる
発光層とを有する半導体積層構造の製造方法において、 この発光層を形成した後、表面に露出している半導体と
は格子定数の異なる広禁制帯幅半導体を用いて、発光層
表面にドット状に成長させる工程を含むことを特徴とす
る半導体積層構造の製造方法。8. A method of manufacturing a semiconductor multilayer structure including an n-type first semiconductor layer, a p-type second semiconductor layer, and a light emitting layer sandwiched between the first and second semiconductor layers. Forming a light-emitting layer, and using a wide bandgap semiconductor having a lattice constant different from that of the semiconductor exposed on the surface, growing the light-emitting layer in a dot-like manner on the surface of the light-emitting layer. Manufacturing method.
の半導体層がいずれもInPであり、広禁制帯幅半導体
がGaxIn1-xP混晶(ただし、xは0<x≦1を満足
する数である。)であることを特徴とする特許請求項8
記載の半導体積層構造の製造方法。9. An n-type first semiconductor layer and a p-type second semiconductor layer.
Are all InP, and the wide bandgap semiconductor is a Ga x In 1-x P mixed crystal (where x is a number satisfying 0 <x ≦ 1). Claim 8
The manufacturing method of the semiconductor laminated structure of Claim.
2の半導体層がいずれもGaAsに格子整合する半導体
であり、広禁制帯幅半導体が(AlxGa1-x)yIn1-y
P混晶(ただし、xは前記とは無関係に0<x≦1、y
はy≦0.4またはy≧0.6を満足する数である。)
であることを特徴とする特許請求項8記載の半導体積層
構造の製造方法。10. The n-type first semiconductor layer and the p-type second semiconductor layer are both semiconductors lattice-matched to GaAs, and the wide bandgap semiconductor is (Al x Ga 1 -x ) y In 1-y
P mixed crystal (where x is 0 <x ≦ 1, irrespective of the above, y
Is a number satisfying y ≦ 0.4 or y ≧ 0.6. )
9. The method for manufacturing a semiconductor multilayer structure according to claim 8, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34122196A JP2833604B2 (en) | 1996-12-20 | 1996-12-20 | Semiconductor laminated structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34122196A JP2833604B2 (en) | 1996-12-20 | 1996-12-20 | Semiconductor laminated structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190121A JPH10190121A (en) | 1998-07-21 |
| JP2833604B2 true JP2833604B2 (en) | 1998-12-09 |
Family
ID=18344322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34122196A Expired - Fee Related JP2833604B2 (en) | 1996-12-20 | 1996-12-20 | Semiconductor laminated structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833604B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007135772A1 (en) * | 2006-05-19 | 2009-10-01 | 日本電気株式会社 | Light emitting element |
| JP5229128B2 (en) * | 2009-06-19 | 2013-07-03 | ソニー株式会社 | Semiconductor light emitting device |
-
1996
- 1996-12-20 JP JP34122196A patent/JP2833604B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Appl.Phys.Lett.63(1993)p.3203 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190121A (en) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402838B2 (en) | Nitride semiconductor device | |
| JPH0750448A (en) | Semiconductor laser and manufacturing method thereof | |
| JP3189791B2 (en) | Semiconductor laser | |
| JPH0418476B2 (en) | ||
| KR100689782B1 (en) | Semiconductor light emitting device and method for manufacturing same | |
| JP2010080757A (en) | Semiconductor light emitting element | |
| EP0176087B1 (en) | Semiconductor superlattice structure | |
| EP0610893B1 (en) | Laser diode | |
| EP0188080B1 (en) | Light-emitting semiconductor device having a super lattice | |
| JPH11261170A (en) | Semiconductor laser and semiconductor light emitting device | |
| JP4930317B2 (en) | Semiconductor optical device | |
| JP2833604B2 (en) | Semiconductor laminated structure | |
| JP3768790B2 (en) | Quantum dot structure and semiconductor device apparatus having the same | |
| JP4440571B2 (en) | Quantum cascade laser | |
| US20070215904A1 (en) | Semiconductor optical device | |
| US5452316A (en) | Semiconductor laser having stacked active layers with reduced drive voltage | |
| JP3230576B2 (en) | Semiconductor light emitting device | |
| US5362974A (en) | Group II-VI material semiconductor optical device with strained multiquantum barriers | |
| JP2005136267A (en) | Semiconductor quantum dot device | |
| JPH0590636A (en) | Quantum effect device | |
| JP2893990B2 (en) | Semiconductor laser and manufacturing method thereof | |
| US5768303A (en) | Semiconductor device | |
| JP4957355B2 (en) | Semiconductor light emitting device | |
| JP5315821B2 (en) | Semiconductor light emitting device | |
| JPH0794829A (en) | Semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |