JP2834337B2 - Constant voltage circuit and power supply circuit - Google Patents
Constant voltage circuit and power supply circuitInfo
- Publication number
- JP2834337B2 JP2834337B2 JP3016438A JP1643891A JP2834337B2 JP 2834337 B2 JP2834337 B2 JP 2834337B2 JP 3016438 A JP3016438 A JP 3016438A JP 1643891 A JP1643891 A JP 1643891A JP 2834337 B2 JP2834337 B2 JP 2834337B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、例えば、コードレス
電話の電源回路に用いて好適な定電圧回路および電源回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage circuit and a power supply circuit suitable for use in, for example, a power supply circuit of a cordless telephone.
【0002】[0002]
【従来の技術】図2は、コードレス電話の子機用電源な
どに用いられる電源回路の一例である。この電源回路
は、入力電源電圧を一定の出力電圧Voにして次段に供
給する回路であり、入力電源としてはバッテリー等が用
いられる。2. Description of the Related Art FIG. 2 shows an example of a power supply circuit used for a power supply for a cordless telephone handset. This power supply circuit is a circuit for setting an input power supply voltage to a constant output voltage Vo and supplying the output voltage to the next stage, and a battery or the like is used as the input power supply.
【0003】図2に示す回路は、トランジスタQ11,
Q12によって構成される出力段1、この出力段1の出
力電流を制御する差動増幅部2、差動増幅部2に対して
参照電圧を与えるバンドギャップ回路3、バンドギャッ
プ回路3にバイアスを与えるバイアス回路4および出力
電圧に対応する電圧を検出して差動増幅部2に供給する
検出部5によって構成されている。そして、差動増幅部
2はトランジスタQ8、Q9およびその周辺抵抗によっ
て構成され、バンドギャップ回路3はトランジスタQ5
〜Q7および抵抗R4〜R6によって構成され、バイア
ス回路4はトランジスタQ1〜Q3および抵抗R1,R
2によって構成され、検出部5はトランジスタQ10と
抵抗R10,R11によって構成されている。The circuit shown in FIG. 2 includes transistors Q11,
An output stage 1 constituted by Q12, a differential amplifier 2 for controlling an output current of the output stage 1, a bandgap circuit 3 for applying a reference voltage to the differential amplifier 2, and a bias for the bandgap circuit 3 It comprises a bias circuit 4 and a detection unit 5 which detects a voltage corresponding to the output voltage and supplies it to the differential amplification unit 2. The differential amplifier 2 includes transistors Q8 and Q9 and their peripheral resistors, and the bandgap circuit 3 includes a transistor Q5
To Q7 and resistors R4 to R6, and the bias circuit 4 includes transistors Q1 to Q3 and resistors R1 and R6.
2, and the detection unit 5 includes a transistor Q10 and resistors R10 and R11.
【0004】図2において、入力端子Tiに供給された
電流は、抵抗R1およびダイオード接続されたトランジ
スタQ1,Q2,Q3を順次介して接地点に流れる。こ
こで、トランジスタのベース−エミッタ間電圧VBEはほ
ぼ一定であるから、トランジスタQ1のコレクタに得ら
れるほぼ一定の電圧(3・VBE)が、バンドギャップ回
路3に供給される。バンドギャップ回路3は、特に温度
の変化に対しても安定した電圧を得るようにしたもので
あり、トランジスタQ5,Q6からなるカレントミラー
回路と、トランジスタQ6のコレクタ電圧がベースに印
加されるトランジスタQ7によって構成されており、全
体として定電圧源を構成している。すなわち、トランジ
スタQ5のVBEを基準電圧とするとともに、トランジス
タQ6のエミッタ電流i3およびトランジスタQ7の電
流エミッタi4を入力電圧の変化に対して一定にし、抵
抗R5の両端電圧とトランジスタQ7のVBEの和の電圧
を最終的に一定にする。なお、トランジスタQ5のVBE
を一定にするために抵抗R2を比較的高抵抗(数KΩ)
として定電流駆動させるようにしている。この一定電圧
は基準電圧としてトランジスタQ8のベースに供給され
る。作動増幅部2のトランジスタQ9とトランジスタQ
10は、カレントミラー回路を構成しており、ダイオー
ド接続されたトランジスタQ10はアノード側およびカ
ソード側に各々接続された抵抗R10,R11とともに
出力端子Toに得られる出力電圧を分圧し、そのベース
に得られる電圧を検出電圧としてトランジスタQ9のベ
ースに供給する。この場合、出力電圧が規定値の時に
は、検出電圧が基準電圧に等しくなるように、抵抗R1
0,R11の値が設定されている。In FIG. 2, a current supplied to an input terminal Ti flows through a resistor R1 and diode-connected transistors Q1, Q2, Q3 to a ground point sequentially. Here, since the base-emitter voltage VBE of the transistor is substantially constant, a substantially constant voltage (3 · VBE) obtained at the collector of the transistor Q1 is supplied to the bandgap circuit 3. The bandgap circuit 3 is designed to obtain a stable voltage even with a change in temperature. The current gap circuit includes transistors Q5 and Q6, and a transistor Q7 in which the collector voltage of the transistor Q6 is applied to the base. And constitutes a constant voltage source as a whole. That is, the VBE of the transistor Q5 is used as a reference voltage, the emitter current i3 of the transistor Q6 and the current emitter i4 of the transistor Q7 are kept constant with respect to changes in the input voltage. The voltage is finally constant. Note that the VBE of the transistor Q5 is
R2 is relatively high (several KΩ)
As a constant current drive. This constant voltage is supplied to the base of the transistor Q8 as a reference voltage. The transistor Q9 and the transistor Q of the operation amplifier 2
Reference numeral 10 denotes a current mirror circuit. A diode-connected transistor Q10 divides an output voltage obtained at an output terminal To together with resistors R10 and R11 connected to an anode side and a cathode side, and obtains a voltage at a base thereof. The supplied voltage is supplied to the base of the transistor Q9 as a detection voltage. In this case, when the output voltage is a specified value, the resistance R1 is adjusted so that the detected voltage becomes equal to the reference voltage.
The values of 0 and R11 are set.
【0005】上述した構成において、出力端子Toに得
られる出力電圧が規定値より小さくなると、トランジス
タQ10、Q9のベース電位が下がり、トランジスタQ
8のVBEが上がってエミッタ電流が増加する。この結
果、ダーリントン接続された出力段1のトランジスタQ
12,Q11のベース電流が増加し、トランジスタQ1
2のベース電流のhFE×hFE倍の電流をトランジス
タQ11を介して負荷側に流そうとする。そして、出力
電圧が規定値になるまで上記動作が継続され、これによ
り、出力電圧が規定値に一致する。一方、出力電圧が規
定値を超えた場合は、上記とは逆に出力電圧を低下させ
るように回路が動作する。以上のようにして出力電圧が
規定値に保持される。In the above-described configuration, when the output voltage obtained at the output terminal To becomes smaller than a specified value, the base potentials of the transistors Q10 and Q9 decrease, and the transistor Q10
The VBE of 8 rises and the emitter current increases. As a result, the transistor Q of the output stage 1 connected in Darlington
12, the base current of Q11 increases, and the transistor Q1
An attempt is made to flow a current of hFE × hFE times the base current of No. 2 to the load side via the transistor Q11. Then, the above operation is continued until the output voltage reaches the specified value, whereby the output voltage matches the specified value. On the other hand, when the output voltage exceeds the specified value, the circuit operates to decrease the output voltage, contrary to the above. As described above, the output voltage is maintained at the specified value.
【0006】[0006]
【発明が解決しようとする課題】ところで、上述した従
来の回路においては、抵抗R1とトランジスタQ1との
接続点からは3VBEの一応の安定化した電圧が得られる
がこれだけでは充分ではなく、例えば、入力電圧Viが
増加するとバイアス電流i1が増加してトランジスタQ
1〜Q3のVBEが微少に増加し、次段のバンドギャップ
回路3への供給電圧が微少に増加する。また、入力電圧
Viが減少した場合は、上記とは逆にバンドギャップ回
路3への供給電圧が微少に減少する。このため、基準電
圧が変化し、出力電圧Voが安定しないという問題があ
った。すなわち、従来の回路においては、安定な出力電
圧Voを得るための入力電圧Viの範囲が狭いという欠
点があった。By the way, in the above-mentioned conventional circuit, a tentatively stabilized voltage of 3 VBE can be obtained from the connection point between the resistor R1 and the transistor Q1, but this is not enough. When the input voltage Vi increases, the bias current i1 increases and the transistor Q
VBE of 1 to Q3 slightly increases, and the supply voltage to the next band gap circuit 3 slightly increases. On the other hand, when the input voltage Vi decreases, the voltage supplied to the bandgap circuit 3 decreases slightly, contrary to the above. Therefore, there is a problem that the reference voltage changes and the output voltage Vo becomes unstable. That is, the conventional circuit has a disadvantage that the range of the input voltage Vi for obtaining a stable output voltage Vo is narrow.
【0007】この発明は、上述した事情に鑑みてなされ
たもので、広い入力電圧の範囲において安定した電圧を
供給することができる定電圧回路を提供し、また、前記
定電圧回路を用い、極めて安定した出力電圧を得ること
ができる電源回路を提供することを目的としている。The present invention has been made in view of the above circumstances, and provides a constant voltage circuit capable of supplying a stable voltage in a wide input voltage range. It is an object of the present invention to provide a power supply circuit capable of obtaining a stable output voltage.
【0008】[0008]
【課題を解決するための手段】上述した課題を解決する
ために、請求項1に記載の発明にあっては、順方向電圧
降下によって入力直流電源から一定電圧を発生する1も
しくは複数のダイード手段と、前記ダイード手段とカレ
ントミラー回路を構成するトランジスタと、前記トラン
ジスタの出力端子と前記ダイード手段の最初のアノード
端子との間に介挿される抵抗手段とを具備する。According to a first aspect of the present invention, there is provided one or more diode means for generating a constant voltage from an input DC power supply by a forward voltage drop. A transistor constituting a current mirror circuit with the diode means; and a resistor means interposed between an output terminal of the transistor and a first anode terminal of the diode means.
【0009】また、請求項2に記載の発明にあっては、
入力直流電源から供給される電流を制御端子に流れる電
流によって増減して出力する出力段と、前記出力段の出
力電圧に対応する値を検出する検出部と、供給される電
圧に基づいて基準電圧を発生するバンドギャップ回路
と、前記基準電圧と前記検出部の検出電圧とが等しくな
るように前記制御端子に流れる電流を制御する差動増幅
部と、順方向電圧降下によって入力直流電源から一定電
圧を発生する1もしくは複数のダイード手段、前記ダイ
ード手段とカレントミラー回路を構成するトランジスタ
および前記トランジスタの出力端子と前記ダイード手段
の最初のアノード端子との間に介挿される抵抗手段を有
し、前記トランジスタの出力端子から前記バンドギャプ
回路に電源を供給するバイアス回路とを具備する。Further, in the invention according to claim 2,
An output stage for increasing and decreasing the current supplied from the input DC power supply by the current flowing to the control terminal, and a detection unit for detecting a value corresponding to the output voltage of the output stage; and a reference voltage based on the supplied voltage. A differential amplifier that controls the current flowing through the control terminal so that the reference voltage and the detection voltage of the detection unit are equal, and a constant voltage from the input DC power supply due to a forward voltage drop. One or more diode means for generating a current mirror circuit, a transistor constituting a current mirror circuit with the diode means, and a resistance means interposed between an output terminal of the transistor and a first anode terminal of the diode means, A bias circuit for supplying power to the band gap circuit from an output terminal of the transistor.
【0010】[0010]
【作用】請求項1に記載の発明は、ダイード手段による
定電圧作用に加えて、カレントミラー回路と抵抗とによ
る定電圧作用を有するので、前記トランジスタの出力端
子の電圧が2重に安定化される。According to the first aspect of the present invention, the voltage at the output terminal of the transistor is double stabilized because the current mirror circuit and the resistor have a constant voltage effect in addition to the constant voltage effect by the diode means. You.
【0011】請求項2に記載の発明にあっては、2重に
安定化された電圧がバンドギャップ回路に供給され、こ
れにより、基準電圧の高安定化が図られる。According to the second aspect of the present invention, the doubly stabilized voltage is supplied to the bandgap circuit, whereby the reference voltage is highly stabilized.
【0012】[0012]
【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0013】図1は、この発明の一実施例の構成を示す
回路図である。なお、図において前述した図2の各部と
対応する部分には同一の符号を付けてその説明を省略す
る。FIG. 1 is a circuit diagram showing a configuration of one embodiment of the present invention. In the figure, parts corresponding to the respective parts in FIG. 2 described above are denoted by the same reference numerals, and description thereof is omitted.
【0014】この図に示す実施例が図2に示す従来回路
と異なる点は、抵抗R2と抵抗R4との間に抵抗R3を
介在させ、さらに、トランジスタQ4を設けた点にあ
る。トランジスタQ4は、コレクタが抵抗R2とR3の
接続点に接続され、エミッタおよびベースがトランジス
タQ3のエミッタおよびベースに各々接続されている。The embodiment shown in this figure differs from the conventional circuit shown in FIG. 2 in that a resistor R3 is interposed between the resistors R2 and R4, and a transistor Q4 is provided. The transistor Q4 has a collector connected to a connection point between the resistors R2 and R3, and an emitter and a base connected to an emitter and a base of the transistor Q3, respectively.
【0015】上述した構成においては、トランジスタQ
3,Q4および抵抗R1,R2,R3によってカレント
ミラー回路が構成されている。In the configuration described above, the transistor Q
3, Q4 and the resistors R1, R2, R3 constitute a current mirror circuit.
【0016】図1に示す回路において、入力電圧Viが
大きくなると、電流i1が増加する。このとき、トラン
ジスタQ3とトランジスタQ4がカレントミラー回路を
構成するためトランジスタQ4のエミッタ電流i2も同
様に増加し、常にi1=i2の関係を維持する。この結
果、抵抗R2における電圧降下も大きくなり、結局、バ
ンドギャップ回路3に供給される電圧は変化しない。入
力電圧Viが減少した場合も同様の動作によってバンド
ギャップ回路3への供給電圧は変動しない。このよう
に、この実施例によれば、ダイオード接続されたトラン
ジスタのVBEによる安定化と、カレントミラー回路によ
る安定化によってバンドギャップ回路3への供給電圧を
2重に安定させている。In the circuit shown in FIG. 1, as the input voltage Vi increases, the current i1 increases. At this time, since the transistor Q3 and the transistor Q4 form a current mirror circuit, the emitter current i2 of the transistor Q4 also increases, and the relationship of i1 = i2 is always maintained. As a result, the voltage drop across the resistor R2 also increases, and the voltage supplied to the bandgap circuit 3 does not change. Even when the input voltage Vi decreases, the supply voltage to the bandgap circuit 3 does not change by the same operation. As described above, according to this embodiment, the supply voltage to the bandgap circuit 3 is double stabilized by the stabilization by the VBE of the diode-connected transistor and the stabilization by the current mirror circuit.
【0017】[0017]
【発明の効果】以上説明したように、この発明によれ
ば、広い入力電圧の範囲において安定した電圧を供給す
ることができる。また、電源回路の出力電圧を極めて安
定させることができる。As described above, according to the present invention, a stable voltage can be supplied in a wide input voltage range. Further, the output voltage of the power supply circuit can be extremely stabilized.
【図1】この発明の一実施例の構成を示す回路図であ
る。FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.
【図2】従来の電源回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a conventional power supply circuit.
1 出力段、 2 差動増幅部 3 バンドギャプ回路 4´ バイアス回路 5 検出部 Q1〜Q3 トランジスタ(ダイード手段) Q4 トランジスタ R2 抵抗(抵抗手段) DESCRIPTION OF SYMBOLS 1 Output stage, 2 Differential amplification part 3 Band gap circuit 4 'Bias circuit 5 Detection part Q1-Q3 Transistor (died means) Q4 Transistor R2 Resistance (resistance means)
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G05F 1/00Continuation of front page (58) Field surveyed (Int.Cl. 6 , DB name) G05F 1/00
Claims (2)
ら一定電圧を発生する1もしくは複数のダイード手段
と、前記ダイード手段とカレントミラー回路を構成する
トランジスタと、前記トランジスタの出力端子と前記ダ
イード手段の最初のアノード端子との間に介挿される抵
抗手段とを有することを特徴とする定電圧回路。1. A diode which generates a constant voltage from an input DC power supply by a forward voltage drop, a transistor which forms a current mirror circuit with the diode, an output terminal of the transistor and an output terminal of the diode. A resistance means interposed between the first anode terminal and the first anode terminal.
端子に流れる電流によって増減して出力する出力段と、
前記出力段の出力電圧に対応する値を検出する検出部
と、供給される電圧に基づいて基準電圧を発生するバン
ドギャップ回路と、前記バンドギャップ回路の出力電圧
と前記検出部の検出電圧とが等しくなるように前記制御
端子に流れる電流を制御する差動増幅部と、順方向電圧
降下によって入力直流電源から一定電圧を発生する1も
しくは複数のダイード手段、前記ダイード手段とカレン
トミラー回路を構成するトランジスタおよび前記トラン
ジスタの出力端子と前記ダイード手段の最初のアノード
端子との間に介挿される抵抗手段を有し、前記トランジ
スタの出力端子から前記バンドギャプ回路に電源を供給
する定電圧回路とを具備することを特徴とする電源回
路。2. An output stage for increasing and decreasing a current supplied from an input DC power supply by a current flowing to a control terminal, and
A detection unit that detects a value corresponding to the output voltage of the output stage, a band gap circuit that generates a reference voltage based on the supplied voltage, and an output voltage of the band gap circuit and a detection voltage of the detection unit. A differential amplifier for controlling a current flowing through the control terminal so as to be equal, one or more diode means for generating a constant voltage from an input DC power supply by a forward voltage drop, and a current mirror circuit with the diode means A constant voltage circuit having a transistor and a resistance means interposed between an output terminal of the transistor and a first anode terminal of the diode means, and supplying power to the band gap circuit from an output terminal of the transistor. A power supply circuit, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016438A JP2834337B2 (en) | 1991-02-07 | 1991-02-07 | Constant voltage circuit and power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016438A JP2834337B2 (en) | 1991-02-07 | 1991-02-07 | Constant voltage circuit and power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056231A JPH056231A (en) | 1993-01-14 |
| JP2834337B2 true JP2834337B2 (en) | 1998-12-09 |
Family
ID=11916239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3016438A Expired - Fee Related JP2834337B2 (en) | 1991-02-07 | 1991-02-07 | Constant voltage circuit and power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834337B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146727A (en) * | 1993-11-24 | 1995-06-06 | Nec Corp | Low-voltage reference voltage generation circuit |
-
1991
- 1991-02-07 JP JP3016438A patent/JP2834337B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056231A (en) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (en) | ||
| JPS5810008B2 (en) | Butsuyuburuzoufukuki | |
| US5125112A (en) | Temperature compensated current source | |
| JPS6365166B2 (en) | ||
| JPH0682308B2 (en) | Current source circuit layout | |
| JP2834337B2 (en) | Constant voltage circuit and power supply circuit | |
| US5220289A (en) | Differential amplifier circuit | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPS6123689B2 (en) | ||
| JPS5922245B2 (en) | Teiden Atsubias Cairo | |
| JPH0624298B2 (en) | Current amplifier circuit | |
| JPH06276037A (en) | Power amplifier for audio | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| JP3009980B2 (en) | Variable gain amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS6130767B2 (en) | ||
| JP3097048B2 (en) | Peak current hold circuit | |
| JP3443266B2 (en) | Constant voltage circuit | |
| JP3243947B2 (en) | Operational amplifier | |
| JPH0680997B2 (en) | Multiplication circuit | |
| JP2591853B2 (en) | Clamp circuit | |
| KR960008145Y1 (en) | Current source | |
| JP2732390B2 (en) | Current output type comparator | |
| JPH0479482B2 (en) | ||
| JP2848330B2 (en) | Current mirror circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |