JP2843682B2 - デジタル型力平衡装置 - Google Patents

Description

【発明の詳細な説明】 発明の背景 1.発明の分野 本発明は、装置に関する。より正確には、本発明は、
デジタル・フィードバック・ループによって電荷が与え
られるサーボ・ループ・プレートを持つ直接的にデジタ
ル型の静電フォーサ（electrostatic forcer）を組み入
れたデジタル型の力平衡装置（force balanced instume
nt）に関する。

2.従来技術及び関連情報 加速度計などの精度の高い装置が、船やミサイルや飛
行機の加速度又は減速度の測定のような多種の応用例で
用いられる。従来の加速度計は、振り子形式のトランス
ジューサを用い、加速度は振り子の変位を見ることによ
って検出される。振り子に対しては、振り子を初期の移
動前の位置に強制的に戻すために、一般的には電磁場に
よって力が与えられる。電磁場を発生するのに必要であ
る電流を検出することによって、加速度を決定できる。
より最近の加速度計の設計では、２つの固定された電極
の間に配置された、シリコンのベースに片持ち（カンチ
レバー）式に取り付けられる可動型のシリコンの電極に
依存している。この可動型の電極は、２つの固定れた電
極から離間している。全体の構造はガラスのシェル内に
はさまれており、モニタ回路に電気的に接続されてい
る。

加速度計のような慣性装置を用いるシステムには、慣
性センサ又は加速度計によって与えられたデータを処理
するコンピュータが含まれる。慣性装置がデジタル・デ
ータをコンピュータに直接に出力し、それによって複雑
な定量化回路を不要になることが強く望まれている。実
際、従来のアナログ形式の場合よりも、デジタル表現の
信号の方が、送信したり、それに作用することが、容易
である。

静電的な力の作用（フォーシング）を用いるデジタル
出力加速度計を作成する試みが、行われてきている。こ
の試みは、一般に、２種類に分類される。すなわち、電
荷制御型のもの（米国特許第5,142,921号を参照）と、
電圧制御型のもの（米国特許出願第07/514,144号及び第
07/908,520号を参照）である。本発明の装置は、電圧制
御型であり、これは、電圧を、静電力作用プレート（el
ectrostatic forcing plate）に印加して力を生じさせ
ることを意味する。また、静電的なフォーサを生じさせ
るプロセスを開示している、「静電力平衡型シリコン加
速度計（Electrostatically Force Balanced Silicon A
ccelerometer）」という名称の米国特許出願第08/097,0
84号も関連する。

また、Stewart他への米国特許第5,142,921号は、静電
電荷制御を備えた力平衡装置を開示している。より正確
には、その発明は、静電ピックオフとその反対側にある
フォーシング・プレートとが組み合わされた振り子質量
を用いる力平衡装置に関する。この装置における動作原
理は、結果的に生じる力が、印加された電圧の二重に比
例することを前提にしている。

二乗法則（square law）として知られるこの原理のた
めに、電圧の平方根を計算し力を得るためには、マイク
ロプロセッサを用いることが必要になる。この方法は、
比較的複雑で高価であり、また、本来的に非線形であ
る。潜在的なエラーの原因として、使用される任意のソ
フトウエアの平方根ルーチン又はルックアップ・テーブ
ルの数値的な丸め（ラウンド・オフ）が含まれる。ま
た、電圧パルスの印加に付随する丸め又は時定数は、異
なるパルスの高さを有する異なる力の重みを示す。

線形の力平衡の別の方法が、デューティ・サイクルを
制御して、全サイクルの部分の各々の間の継続時間の差
が加速度の線形の測定値であるようにすることによって
達成される。このアプローチでは、プルーフマス（proo
fmass）を反対の方向に突然移動させる傾向があるよう
に、常に最大の許容可能な電圧を使用する傾向があるこ
とが欠点である。これは、一般に、「ピンキング」と呼
ばれる。

高いバイアス安定性を得るために、プルーフマスをゼ
ロの位置に戻すためには小さな力だけが必要な場合に
は、大きな力を与えることは避けるべきである。プルー
フマスに大きな力が与えられると、静電的な負のばね率
の問題が深刻になり、温度依存の非線形性が悪化する。
そのようなピンキングの問題を解決する１つのアプロー
チとして、高分解能のために高速のクロックを使用する
ことがある。しかし、多くの応用例において、このアプ
ローチは、許容不可能な電力を要求することとなる。

従来型の電圧バイアスされ線形化された力による方法
では、常に依存するバイアス電圧からの静電場の結果と
して生じる非常に大きな負のばね率を示す。米国特許出
願番号第07/514,144号では、線形化バイアス電磁場を用
いるのではなく、どの方向に力が与えられるかに依存し
て加速度計のプルーフマスの一方側又は他方側のプレー
トに電圧を印加する。

従って、入力される力と直接に線形の出力デジタル符
号を提供するデジタル型の力平衡装置に対する必要性
が、存在する。これによって、二乗法則の問題が回避さ
れる。

発明の概要 以上を鑑みると、本発明のデジタル装置の目的は、入
力される力と直接に線形な関係を有する出力デジタル・
コードを提供することである。本発明の別の目的は、力
平衡化データを得るための平方又は平方根の計算を、不
要とすることである。本発明の更に別の目的は、漂遊
（ストレー）容量に対する感度が無視できる電圧駆動プ
レートを提供することである。本発明の更に別の目的
は、力を平衡させる出力において演算増幅器又はアナロ
グ段を要求しないことである。本発明の更に別の目的
は、簡単な回路を用いること、即ち、定量化を１チップ
として入手可能なA/D変換器で行うことである。また、
別の目的は、本発明の装置がｇがゼロに近い場合に加え
られる力が小さく、その結果として、低いｇの入力にお
いて良いバイアス性能が得られることである。

前記の目的を達成するために、本発明は、好適な実施
例において、アナログ出力信号を生じる半導体プルーフ
マス電極を備えたデジタル型の力平衡装置を提供する。
この装置は、ここでは加速時計である。プルーフマス
は、半導体基板ベースによって包囲されている。包囲す
る基板上でプルーフマスを支持しているヒンジは、片持
ち式の位置に、プルーフマスを保持する。プルーフマス
と包囲する基板との間に、ギャップが位置する。

静電プレートのネットワークは、ブルーフマスの対向
する両側において、囲んでいる基板上に、対称のアレイ
状に配置される。理想的には、プレートは、プルーフマ
ス電極の動的な重心（centroid）の周囲に配列され、静
電電荷を効果的（ストラテジック）な位置に分配する。

ピックオフ電圧発振器は、静電プレートに接続され、
プルーフマスにおける信号を誘導する。この信号は、プ
ルーフマスに接続された増幅器によって増幅される。増
幅器に接続された復調器はアナログ出力信号を復調し、
その出力は、積算器に与えられて平滑化され、プルーフ
マスの変位を妨げるのに必要な力を表す振幅を有する復
旧信号を出力する。アナログ・デジタル変換器が、この
復旧信号を受け取り、復旧信号の振幅を表すデジタル出
力信号を提供し、これが次に静電プレートに対応する複
数のラッチに保持される。各ラッチは、対応する各静電
プレートに接続されたFETスイッチに、デジタル出力信
号に従う出力制御信号を、選択的に提供する。次に、FE
Tスイッチはラッチの出力信号に従って、対応する静電
プレートを付勢又は接地する。静電プレートは、いった
ん付勢されると、プルーフマスを初期の位置に復旧する
静電場を発生する。

本発明のデジタル出力信号は、従って、入力される力
に対して線形である。それゆえ、二重法則を解決するマ
イクロプロセッサは不要であって、付随する費用及び複
雑さが、除かれる。

図面の簡単な説明 図１は、本発明の好適な実施例の一般的な概略図であ
り、加速度計と関連のフィードバック・ループ回路とを
示す。

図２及び図2Aは、それぞれ、囲んでいる基板上に配置
された静電プレートの好適な実施例の配置の平面図及び
拡大した平面図である。

図３は、静電プレートを有する本発明の別の実施例の
平面図である。

図４は、セル及びアレイを規定するパターンの概略図
である。

図５は、導体の詳細を示し、図２の一部を拡大する図
である。

発明の詳細な説明 以下では、デジタル型の力平衡装置を説明する。この
説明では、本発明をより完全に理解する目的のために、
特定された材料及び構成が与えられている。しかし、本
発明は、この特定のばあいでなくとも実現されること
を、当業者であれば理解すれであろう。或る場合には、
本発明を不明瞭にしないように、周知の構成要素は、正
確に述べられていない。

本発明は、広くは、フィードバック・ループを有する
デジタル型の力平衡装置に関する。本発明による装置の
背後にある原理を、公知の技術ではあるが、以下で説明
する。力を作用させる（フォーシング）電極上の電圧Ｖ
に起因してプルーフマス（プルーフマス電位＝０）に作
用する力Ｆは、Ｆ＝ε_ｘε₀AV²/δ^２で与えられる。た
だし、δはプルーフマスと電極との間のギャップであ
り、Ａは電極上の電荷が与えられる面積を表し、ε_０は
自由空間の誘電率、ε_ｘはフォーシング電極とプルーフ
マスとの間のギャップの相対的な誘電率である。

図１は、本発明の好適実施例の概観図である。本発明
による装置の好適実施例は、プルーフマス12の両側の複
数の電極14、16を用いる加速度計10に関し、各電極14、
16は、二進重み付けされた面積のセルに分割される。理
解できるように、加速度計10にいったん慣性力が加わる
と、プルーフマス12は移動し、電極14、16のプレートが
生じる電場を変化させる。

図２は、プルーフマス42に対向する（例えば、上と下
に）基板の表面上に配置されたプレート40を有する好適
実施例の装置の平面図である。別の実施例（図示せず）
では、プレートを、プルーフマス上に配置してもよい。
入力される力を最も密接に近似する力を生じるのに要求
されるように、二進コードに応答して、一定の電圧が各
プレート40上に切り換えられる。電圧Ｖは一定だから、
加速度計10は、単位面積当り一定の力によって、二乗法
則の曲線上の一転で動作される。複数を集められた場合
にはセルと称されるが、複数の付勢されたプレートが定
義する単位面積を一定電圧を用いて２の倍数でオフ・オ
ンで連続的に切り換えることにより、十分な数のセルが
付勢されプルーフマス12をゼロの位置に戻す電場を発生
する。

ここで、用語をいくつか定義しておくことが、便利で
ある。上述した「セル」とは、基板上に、又は別の実施
例ではプルーフマス上に、配置された電極の単位面積で
ある。そのような単位範囲の１つに一定の電圧が与えら
れると、セルは、プルーフマスへの力の最下位ビットを
生成する。

図４は、説明を容易にするために、セルのより小さな
構成を有する電極のレイアウトを示す。特に、図４は、
１ビット・アレイである１つのセル又は単位面積＃１を
示す。その第１の正方形のセル＃１は、最下位の１ビッ
トの面積を有し、Ｘ軸及びＹ軸の両方の中心にある。こ
れが１ビット・セル＃１である。

各セットが同じ数のセルを有する２組（セット）のセ
ルが、セルの「アレイ」を形成する。基板上の組み合さ
れたセルのアレイが、基板全体上でセルの「パターン」
を形成する。

図４において、２つの隣接するセル＃２が、２ビット
・アレイを形成する。これら２つのセル＃２はＸ軸上の
中心にあり、第１のセル＃１の左及び右について対称で
ある。２つのセル＃２の各々は１ビットの面積の値を有
し、両方のセル＃２が付勢されたとき、それらは２ビッ
ト値を表す。

各々が１ビットの面積の値の４つのセル＃３を含む４
ビット・アレイでも、同様の結果が得られる。４ビット
・アレイは、左側の第２のセル＃２の左側の２つのセル
＃３と、右側の第の２セル＃２の右側の２つのセル＃３
とからなる。これら４つの１ビット・セル＃３が、全体
で、４ビット値のアレイを表す。

それに対して、図２及び図2Aで最も良く見られるよう
に、１ビット・セルは、それぞれが約４分の１ビットの
値である４つのセクション＃４を有する。従って、図２
及び図2Aのより複雑な実施例において、４つの４分の１
ビット・セクション＃４が１ビット・セルを形成する。
次のセクションは２ビット値のアレイに対するものであ
り、それぞれが４つの４分の１ビット・セクション＃８
を含む。次のセクションは４ビット値＃16に対するもの
であり、16の４分の１ビット・セクション＃16からな
る。次のセクションは８ビット値＃32に対するものであ
る。次のセクションは16ビット値＃64に対するものであ
る。

セルの「セット（組）」は選択された数「Ｓ」個のセ
ルを含み、それらは任意の時間周期の間に、共に付勢さ
れる。図４において、１セル＃１は１ビットの値である
ので、付勢される数Ｓのセルは１ビットに対して「１」
である。図４に示されるように、２ビット値に対して、
２つの＃２セルのみが付勢され、ここではＳは２であ
る。同様に、４ビット値に対して、図４に示される４つ
の＃３セルのみが付勢され、従って数Ｓは４である。従
って、連続するセットは二進の倍数の値、例えば、１、
２、４、８、16、32、64などを有する。

図２及び図2Aは、より複雑なアレイを示すが、後者を
前者を拡大したものである。１ビット・セルに対してＳ
は１であり、１ビット・セルは４つのセクション＃４を
有する。２ビット・セルに対して、Ｓは２であり次の２
つの外側のセルが付勢されるが、これらのセルの各々は
４つのセクション＃８を有し、従って、８つのセクショ
ンが付勢される。

各場合において、１組のセルは、別の組のセルから電
気的に絶縁されている。１つのそのような組が、電極の
重心の各側にある。これは図５に示されており、図５
は、図２の部分的な拡大図である。１ビット・セル＃１
は明瞭にするために図面から省略されている。相互接続
又はセル間の導体44が示されている。先に説明したよう
に、４つの１ビット・セル＃３からなる４ビット・アレ
イが、相互接続される。バス46と主な導体48とが、セル
の各セットに対する信号入力／出力のための主な経路で
ある。組（セット）の内部では、ｙ軸の一方の側のセル
からｙ軸の他方の側のセルに延長する追加的な組の間の
導体がある。また、セル間の導体44が、１セルのセクシ
ョンを電気的に相互接続する。従って、例示的な実施例
が、プルーフマス12を、移動された後にそのゼロの位置
に強制的に戻すためにセルを付勢するシーケンスは明ら
かである。

図５において、１つのセルの全体の面積を計算する際
に、ヒンジに対する導体のすべての面積及び位置を考慮
する必要があることに留意することは重要である。特
に、電圧は、これらの導体のすべてにおいて生じ、プル
ーフマスに影響を与える。この影響の大きさは、ヒンジ
から導体への距離とその導体の面積とに依存する。

例えば、ｘ軸及びｙ軸の両方の周りについてのセル及
び導体の対称性を確実にする目的で、セルの面積を減少
（トリム）させることを可能にするために、２つのタイ
プの更なる導体が与えられる。第１に、「トリム」導体
は図２に示され、多種のセルに接続されている。トリム
導体は、特定の位置にある。次に、リードの端部が示さ
れているが、これらはトリムされていない。

トリム導体をトリミングし、リードの端部を選択的に
配置して、セルを選択的に配置することによって、電圧
が電極に印加されたときにｙ軸の周りにねじれがゆがみ
がなく、対向する電極の各々が、対向して配置された位
置からプルーフマスに同じ力を与える。

最後に、図２において、ヒンジの反対側に破線が示さ
れている。破線はプルーフマスの終端を示し、実線で示
す組の間の導体は、プルーフマスへの何れの力の影響も
有さない。

特定のアレイを形成する組が、直交する座標軸システ
ム（ｘ及びｙ軸）に関して対称に基板上に配置され、ｙ
軸の一方の側に１つの組があり、ｙ軸の他方の側に別の
セットがあり、各セットはｘ軸に対して対称である。

セル及びセクションの特定のレイアウトに影響する要
因が複数ある。この要因は、（１）ウエハ面積の効率的
な作用と、（２）電極によってプルーフマスに加えられ
るトルクが、ｘ軸及びｙ軸のそれぞれの周りでニュート
ラルになるようにすること、を含む。これはすべてのセ
クションをｘ軸及びｙ軸について対称に配置することに
よって達成される。図２においては、例えば、４、８、
及び16ビットのアレイは、対称性のために、「Ｃ」の形
状又は逆の「Ｃ」の形状のゼルを有する。

図２、図2A及び図３に示した本発明による装置の構成
においては、電極14、16のレイアウトは、上述した面積
の個別的なセルから構成される。これは、「包囲された
面積」に対する「アンダーカットする周辺部」の一定の
比率を維持するであり、正確にフォトリソグラフィ技術
によりパターニングを行い電極のメタッライゼーション
をエッチングンするために要求される。電極のパターン
は、その面積の重心18を、プルーフマス12の質量中心又
はプルーフマスの打撃中心（所望される場合）の上に配
置させ、振り子軸に関して対称である。電極面積の二進
スケーリングのパワーが、パラレルな二進バイト又はワ
ードとして、デジタル・コンピュータ・システムに直接
インターフェースするために大変望ましい。最下位ビッ
トよりも小さい電荷は連続する時間周期における異なる
二進コードの間のディザリング（dithering）によって
表すことができるので、長い測定時間に対するこの技術
の分解能は、電極の分解能のビットの数に単に制限はさ
れない。ループは典型的に10kHzで更新される。

図２及び図2Aに見られるように、好適実施例では、プ
ルーフマス12と対向し包囲する基板とは、半導体物質で
作られる。電極の表面は、好ましくは、薄い金属膜を配
置されたパイレックス・ガラスで作られる。

図１は、図２、図2A及び図３に示された電極プレート
・パターンを用いたデジタル・フィードバック・ループ
がどのようにして動作するかを示す。加速度計10が、プ
ルーフマスの各側の６つの電極14、16と共に概略的に示
されており、二進比率の電極面積を表す。説明を簡単に
するために、６つのプレートが示されている。これらの
プレート16は、フィードバック・ループによって与えら
れるデジタル・コードに応答して、FETスイッチ22、24
によってグランドに、又は一定の基準電圧に、切り換え
られる。プレートは、６よりも多く、又は、少なく示す
ことができる。セルが幾つかであるかは、実際上の問題
である。ここでの要因には、（ａ）セルのサイズ、
（ｂ）基板の面積の大きさ、（ｃ）導体の所望のライン
幅（単位は、ミクロン）、（ｄ）１アレイのRC時定数を
他のすべてのアレイのRC時定数と同じに保つこと、が含
まれる。

ピックオフ発振器20は、時間的に変動する基準信号を
電極プレート16に供給する。ピックオフ発振器20は、プ
ルーフマス12の初期開始位置（即ち、ピックオフがゼロ
の位置）提供するために用いられる。発振器20は、従来
型の、典型的には約250kHzで約100mVで動作する発振器
として表されている。発振器20は、以下で説明するフィ
ードバック・ループによって生成される直流成分と干渉
しないように、それぞれの側の１つ又はすべてのプレー
ト16に、容量的に結合される。

電極プレート16上のピックオフ信号によって生じる電
場は、プルーフマス12におけるアナログ信号を含む。こ
の信号は周知のAC増幅器26によって増幅される。

位相感知復調器28は、ピックオフ発振器20からのアナ
ログ信号の搬送波部分を取り除き、プルーフマス12の位
置を回復する。この段階において、信号を、オプション
として整流することができる。次に、復調器28の出力信
号は、要求されるループ安定度補償ネットワークを有す
る積算器30を通じて平均化される。

次に、積算器30からの出力信号が、サンプル・ホール
ド能力を組み込まれたA/D変換器32によってデジタル化
される。A/D変換器32は、カスケード電圧レベル検出器
として動作し、それによって、入力アナログ信号をサン
プリングし、入力信号を表す６ビットワードを出力す
る。

A/D変換器32のそれぞれ更新の終わりにおける定量化
が、システムに出力される。安定したクロックが導出し
た信号は、A/D変換器32のサンプル時間を、典型的には
数10kHzの速度で、制御する。

A/D変換器32からの出力信号は、２つのラッチ34、36
の中の一方によって、符号ビットに依存してラッチさ
れ、従って、加速度計のプレート16の上部の又は底部の
組のどちらかが、それぞれ、デジタル・コードに応答す
る。他方のラッチはクリアされて、加速度計のプレート
16は接地され力を与えない。従って、各サイクルから導
出された符号ビットを有するデジタル・コードは、特定
のFETスイッチ22、24を付勢するために出力され、それ
が電極プレート16を付勢する。いったん一定電圧が付勢
された電極プレート14、16に印加されると、その上に生
じる静電場が、プルーフマス12を初期の位置に復旧す
る。

力を測定するために、A/D変換器32からの出力信号が
オプションのマイクロプロセッサ（図示せず）に送ら
れ、デジタル・コードを検出された加速度の数的近似値
に変換する。このようにして、二重法則が関与せず、二
重法則に付随する不正確さも、平方根サブルーチン及び
ルックアップ・テーブルに関連する複雑さも解消され
る。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01P 15/125 G01P 15/13 G01L 1/08

Claims (29)

(57)【特許請求の範囲】
1. 【請求項１】外部の力を検出するデジタル型の力平衡装
   置において、 プルーフマスと、 基板と、 前記プルーフマスをまたいで前記基板上に配置され、そ
   れぞれが複数のセルに分割され、それぞれのセルが面積
   の最下位ビットを有する、２つの電極と、 等しい時間単位のそれぞれの間に前記外部の力の下にあ
   る前記プルーフマスの速度を表す値のデジタル信号を獲
   得する回路であって、前記外部の力は、前記プルーフマ
   スを、ゼロの位置から移動させ、この回路はまた一定の
   電圧信号を発生する、回路と、を備えており、 よって、前記回路は、前記デジタル信号の値に従って、
   前記一定の電圧信号を選択されたセルに印加し、前記一
   定の電圧信号の印加の結果として生じる電場から前記セ
   ルへの力を、前記プルーフマスを前記ゼロの位置に強制
   的に戻すために生じるのに必要な数のセルだけ付勢する
   ことを特徴とするデジタル型力平衡装置。
2. 【請求項２】請求項１記載のデジタル型力平衡装置にお
   いて、セル・アレイを更に備え、各セル・アレイは、最
   下位ビット面積の二進の倍数において選択され、前記一
   定の電圧信号は、前記最下位ビット面積の二進の倍数で
   選択されたセル・アレイに与えられることを特徴とする
   デジタル型力平衡装置。
3. 【請求項３】請求項２記載のデジタル型力平衡装置にお
   いて、前記電極は、半導体物質を更に含むことを特徴と
   するデジタル型力平衡装置。
4. 【請求項４】請求項３記載のデジタル型力平衡装置にお
   いて、前記セル・アレイは、電気的に分離されているこ
   とを特徴とするデジタル型力平衡装置。
5. 【請求項５】デジタル型力平衡装置の基板上に片持ち式
   に取り付けられたプルーフマスに力を加える方法におい
   て、 前記プルーフマスを提供するステップであって、前記プ
   ルーフマスはゼロの位置とこのゼロの位置の両側の力に
   よって誘導された位置とを含み、前記プルーフマスは、
   このプルーフマスを前記ゼロの位置から前記力によって
   誘導された位置の中の一方に移動させる外部の力に応答
   する、ステップと、 前記ブルーフマスの各側に１つの電極を提供するステッ
   プであって、前記電極の各々は複数の電気的に分離され
   たセルを有し、各セルは最下位ビットと等しい面積値を
   有する、ステップと、 等しい単位時間の各々の間に、前記外部の力に応答する
   前記プルーフマスの速度の変化を表す値を有するデジタ
   ル信号を得るステップと、 一定の電圧信号を生成するステップと、 前記デジタル信号の値に従って、前記一定の電圧信号を
   前記電極セルの中の選択されたものに印加し、前記一定
   の電圧信号の印加の結果として生じる電場からそのよう
   なセルへの力を用いて、前記プルーフマスを前記力によ
   って誘導された位置から前記ゼロの位置に移動させるの
   に必要な数Ｓの前記セルだけを付勢するステップと、 を含むことを特徴とする方法。
6. 【請求項６】請求項５記載の方法において、前記一定の
   電圧信号は、二進の倍数の前記セルに印加されることを
   特徴とする方法。
7. 【請求項７】請求項５記載のプルーフマスに力を与える
   方法において、連続的な単位時間の間に、前記選択され
   た数Ｓのセルの中の特定の数が、前記一定の電圧信号か
   ら接続解除され、次に、数Ｓの２倍が前記一定の電圧信
   号に再接続され、前記プルーフマスが前記ゼロの位置に
   戻るまでそのような接続解除及び再接続が続けられるこ
   とを特徴とする方法。
8. 【請求項８】請求項７記載の方法において、前記特定の
   数Ｓは、前記プルーフマスを前記ゼロの位置に戻すのに
   必要な量が変化することを特徴とする方法。
9. 【請求項９】外部の力を検出するデジタル型力平衡装置
   において、 基板と、 出力アナログ信号を提供するプルーフマス電極と、 前記プルーフマスを前記基板に片持ち式の構成で接続す
   るヒンジと、 共同して選択的に動作して前記プルーフマス電極の両側
   に配置された１又は複数の機能セルを形成する複数の静
   電プレートと、 前記プレートの各々に接続された制御スイッチと、 前記プレートに接続されたピックオフ発振器と、 前記出力アナログ信号に応答して、前記プルーフマスの
   変位を示す出力復旧信号を提供する積算器と、 前記出力復旧信号に応答して、前記出力復旧信号に比例
   するデータを含む出力デジタル信号を提供するカスケー
   ド電圧レベル検出器と、 １つのプレートに対応し、前記カスケード電圧レベル検
   出器から前記出力デジタル信号を受け取り、前記個々の
   制御スイッチを付勢するラッチと を備えることを特徴とする装置。
10. 【請求項１０】請求項９記載の装置において、前記デー
    タは符号ビットを含む複数ビット・ワードを更に備える
    ことを特徴とする装置。
11. 【請求項１１】請求項10記載の装置において、前記複数
    のプレートは、第２のプレートの反対側に配置された第
    １のプレートを更に備え、前記ラッチは、前記第１及び
    第２のプレートにそれぞれ接続された第１及び第２のラ
    ッチを更に備え、前記カスケード電圧レベル検出器から
    の前記出力デジタル信号は符号ビットに依存して前記第
    １及び第２のラッチへ送られることを特徴とする装置。
12. 【請求項１２】請求項９記載の装置において、前記プル
    ーフマスを前記積算機に相互接続する復調器及び増幅器
    を更に備えることを特徴とする装置。
13. 【請求項１３】請求項９記載の装置において、前記プレ
    ートは二進パターンに従って付勢されることを特徴とす
    る装置。
14. 【請求項１４】請求項９記載の装置において、前記カス
    ケード電圧レベル検出器はアナログ・デジタル変換器を
    更に備えることを特徴とする装置。
15. 【請求項１５】請求項９記載の装置において、前記制御
    スイッチは電界効果トランジスタを更に備えることを特
    徴とする装置。
16. 【請求項１６】請求項９記載の装置において、前記プレ
    ートは、所定のグリッド・パターンに配列されることを
    特徴とする装置。
17. 【請求項１７】請求項９記載の装置において、前記プル
    ーフマスは、重心を含み、前記プレートは、重心の範囲
    に配置されることを特徴とする装置。
18. 【請求項１８】外部の力を検出するデジタル型力平衡装
    置において、 アナログ出力信号を提供するプルーフマスと、 前記プルーフマスを包囲する基板と、 前記プルーフマスを前記包囲する基板上で支持するヒン
    ジと、 共同して選択的に動作して前記包囲する基板上に配置さ
    れた１又は複数の機能セルを形成する静電プレートと、 前記静電プレートに接続されたピックオフ電圧発振器
    と、 前記アナログ出力信号を受け取り、前記プルーフマスの
    変位を示す振幅を有する復旧信号を提供する積算機と、 前記復旧信号を受け取り、前記復旧信号の振幅を表すデ
    ジタル出力信号を提供するアナログ・デジタル変換器
    と、 前記静電プレートに対応するラッチであって、前記デジ
    タル出力信号に応答して、前記デジタル出力信号に従っ
    て出力制御信号を選択的に提供する複数のラッチと、 それぞれの対応する静電プレートとそれぞれの個々のラ
    ッチとに接続された制御スイッチであって、前記出力制
    御信号が前記制御スイッチを選択的に付勢する、制御ス
    イッチと、を備えており、 よって、前記静電プレートは、個別的に付勢され、前記
    プルーフマスを初期の位置に復旧する静電場を発生する
    ことを特徴とする装置。
19. 【請求項１９】請求項18記載の装置において、前記プル
    ーフマスは重心を含み、前記静電プレートは前記重心か
    ら所定の距離で前記包囲する基板上に配列されることを
    特徴とする装置。
20. 【請求項２０】請求項19記載の装置において、前記プル
    ーフマスは、シリコン半導体物質を含むことを特徴とす
    る装置。
21. 【請求項２１】請求項19記載の装置において、付勢され
    るプレートの量は、前記デジタル出力信号に含まれる値
    に比例して増加することを特徴とする装置。
22. 【請求項２２】請求項19記載の装置において、各プレー
    トはシリコン半導体物質を含むことを特徴とする装置。
23. 【請求項２３】請求項19に記載の装置において、それぞ
    れのプレートは、更に正方形の形状に構成されることを
    特徴とする装置。
24. 【請求項２４】外部の力を検出するデジタル型力平衡装
    置において、 アナログ出力信号を提供する半導体プルーフマス電極
    と、 包囲する半導体基板と、 前記プルーフマスを前記包囲する基板上において片持ち
    式の位置で支持するヒンジと、 前記プルーフマスと前記包囲する基板との間に位置する
    ギャップと、 前記包囲する基板上に、前記プルーフマスと対向する側
    に、グリッド・パターンに配置された複数の静電プレー
    トと、 前記静電プレートに接続されたピックオフ電圧発振器
    と、 前記プルーフマスに接続され、前記アナログ出力信号を
    増幅する増幅器と、 前記増幅器に接続され、前記アナログ出力信号を復調す
    る復調器と、 前記復調器から前記アナログ出力信号を受け取り、前記
    プルーフマスの変位を示す振幅を有する復旧信号を提供
    する積分器と、 前記復旧信号を受け取り、前記復旧信号の振幅を表すデ
    ジタル出力信号を提供するアナログ・デジタル変換器
    と、 前記静電プレートに対応し、前記デジタル出力信号を受
    け取り、それぞれが、前記デジタル出力信号に従って出
    力制御信号を選択的に提供する、複数のラッチと、 それぞれの対応する静電プレートとそれぞれの対応する
    ラッチとに接続されたFETスイッチであって、前記出力
    制御信号が前記FETスイッチを選択的に付勢する、FETス
    イッチと、を備えており、 よって、前記静電プレートは、個別的に付勢され、前記
    プルーフマスを初期の位置に復旧する電圧駆動の静電場
    所を発生することを特徴とする装置。
25. 【請求項２５】請求項24記載の装置において、前記プレ
    ートは、一定の表面面積を有することを特徴とする装
    置。
26. 【請求項２６】請求項24記載の装置において、それぞれ
    のプレートは、付勢されたときに、一定の直流電圧を保
    持することを特徴とする装置。
27. 【請求項２７】請求項24記載の装置において、前記ピッ
    クオフ電圧発振器は、交流電圧を生じること特徴とする
    装置。
28. 【請求項２８】請求項24記載の装置において、前記プレ
    ートは多角形の形状に構成されることを特徴とする装
    置。
29. 【請求項２９】外部の力を検出するデジタル型の力平衡
    装置において、 重心を含み、アナログ出力信号を提供するプルーフマス
    と、 前記プルーフマスを包囲する基板と、 前記プルーフマスを前記包囲する基板上で支持するヒン
    ジと、 前記重心から所定の距離において前記包囲する基板上に
    配置された静電プレートと、 前記静電プレートに接続されたピックオフ電圧発振器
    と、 前記アナログ出力信号を受け取り、前記プルーフマスの
    変位を示す振幅を有する復旧信号を提供する積算器と、 前記復旧信号を受け取り、前記復旧信号の振幅を表すデ
    ジタル出力信号を提供するアナログ・デジタル変換器
    と、 前記静電プレートに対応し、前記デジタル出力信号に応
    答して前記デジタル出力信号に従って出力制御信号を選
    択的に提供する複数のラッチであって、付勢されるプレ
    ートの量は前記デジタル出力信号に含まれる値に比例し
    て増加する、複数のラッチと、 各対応する静電プレートと各個々のラッチとに接続さ
    れ、前記出力制御信号によって選択的に活性化される制
    御スイッチと、を備えており、 よって、前記静電プレートが個別に付勢され、前記プル
    ーフマスを初期の位置へ復旧する静電フィールドを生成
    することを特徴とする装置。