JP2849688B2 - Display control device for amusement machines - Google Patents
Display control device for amusement machinesInfo
- Publication number
- JP2849688B2 JP2849688B2 JP2139694A JP13969490A JP2849688B2 JP 2849688 B2 JP2849688 B2 JP 2849688B2 JP 2139694 A JP2139694 A JP 2139694A JP 13969490 A JP13969490 A JP 13969490A JP 2849688 B2 JP2849688 B2 JP 2849688B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- control device
- display control
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Pinball Game Machines (AREA)
- Slot Machines And Peripheral Devices (AREA)
- Display Devices Of Pinball Game Machines (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は表示機能を備えた、例えばパチンコ、スロッ
トマシン等遊戯機用の表示制御装置に係わり、特に、電
源投入時における図柄表示装置の最初の表示図柄をラン
ダムに設定するとともに所定の数値を表示しないように
することの出来るパチンコ、スロットマシン等遊戯機用
の表示制御装置に関する。The present invention relates to a display control device for amusement machines, such as a pachinko machine, a slot machine, etc., having a display function. The present invention relates to a display control device for amusement machines such as a pachinko machine, a slot machine, and the like, which can set a display symbol at random and not display a predetermined numerical value.
[従来の技術] 表示機能を備えた遊戯機の1例であるパチンコ遊戯機
は第1図に示すような機能を有している。第1図は市場
に見られるパチンコ遊戯機の代表的機能を取り出して示
したものである。2. Description of the Related Art A pachinko game machine, which is an example of a game machine having a display function, has a function as shown in FIG. FIG. 1 shows typical functions of pachinko game machines found on the market.
第1図において、1は打球ハンドル2の操作により、
打球機構3のバネ力によって発射された打球が転動する
パネル面であって、7は普通入賞口、4は第1種始動口
である。該第1種始動口4に打球が入ると、横に並んだ
3列の図柄が縦方向にスクロールして変動する図柄表示
装置6の表示画面が変動をはじめ、予め定められた同一
図柄が3列並んで停止すると大当たりとなって大入賞口
5が開放し、予め定められた時間が経過し、または予め
定められた個数該大入賞口5に打球が入ると該大入賞口
5の開放は停止する。In FIG. 1, reference numeral 1 denotes an operation of the hitting handle 2,
A panel surface on which a hit ball fired by the spring force of the hitting mechanism 3 rolls, 7 is a normal winning opening, and 4 is a first-type starting opening. When a hit ball enters the first-type starting port 4, the display screen of the symbol display device 6 in which three rows of symbols are scrolled in the vertical direction and fluctuates, and a predetermined same symbol is displayed. When the player stops in line, a jackpot is won and the special winning opening 5 is opened, and when a predetermined time elapses, or when a predetermined number of hits enter the special winning opening 5, the opening of the special winning opening 5 is performed. Stop.
また、8は該パネル面1に設けた複数の表示ランプを
代表的に示したものであって、遊戯中において予め定め
られた所定の条件になったときに点灯し、また点滅す
る。また、9は音響発生装置であって、遊戯中において
予め定められた所定の条件になったときに所定の音響を
発生する。Reference numeral 8 is a representative representation of a plurality of display lamps provided on the panel surface 1. The display lamps 8 are turned on and off when a predetermined condition is reached during a game. Reference numeral 9 denotes a sound generator which generates a predetermined sound when a predetermined condition is satisfied during a game.
上述した図柄表示装置6に於けるスクロール後の停止
図柄を決定するには、所定のタイミング信号を計数する
計数回路の計数結果に所定の演算処理を行って、前記横
に並んだ3列それぞれの図柄を決定していた。In order to determine a stopped symbol after scrolling in the symbol display device 6 described above, a predetermined calculation process is performed on the counting result of the counting circuit that counts a predetermined timing signal, and each of the three rows arranged in the horizontal direction is processed. The pattern was decided.
また、電源投入後における表示図柄は、該表示制御装
置の各回路が初期リセットされた後、各回路の予め設定
された機能によって自動的に決定されていた。Further, the display symbols after the power is turned on are automatically determined by a preset function of each circuit after each circuit of the display control device is initially reset.
上述したパチンコ遊戯機以外の、表示機能を備えた、
例えばスロットマシン等の遊戯機の表示装置において
も、類似機能によって表示されている。With a display function other than the pachinko game machine described above,
For example, a display device of a game machine such as a slot machine is also displayed by a similar function.
[発明が解決しようとする課題] 上述した従来の図柄決定手段によると、電源投入時に
於ける該図柄表示装置の表示図柄決定には完全なランダ
ム性を備えてはいないために、併設された複数台の遊戯
機がいずれも同一図柄配列を表示するということがあっ
て、客に不信感を与えるという問題があり、また、最初
から大当たり図柄が表示される恐れもあった。[Problems to be Solved by the Invention] According to the above-mentioned conventional symbol determination means, since the display symbol determination of the symbol display device at the time of power-on does not have complete randomness, a plurality of symbols provided in parallel are not provided. Since all the amusement machines display the same symbol arrangement, there is a problem of giving the customer distrust, and there is also a fear that the big hit symbol is displayed from the beginning.
また、遊戯開始時の各遊戯機の図柄が同一になるため
に、遊戯開始後における図柄表示機能の各機械間のラン
ダム性にも影響を及ぼしていた。Further, since the symbols of the respective amusement machines at the start of the game are the same, the randomness of the symbol display function between the respective machines after the start of the game is also affected.
本発明は上記従来の問題を対策して、電源投入後最初
に表示される図柄にランダム性を与えるとともに、最初
から大当たり図柄が表示されることのない表示制御装置
を提供することを目的としている。SUMMARY OF THE INVENTION An object of the present invention is to provide a display control device which solves the above-mentioned conventional problems and gives randomness to a symbol which is displayed first after the power is turned on, and in which a jackpot symbol is not displayed from the beginning. .
[課題を解決するための手段] 上記目的を達成するために本発明に基づく遊戯機の表
示制御装置においては、電源回路と、図柄表示装置と、
マイクロコンピュータと、タイミング信号作成手段と、
RAM及びROMを含む記憶手段と、を含む遊戯機用の表示制
御装置において、前記電源回路出力の立ち上がりを遅延
させた遅延信号作成回路と、該遅延信号作成回路出力と
前記マイクロコンピュータのリセット端子とを接続する
接続回路と、前記タイミング信号作成手段から出力され
る所定のタイミング信号出力を計数する、電源回路出力
の立ち上がりで起動する計数回路と、電源投入後最初の
図柄表示装置用表示データを前記ROMから読み出すアド
レスを前記計数回路の計数内容値から決定する手段と、
を備えたことを特徴とし、前記遅延信号作成回路は、電
源回路に接続した抵抗器と、一方の端子を該抵抗器に接
続し、他の端子を信号基準ラインに接続したコンデンサ
と、該抵抗器とコンデンサとの接続部をマイクロコンピ
ュータのリセット端子に接続する接続回路と、によって
構成されていることを特徴とした。また、アドレス決定
手段は、前記計数回路の計数内容値に対して所定の数値
を除くように予め定めた演算処理をなした結果をアドレ
スとするようにした。Means for Solving the Problems In order to achieve the above object, in a display control device for a game machine according to the present invention, a power supply circuit, a symbol display device,
A microcomputer, timing signal generating means,
A display control device for an amusement machine including a storage device including a RAM and a ROM, wherein a delay signal generation circuit that delays a rise of the output of the power supply circuit, an output of the delay signal generation circuit, and a reset terminal of the microcomputer. A counting circuit that counts a predetermined timing signal output from the timing signal generating means, starts at a rise of a power supply circuit output, and displays the first symbol display device display data after power-on. Means for determining the address read from the ROM from the count value of the counting circuit;
Wherein the delay signal generation circuit includes a resistor connected to a power supply circuit, a capacitor having one terminal connected to the resistor and the other terminal connected to a signal reference line, And a connection circuit for connecting a connection between the capacitor and the capacitor to a reset terminal of the microcomputer. Further, the address determination means sets a result obtained by performing a predetermined arithmetic processing so as to remove a predetermined numerical value from the count content value of the counting circuit as an address.
[作用] 上記構成によれば、計数回路が計数を開始した後、コ
ンピュータがリセットして図柄表示装置を読み出すタイ
ミングを遅延させるようにし、この遅延時間をランダム
にすることができたので電源投入後の図柄表示装置の表
示図柄にランダム性を持たすことができた。また、該遅
延回路に抵抗器とコンデンサとよりなる積分回路を用い
たので安価な価格で初期の目的を達成した。また、計数
回路出力値に所定の演算処理を施すようにしたので、予
め定められた大当たり図柄の図柄データが記録されたア
ドレスが設定されないようになり、電源投入と同時に大
当たり表示をなすことはなくなった。[Operation] According to the above configuration, after the counting circuit starts counting, the timing at which the computer is reset and the symbol display device is read is delayed, and the delay time can be made random. Randomness was able to be given to the display symbol of the symbol display device. Further, since the integrating circuit including the resistor and the capacitor is used for the delay circuit, the initial object is achieved at a low price. Also, since a predetermined calculation process is performed on the output value of the counting circuit, the address where the symbol data of the predetermined jackpot symbol is recorded is not set, so that the jackpot is not displayed simultaneously with turning on the power. Was.
[実施例] 本発明の実施例を図によって詳細に説明する。第2図
は、第1図に示した表示機能を備えた遊戯機の1例であ
るパチンコ遊戯機に対する、主として本発明に基づく画
像処理の為に必要な機能を取り出した表示制御回路の概
要ブロック図であって、電源電圧や信号伝送の為の詳細
伝送ライン、ゲート回路等の詳細装置や要素回路は省略
している。Example An example of the present invention will be described in detail with reference to the drawings. FIG. 2 is a schematic block diagram of a display control circuit for a pachinko game machine, which is an example of the game machine having the display function shown in FIG. 1, mainly extracting functions necessary for image processing according to the present invention. In the figure, detailed devices and element circuits such as a power supply voltage, a detailed transmission line for signal transmission, and a gate circuit are omitted.
また、第3図は、本発明に適用する遅延回路の一例を
示した回路図である。FIG. 3 is a circuit diagram showing an example of a delay circuit applied to the present invention.
第2図において、11は表示制御装置本体のマイクロコ
ンピュータであって、10は該マイクロコンピュータを初
期状態にセットする信号入力の為のリセット信号入力端
子である。In FIG. 2, reference numeral 11 denotes a microcomputer of the main body of the display control device, and reference numeral 10 denotes a reset signal input terminal for inputting a signal for setting the microcomputer to an initial state.
12はマイクロコンピュータ11及びその他の回路の動作
の同期をとるためのクロック及び各種のタイミング信号
を作成するタイミング信号作成回路である。13は交流の
電源入力回路を示していて、14は該交流電源を整流し、
また安定な直流電圧をうるための安定化回路を含む電源
回路を示している。電源回路14からは、本パチンコ遊戯
機の表示制御装置内各電気回路を駆動するに必要な各種
の直流電圧を得ている。Reference numeral 12 denotes a timing signal generation circuit for generating a clock for synchronizing the operations of the microcomputer 11 and other circuits and various timing signals. 13 shows an AC power input circuit, 14 rectifies the AC power,
Also, a power supply circuit including a stabilizing circuit for obtaining a stable DC voltage is shown. From the power supply circuit 14, various DC voltages necessary for driving each electric circuit in the display control device of the pachinko game machine are obtained.
15は、前述した電源回路からの出力直流電圧のうちの
所定の出力回路にもうけた詳細を後述する遅延回路であ
って、該遅延回路の出力端子は前記マイクロコンピュー
タ11のリセット信号入力端子10に接続している。Reference numeral 15 denotes a delay circuit, which will be described in detail later for a predetermined output circuit of the output DC voltage from the power supply circuit described above, and an output terminal of the delay circuit is connected to a reset signal input terminal 10 of the microcomputer 11. Connected.
16は、本表示制御装置本体であるマイクロコンピュー
タ11を操作するプログラムと、所定の図柄表示用データ
(以下図柄データと記す)、第1図に示した音響発生装
置9に供給する音声表示用の音声データ等の固定データ
を記録するROMであって、該ROMからの読みだし機能を含
む周辺回路を含めて記している。17は、該表示制御装置
が稼働中に所定のデータを一次記録するRAMであって、
該RAMに書きこむ機能、及び読みだし機能を含む周辺回
路を含めて記している。Reference numeral 16 denotes a program for operating the microcomputer 11 which is the main body of the display control device, predetermined symbol display data (hereinafter referred to as symbol data), and a voice display for supplying to the sound generator 9 shown in FIG. This is a ROM for recording fixed data such as audio data, and includes a peripheral circuit having a function of reading from the ROM. 17 is a RAM for temporarily recording predetermined data while the display control device is operating,
The figure also includes peripheral circuits including a function of writing to the RAM and a function of reading.
また、18は稼働機能であって、これは第1図で前述し
た表示ランプ、音響発生装置、図柄表示装置等を、制御
手段をも含めて記したものである。Reference numeral 18 denotes an operation function, which describes the display lamp, the sound generator, the symbol display device, and the like described above with reference to FIG.
又、22及び21は、上述したマイクロコンピュータ11、
クロック及びタイミング信号作成回路12、ROM16、RAM1
7、稼働機能18を並列に接続しているアドレスバス及び
データバスである。22 and 21 are the microcomputer 11,
Clock and timing signal creation circuit 12, ROM16, RAM1
7. An address bus and a data bus connecting the operating functions 18 in parallel.
24は、前記クロック及びタイミング信号作成回路12か
らのタイミング信号によって駆動される、図柄表示装置
を稼働して所定の図柄を表示するために必要な各種信号
を作成し、また、図柄表示動作とコンピュータのプログ
ラム処理動作とのタイミング分離信号を作成する等の処
理信号作成回路である。Reference numeral 24 is a clock and a timing signal from the timing signal generation circuit 12.The symbol signal is driven by a timing signal from the timing signal generation circuit 12 to generate various signals necessary to display a predetermined symbol by operating a symbol display device. And a processing signal generation circuit for generating a timing separation signal from the program processing operation.
25は計数回路であって、入力端子には処理信号作成回
路24から出力される所定の周期で出力されるパルス列出
力端子が接続されていて、該パルス列出力端子から出力
されるパルスを繰返し計数している。Reference numeral 25 denotes a counting circuit, which has an input terminal connected to a pulse train output terminal output at a predetermined cycle output from the processing signal generation circuit 24, and repeatedly counts pulses output from the pulse train output terminal. ing.
26は本表示制御装置が所定の条件になった時に前記計
数回路25の計数値を読みだし、該計数値に所定の演算処
理を行ってランダムに表示図柄を決定する為の演算回路
であって、27は該演算結果を基にしてROM14に記録され
た図柄データを読み出す為のアドレスを作成決定するア
ドレス作成回路である。26 is an arithmetic circuit for reading out the count value of the counting circuit 25 when the present display control device reaches a predetermined condition, and performing a predetermined arithmetic process on the count value to randomly determine a display symbol. And 27 are address creation circuits for creating and determining addresses for reading the symbol data recorded in the ROM 14 based on the operation results.
アドレス作成回路27によって作成指定されたROM14の
所定アドレスから読み出された図柄データは稼働装置18
に含まれる図柄表示装置に出力され、処理信号作成回路
24から出力される同期信号に同期して、適切な図形とし
て該図柄表示装置に表示される。The symbol data read from a predetermined address of the ROM 14 created and designated by the address creating circuit 27 is stored in the operating device 18.
Output to the symbol display device included in the
Synchronized with the synchronization signal output from 24, an appropriate figure is displayed on the symbol display device.
また、第3図は、第2図に示す遅延回路15の一実施例
の詳細を示す図であって、抵抗機31の一つの端子に接続
するaは第2図に示す電源回路14から出力される所定の
直流電源を入力する端子であって、抵抗器31の反対側の
端子はコンデンサ32の一つの端子とシュミットトリガ33
の入力端子に接続している。コンデンサ32の反対の端子
は信号の基準ラインとしてアースラインに接続され、シ
ュミットトリガ33の出力端子は、マイクロコンピュータ
11のリセット信号入力端子10に接続している。FIG. 3 is a diagram showing details of one embodiment of the delay circuit 15 shown in FIG. 2. In FIG. 3, a connected to one terminal of the resistor 31 is an output from the power supply circuit 14 shown in FIG. The terminal on the opposite side of the resistor 31 is a terminal for inputting a predetermined DC power to be supplied, and one terminal of the capacitor 32 is connected to the Schmitt trigger 33.
Connected to the input terminal. The opposite terminal of the capacitor 32 is connected to a ground line as a signal reference line, and the output terminal of the Schmitt trigger 33 is connected to a microcomputer.
11 is connected to the reset signal input terminal 10.
次に上述の構成に於ける動作を説明する。 Next, the operation in the above configuration will be described.
本パチンコ遊戯機の電源を投入すると電源回路14に入
力回路13から交流電源が入力し、電源回路14の各出力回
路から所定の直流電圧が立ち上がって出力される。When the power of the pachinko game machine is turned on, an AC power is input from the input circuit 13 to the power supply circuit 14, and a predetermined DC voltage rises and is output from each output circuit of the power supply circuit 14.
前述した、処理信号作成回路24及び計数回路25は、そ
れぞれに供給する直流電圧の立ち上がりが完了すると、
予め定められた所定の条件に従ってそれぞれの機能の稼
動をはじめる。すなわち、計数回路25は、処理信号作成
回路24から入力するパルス列の計数を始める。As described above, when the rising of the DC voltage supplied to each of the processing signal creation circuit 24 and the counting circuit 25 is completed,
The operation of each function is started according to a predetermined condition. That is, the counting circuit 25 starts counting the pulse train input from the processing signal creation circuit 24.
また、リセット端子10に接続する直流電圧の立ち上が
りも進行するが、遅延回路15の影響により、その遅延回
路によって遅延される時間だけ、コンピュータ11のリセ
ットが計数回路25の計数開始よりも遅延する。In addition, the rise of the DC voltage connected to the reset terminal 10 also proceeds, but due to the influence of the delay circuit 15, the reset of the computer 11 is delayed from the start of counting by the counting circuit 25 by the time delayed by the delay circuit.
即ち、遅延回路15の入力端子aに入力する直流電圧
は、抵抗器31と、コンデンサ32のなす積分機能によっ
て、指数関数的にシュミットトリガ33が入力端子電圧を
上昇させる。シュミットトリガ33の設定電圧は遅延回路
10に接続する直流電圧値に近く設定してあるので、前記
抵抗器31と、コンデンサ32のなす積分機能出力電圧が飽
和値に接近して電圧の変化率が小さくなり、所定の設定
電圧になると、シュミットトリガ33はトリガされる。That is, the DC voltage input to the input terminal a of the delay circuit 15 is increased exponentially by the Schmitt trigger 33 by the integration function of the resistor 31 and the capacitor 32. The setting voltage of Schmitt trigger 33 is a delay circuit
Since it is set close to the DC voltage value connected to 10, the integration function output voltage formed by the resistor 31 and the capacitor 32 approaches the saturation value, the voltage change rate decreases, and when the voltage reaches a predetermined set voltage. , Schmitt trigger 33 is triggered.
シュミットトリガ33は、積分機能の出力電圧が飽和値
に接近して電圧の変化率が小さくなった時にトリガされ
るので、電源を投入してからシュミットトリガ33がトリ
ガされるまでの時間は一定ではなく不安定になってい
る。Since the Schmitt trigger 33 is triggered when the output voltage of the integration function approaches the saturation value and the rate of change of the voltage decreases, the time from turning on the power until the Schmitt trigger 33 is triggered is not constant. Without becoming unstable.
マイクロコンピュータ11がリセット端子10から入力さ
れるリセット信号によってリセットされると、マイクロ
コンピュータ11は起動し、所定のプログラムの条件に従
って稼働する。When the microcomputer 11 is reset by a reset signal input from the reset terminal 10, the microcomputer 11 starts up and operates according to a predetermined program condition.
マイクロコンピュータ11が起動し、予め設定された所
定の条件になった時に出力信号を出して演算回路26に前
記計数回路25の計数値を入力し、此の計数値に対して、
それぞれ異なった所定の演算処理を施して3列に設けた
図柄を決定してデシタルコードでアドレス作成回路27に
出力する。The microcomputer 11 starts up, outputs an output signal when a predetermined condition is set in advance, inputs the count value of the counting circuit 25 to the arithmetic circuit 26, and with respect to this count value,
Different predetermined arithmetic processes are performed to determine the symbols provided in three columns, and the digital symbols are output to the address generation circuit 27 in digital code.
上述した計数回路25の内容は、前述した不安定な遅れ
時間によって影響されるので、電源投入毎に得られる数
値は不確定である。Since the contents of the above-described counting circuit 25 are affected by the above-mentioned unstable delay time, the numerical value obtained each time the power is turned on is indeterminate.
アドレス作成回路27においては、処理信号作成回路24
で作成された所定の同期信号に同期をとって前記図柄を
表示するために、図柄表示装置画面上にシリアルに表示
してゆくべき図柄データを前記ROM16から読み出すため
のアドレスを順次作成してROM16に供給する。読み出さ
れた図柄データは、処理信号作成回路24から出力される
水平、垂直同期信号に同期して、稼動機能18に含まれる
図柄表示装置上に供給され、該図柄を表示する。In the address creation circuit 27, the processing signal creation circuit 24
In order to display the symbols in synchronization with the predetermined synchronization signal created in the above, an address for sequentially reading the symbol data to be serially displayed on the symbol display device screen from the ROM 16 is created. To supply. The read symbol data is supplied to a symbol display device included in the operation function 18 in synchronization with the horizontal and vertical synchronization signals output from the processing signal creation circuit 24, and the symbols are displayed.
上述の説明では、シュミットトリガを遅延回路に用い
るように説明したが、マイクロコンピュータのリセット
入力回路の条件によってはシュミットトリガを用いる必
要は無い。また、遅延回路は、抵抗器とコンデンサとか
らなる積分回路を用いたがその他の遅延回路を用いるよ
うにしても良い。In the above description, the Schmitt trigger is used for the delay circuit. However, it is not necessary to use the Schmitt trigger depending on the condition of the reset input circuit of the microcomputer. Although the delay circuit uses an integrating circuit including a resistor and a capacitor, other delay circuits may be used.
また、電源投入時に大当たりになる図柄を表示しない
ために、例えば、該図柄が奇数値であるときは、演算回
路26から出力される画像信号を示すデジタルコードの最
下位の桁を偶数になるように処理を行う。Also, in order to not display a symbol that becomes a big hit when the power is turned on, for example, when the symbol has an odd value, the least significant digit of the digital code indicating the image signal output from the arithmetic circuit 26 is set to an even number. The process is performed.
此の処理は、最下位の桁を常に、例えば、ハイになる
ように処理を行うことによって容易に実行できる。This processing can be easily performed by performing processing such that the least significant digit always becomes, for example, high.
上述の説明では、演算回路をハードウエアで構成する
ように説明したが、マイクロコンピュータによるソフト
処理によっても良い。In the above description, the arithmetic circuit is configured by hardware, but may be performed by software processing by a microcomputer.
上述した、本発明の実施例に付いての説明ではパチン
コ遊戯機についておこなったが、その他の表示機能を備
えた、例えば、スロットマシン等の遊戯機においても、
詳細動作仕様をその遊戯機の仕様に合わせることによっ
て、本発明を実施することができる。In the above description of the embodiment of the present invention, the description has been made of a pachinko game machine, but with other display functions, for example, in a game machine such as a slot machine,
The present invention can be implemented by matching the detailed operation specifications to the specifications of the game machine.
[発明の効果] 以上説明したように本発明によれば、表示機能を備え
た、例えばパチンコ、スロットマシン等の表示制御装置
における電源投入時のランダム性の発生手段として、計
数回路が計数を開始した後、コンピュータがリセットし
て図柄表示装置を読み出すタイミングを遅延させるよう
にし、この遅延時間をランダムにすることができたので
電源投入後の図柄表示装置の表示図柄にランダム性を持
たすことができたので、遊戯場開場時に各遊戯機の表示
機能に表示される表示図柄を各遊戯機ごとに変化させる
ことにより、客に不信感を与える恐れがなく、また、開
場以後における各遊戯機間の停止図柄のランダム性を向
上させることができた。[Effects of the Invention] As described above, according to the present invention, a counting circuit starts counting as a means for generating randomness at the time of power-on in a display control device such as a pachinko machine or a slot machine having a display function. After that, the computer resets and delays the timing of reading the symbol display device, and since this delay time can be made random, the symbol displayed on the symbol display device after power-on can have randomness. Therefore, by changing the display pattern displayed on the display function of each amusement machine for each amusement machine at the time of the amusement hall opening, there is no fear of distrusting customers, and between the amusement machines after opening. The randomness of the stop symbols could be improved.
また、該遅延回路に抵抗器とコンデンサとよりなる積
分回路を用いたので安価な価格で処期の目的を達成し
た。また、計数回路出力値に所定の演算処理を施すよう
にしたので、予め定められた大当たり図柄の図柄データ
が記録されたアドレスが設定されないようになり、電源
投入と同時に大当たり表示をなすことはないというすぐ
れた効果を得ることが出来る。In addition, since the integrating circuit including the resistor and the capacitor is used for the delay circuit, the purpose of the processing is achieved at a low price. In addition, since the predetermined calculation processing is performed on the output value of the counting circuit, the address where the symbol data of the predetermined jackpot symbol is recorded is not set, and the jackpot is not displayed at the same time when the power is turned on. The excellent effect can be obtained.
第1図はパチンコ遊戯機の1例図、第2図は本発明に基
づく1実施回路例の概要ブロック図、第3図は本発明に
適用する遅延回路の1実施例図である。 1……パネル面、 6……図柄表示装置、 11……マイクロコンピュータ、 10……リセット信号入力端子、 13……電源入力回路、 14……電源回路、 15……遅延回路、 18……稼働機能、 24……処理信号作成回路、 25……計数回路、 26……演算回路、 27……アドレス作成回路。FIG. 1 is a diagram showing an example of a pachinko game machine, FIG. 2 is a schematic block diagram showing an example of a circuit according to the present invention, and FIG. 3 is a diagram showing an example of a delay circuit applied to the present invention. 1 ... panel surface, 6 ... symbol display device, 11 ... microcomputer, 10 ... reset signal input terminal, 13 ... power supply input circuit, 14 ... power supply circuit, 15 ... delay circuit, 18 ... operation Function, 24: Processing signal creation circuit, 25: Counting circuit, 26: Operation circuit, 27: Address creation circuit
Claims (3)
ンピュータと、タイミング信号作成手段と、RAM及びROM
を含む記憶手段と、を含む遊戯機用の表示制御装置にお
いて、前記電源回路出力の立ち上がりを遅延させた遅延
信号作成回路と、該遅延信号作成回路出力と前記マイク
ロコンピュータのリセット端子とを接続する接続回路
と、前記タイミング信号作成手段から出力される所定の
タイミング信号出力を計数する、電源回路出力の立ち上
がりで起動する計数回路と、電源投入後最初の図柄表示
装置用表示データを前記ROMから読み出すアドレスを前
記計数回路の計数内容値から決定する手段と、を備えた
ことを特徴とする遊戯機用の表示制御装置。1. A power supply circuit, a symbol display device, a microcomputer, a timing signal generating means, a RAM and a ROM.
A display control device for amusement machines including: a delay signal generating circuit that delays the rise of the output of the power supply circuit; and connecting the output of the delay signal generating circuit to a reset terminal of the microcomputer. A connection circuit, a counting circuit that counts a predetermined timing signal output from the timing signal generating means, starts at a rise of a power supply circuit output, and reads out the first symbol display device display data from the ROM after power-on. Means for determining an address from the count value of the counting circuit. A display control device for a game machine.
した抵抗器と、一方の端子を該抵抗器に接続し、他の端
子を信号基準ラインに接続したコンデンサと、該抵抗器
とコンデンサとの接続部をマイクロコンピュータのリセ
ット端子に接続する接続回路と、によって構成されてい
ることを特徴とする請求項1記載の遊戯機用の表示制御
装置。2. A delay signal generating circuit comprising: a resistor connected to a power supply circuit; a capacitor having one terminal connected to the resistor and the other terminal connected to a signal reference line; 2. A display control device for a game machine according to claim 1, further comprising a connection circuit for connecting a connection portion to the reset terminal of the microcomputer.
内容値に対して所定の数値を除くように予め定めた演算
処理をなした結果をアドレスとすることを特徴とする請
求項1記載の遊戯機用の表示制御装置。3. The address determining means according to claim 1, wherein said address determining means sets a result obtained by performing a predetermined arithmetic processing so as to remove a predetermined numerical value from a count value of said counting circuit. Display control device for amusement machines.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139694A JP2849688B2 (en) | 1990-05-31 | 1990-05-31 | Display control device for amusement machines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139694A JP2849688B2 (en) | 1990-05-31 | 1990-05-31 | Display control device for amusement machines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0433671A JPH0433671A (en) | 1992-02-05 |
| JP2849688B2 true JP2849688B2 (en) | 1999-01-20 |
Family
ID=15251244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139694A Expired - Lifetime JP2849688B2 (en) | 1990-05-31 | 1990-05-31 | Display control device for amusement machines |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2849688B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2892945B2 (en) | 1994-08-05 | 1999-05-17 | ヒロセ電機株式会社 | Electrical connector for flexible board |
| JP3391431B2 (en) * | 1997-01-23 | 2003-03-31 | 住友電装株式会社 | Connector for sheet-shaped conductive path |
| JP4445443B2 (en) * | 2005-09-02 | 2010-04-07 | 株式会社オリンピア | Game machine |
| JP2013090983A (en) * | 2013-02-20 | 2013-05-16 | Daito Giken:Kk | Game machine |
-
1990
- 1990-05-31 JP JP2139694A patent/JP2849688B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0433671A (en) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2567478B2 (en) | Slot machine | |
| EP1027910A3 (en) | Game system and computer readable storage medium having game program recorded thereon | |
| JPH1033768A (en) | Gaming machine | |
| JP2008301999A (en) | Game machine | |
| JP3666912B2 (en) | Game machine | |
| JP4564630B2 (en) | Game machine | |
| JP2001157750A (en) | Image display device of pachinko machine | |
| JP2849688B2 (en) | Display control device for amusement machines | |
| JP2750808B2 (en) | Gaming machine random number generation structure | |
| JP2849687B2 (en) | Display control device for amusement machines | |
| JPH01136680A (en) | pachinko machine | |
| JPH1080569A (en) | Counter control circuit in game console management system | |
| JP2001070551A (en) | Pachinko game machine | |
| JP2916793B2 (en) | Control device for amusement machine | |
| JPH11235433A (en) | Ball shooting game machine | |
| JP2001157745A (en) | Game machine, recording medium and method for variable display | |
| US20070021177A1 (en) | Gaming machine | |
| JPH10127879A (en) | Ball game machine | |
| JPH10151247A (en) | Pachinko machine | |
| JP3946272B2 (en) | Game machine | |
| JP3623416B2 (en) | Game machine | |
| JP3707077B2 (en) | Game machine symbol display device | |
| JP4074048B2 (en) | Game machine | |
| JP2770290B2 (en) | Pachinko machine | |
| JP2001231910A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |