JP2849870B2 - Method of forming bump on electronic component mounting substrate - Google Patents
Method of forming bump on electronic component mounting substrateInfo
- Publication number
- JP2849870B2 JP2849870B2 JP30313490A JP30313490A JP2849870B2 JP 2849870 B2 JP2849870 B2 JP 2849870B2 JP 30313490 A JP30313490 A JP 30313490A JP 30313490 A JP30313490 A JP 30313490A JP 2849870 B2 JP2849870 B2 JP 2849870B2
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- metal foil
- electronic component
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 16
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 35
- 239000011888 foil Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子部品搭載用基板を構成しているリード
に、電子部品を実装したりあるいは他の基板等に接続す
るためのバンプを形成する方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial application field) The present invention forms bumps for mounting electronic components or connecting to other substrates or the like on leads constituting an electronic component mounting substrate. How to do it.
(従来の技術) 電子部品を搭載するための電子部品搭載用基板は、絶
縁性の基材に電子部品等を電気的に接続するための導体
回路を形成したものであり、電子部品の実装の形態に合
わせて種々なタイプのものが提案されてきている。中で
も、高密化された電子部品を実装するために、多数のリ
ードを有した第3図に示したような電子部品搭載用基板
も種々提案されてきている。(Prior Art) An electronic component mounting board for mounting an electronic component is formed by forming a conductor circuit for electrically connecting an electronic component or the like to an insulating base material. Various types have been proposed according to the form. Above all, various electronic component mounting substrates having a large number of leads as shown in FIG. 3 have been proposed in order to mount highly dense electronic components.
この第3図に示した電子部品搭載用基板は、例えば特
開昭60−128627号公報等において提案されているもので
あるが、絶縁性の基材から突出させたリードに電子部品
の外部接続端子を接続しながら、各リードを突出させた
デバイス穴等の開口内に電子部品を収納することによ
り、全体を薄型化したものである。このような構成を採
用するためには、各リード側か電子部品側に両者を電気
的に接続するためのバンプを形成しなければならない。
バンプはこれを溶融することによりその電気的接続を行
うものであるが、電子部品の高密化に伴って各リード間
の線巾が狭くなってくると、このようなバンプを正確に
形成することは最重要な条件となってくるものである。The electronic component mounting board shown in FIG. 3 is proposed in, for example, Japanese Patent Application Laid-Open No. 60-128627, but externally connecting the electronic component to leads protruding from an insulating base material. The electronic component is housed in an opening such as a device hole in which each lead is projected while connecting the terminals, thereby reducing the overall thickness. In order to adopt such a configuration, bumps must be formed on each lead side or electronic component side to electrically connect them.
Bumps are used to make electrical connections by melting them.However, when the line width between leads becomes narrower as electronic components become denser, such bumps must be formed accurately. Is the most important condition.
また、バンプは、これを電子部品の外部接続端子側に
形成しても、あるいは電子部品搭載基板のリード側に形
成してもどちらでもよいものであるが、もし電子部品側
に形成されたバンプが不正確なものであった場合には、
この高価な電子部品は使用することができなくなること
から、バンプを比較的安価な電子部品搭載用基板側に形
成することが、近年の傾向ともなってきている。つま
り、バンプは、電子部品搭載用基板を構成するリード側
に形成されることが主流となってきているのである。The bump may be formed on the external connection terminal side of the electronic component or may be formed on the lead side of the electronic component mounting board. If is incorrect,
Since such expensive electronic components cannot be used, forming a bump on the relatively inexpensive electronic component mounting substrate side has become a recent trend. That is, it is becoming mainstream that the bumps are formed on the lead side of the electronic component mounting substrate.
そこで、本発明者等が、各リード間の間隙や巾が小さ
くなっても、均質化されたバンプを形成するためにはど
うしたらよいかについて種々検討を重ねてきた結果、本
発明を完成したのである。Therefore, the present inventors have conducted various studies on how to form a homogenized bump even if the gap and width between the leads are reduced, and as a result, completed the present invention. It is.
(発明が解決しようとする課題) 本発明は、以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、微細でありながらも
均質化されたバンプを如何にして形成するかである。(Problems to be Solved by the Invention) The present invention has been made on the basis of the above circumstances, and the problem to be solved is how to form a fine but homogenized bump. Is.
そして、本発明の目的とするところは、リード間の間
隙や巾が狭くなってきている電子部品搭載用基板におい
て、電子部品等に対する電気的接続を確実に行うことの
できる微細でありながらも均質化されたバンプを、極め
て簡単かつ確実に形成することのできる方法を提供する
ことにある。It is an object of the present invention to provide a fine and uniform electronic component mounting board in which the gaps and widths between leads are becoming narrower. It is an object of the present invention to provide a method capable of forming a simplified bump very easily and surely.
(課題を解決するための手段) 以上の課題を解決するために、まず第一請求項に係る
発明の採った手段は、実施例において使用する符号を付
して説明すると、 「基材(12)から外方またはデバイス穴(13a)内に
突出するリード(11)を有した電子部品搭載用基板(1
0)において、その各リード(11)に、電子部品(20)
を実装するかあるいは他の基板への電気的接続を行うた
めのバンプ(14)を、次の各工程を経て形成する方法。(Means for Solving the Problems) In order to solve the above problems, first, means according to the first aspect of the invention will be described with reference numerals used in the embodiments. ), And has a lead (11) projecting outward or into the device hole (13a).
In (0), the electronic component (20) is attached to each lead (11).
Or a method of forming a bump (14) for mounting or electrically connecting to another substrate through the following steps.
(1)金属箔(11a)の所定位置に、各バンプ(14)を
メッキ等の手段によって予め形成する工程; (2)これらのバンプ(14)を有した金属箔(11a)
を、デバイス穴(13a)等となる開口(13)を形成した
あるいは開口予定部の形成された基材(12)に対して、
各バンプ(14)が開口(13)内あるいは開口予定部内に
位置するようにして一体化する工程; (3)開口(13)内に樹脂等からなるバックコート材
(15)を充填して、あるいは開口予定部内の基材を利用
して、これにより各バンプ(14)の全体を覆う工程; (4)金属箔(11a)に所定のエッチングを施して互い
に電気的に独立した各リード(11)を形成する工程; (5)開口(13)内のバックコート材(15)あるいは開
口予定部内の基材を除去することにより、各リード(1
1)の先端となるべき部分に予め形成しておいた各バン
プ(14)を露出させる工程」 である。(1) a step of previously forming each bump (14) at a predetermined position on the metal foil (11a) by means such as plating; (2) a metal foil (11a) having these bumps (14)
With respect to the substrate (12) on which an opening (13) serving as a device hole (13a) or the like is formed or an opening portion is formed.
A step of integrating the bumps (14) such that the bumps (14) are located in the openings (13) or the planned openings; (3) filling the openings (13) with a back coat material (15) made of resin or the like; Or a step of covering the whole of each bump (14) by using a base material in the opening to be opened; (4) performing predetermined etching on the metal foil (11a) to electrically separate the leads (11) from each other; (5) forming each lead (1) by removing the back coat material (15) in the opening (13) or the base material in the portion to be opened;
Step 1) of exposing each bump (14) formed in advance on the portion to be the tip. "
また、第二請求項に係る発明の採った手段は、同様
に、 「第一請求項記載の方法において次の各工程を含むこ
とを特徴とする方法。Also, the means adopted by the invention according to the second claim is a method similar to the method described in the first claim, which includes the following steps.
(1)金属箔(11a)をエッチングして各リード(11)
を形成するために、エッチングレジストとなるべきハン
ダメッキ(16)を、各バンプ(14)の全体を覆うように
しながら金属箔(11a)の表面に形成する工程; (2)このハンダメッキ(16)をエッチングレジストと
して金属箔(11a)をエッチングして各リード(11)を
形成する工程; (3)ハンダメッキ(16)をリフローさせることによ
り、各バンプ(14)及びリード(11)をハンダにより覆
うとともに、各リード(11)を電気的に独立させる工
程」 である。(1) Etching the metal foil (11a) and each lead (11)
Forming a solder plating (16) to be an etching resist on the surface of the metal foil (11a) so as to cover the entire bump (14); (2) forming the solder plating (16). ) Is used as an etching resist to etch the metal foil (11a) to form each lead (11); (3) Solder each bump (14) and lead (11) by reflowing the solder plating (16). And making the leads (11) electrically independent. "
(発明の作用及び実施例) 以上のように構成した各発明の作用を実施例とともに
説明すると、まず、 第一請求項に係る方法においては、第1図の(a)に
示すように、まず(1)金属箔(11a)の所定位置に、
各バンプ(14)をメッキ等の手段によって予め形成する
ことが必要であり、しかもこのようにすることそれ自体
が、後の工程との関係で可能となっているものである。
この金属箔(11a)に対する各バンプ(14)の形成は、
金属箔(11a)が一つの平面を構成する材料であり、し
かも平面上同一種類の金属からなるものであることか
ら、電気メッキを施して各バンプ(14)を形成する等の
ような給電を極めて安定化させ得るのであり、これによ
り形成された各バンプ(14)を均質なものとし得るので
ある。また、平面上同一の金属のみからなる平面的な金
属箔(11a)に対して、化学メッキあるいは逆にエッチ
ング加工によって各バンプ(14)を形成することは安定
的に行えるのであり、しかも転写によって各バンプ(1
4)を形成することも安定的に行えるのである。(Operation and Embodiment of the Invention) The operation of each invention configured as described above will be described together with the embodiment. First, in the method according to the first claim, as shown in FIG. (1) At a predetermined position on the metal foil (11a),
It is necessary to form each bump (14) in advance by plating or the like, and such a process itself is possible in relation to the subsequent steps.
The formation of each bump (14) on the metal foil (11a)
Since the metal foil (11a) is a material constituting one plane and is made of the same kind of metal on the plane, power supply such as forming each bump (14) by electroplating is performed. It can be extremely stabilized, so that each bump (14) formed can be homogeneous. In addition, it is possible to stably form each bump (14) on a planar metal foil (11a) composed of only the same metal on a plane by chemical plating or conversely by etching. Each bump (1
4) can be formed stably.
次に、この各バンプ(14)を形成した金属箔(11a)
を、第1図の(b)にて示すように、(2)これらのバ
ンプ(14)を有して金属箔(11a)を、デバイス穴(13
a)等となる開口(13)を形成したあるいは形成される
基材(12)に対して、各バンプ(14)が開口(13)内に
位置するようにして一体化するのである。このとき、各
バンプ(14)がリード(11)のアウターリード部に形成
されるのであれば、開口(13)は一つの電子部品搭載用
基板(10)の外形を形成する部分となるものであり、各
バンプ(14)がリード(11)のインナーリード部(電子
部品(20)の外部接続端子が接続される部分である)に
形成されるのであれば、開口(13)は第1図の(e)に
て示すようなデバイス穴(13a)となるものであり、い
ずれの場合でも可能である。また、後述する実施例にお
いては、基材(12)として所謂フィルム状のものを採用
しているが、所謂リジッド基材であってもよいし、感光
性の液状ポリイミド樹脂によって形成されるものであっ
てもよい。なお、この感光性の液状ポリイミド樹脂によ
って基材(12)を形成する場合には、各リード(11)を
突出させるための開口(13)は金属箔(11a)との一体
化後に形成して実施してもよい。Next, the metal foil (11a) on which the bumps (14) are formed
As shown in FIG. 1 (b), (2) a metal foil (11a) having these bumps (14) is inserted into a device hole (13).
a) The bumps (14) are integrated with the base material (12) on which the openings (13) serving as etc. are formed or formed so as to be located in the openings (13). At this time, if each bump (14) is formed on the outer lead portion of the lead (11), the opening (13) is a portion that forms the outer shape of one electronic component mounting board (10). If each bump (14) is formed in the inner lead portion of the lead (11) (the portion to which the external connection terminal of the electronic component (20) is connected), the opening (13) is formed as shown in FIG. It becomes a device hole (13a) as shown in (e) of FIG. In the examples described later, a so-called film-shaped substrate is used as the substrate (12). However, a so-called rigid substrate may be used, or a substrate made of a photosensitive liquid polyimide resin may be used. There may be. When the substrate (12) is formed of the photosensitive liquid polyimide resin, the opening (13) for projecting each lead (11) is formed after being integrated with the metal foil (11a). May be implemented.
そして、予めデバイス穴(13a)となる開口(13)が
形成された基材(12)にあっては、第1図の(c)に示
すように、(3)開口(13)内に樹脂等からなるバック
コート材(15)を充填して、これにより各バンプ(14)
の全体を覆うのである。これは次の(4)の工程におい
てこのバックコート材(15)及び基材(12)を利用しな
がら、金属箔(11a)に所定のエッチングを施して互い
に電気的に独立した各リード(11)を形成する必要があ
るが、このエッチングに際してのエッチングレジストと
してバックコート材(15)を利用する必要があるからで
ある。従って、このバックコート材(15)の材料として
は、金属箔(11a)に対するエッチングレジストとして
の作用をするとともに、このバックコート材(15)は後
の(5)において除去する必要があることから、基材
(12)を溶かさない溶剤に溶ける材料を使用することが
必要である。そのために、後述の実施例においては、銅
製の金属箔(11a)及びポリイミド製の基材(12)を採
用した場合に、このバックコート材(15)の材料として
は感光性アクリル樹脂を使用しているのである。Then, as shown in FIG. 1C, in the base material (12) in which the opening (13) to become the device hole (13a) is formed, (3) the resin is placed in the opening (13). The back coat material (15) consisting of the bumps (14)
It covers the whole. This is because in the next step (4), the metal foil (11a) is subjected to a predetermined etching while utilizing the back coat material (15) and the base material (12) to electrically separate the leads (11) from each other. ) Must be formed, but it is necessary to use the back coat material (15) as an etching resist for this etching. Therefore, the material of the back coat material (15) acts as an etching resist for the metal foil (11a), and the back coat material (15) needs to be removed in (5) later. It is necessary to use a material that is soluble in a solvent that does not dissolve the base material (12). Therefore, in the examples described later, when a copper metal foil (11a) and a polyimide base material (12) are employed, a photosensitive acrylic resin is used as a material of the back coat material (15). -ing
その後、第1図の(d)に示すように、常法により、
(4)このバックコート材(15)及び基材(12)を利用
しながら、金属箔(11a)に所定のエッチングを施して
互いに電気的に独立した各リード(11)を形成するので
ある。この場合、金属箔(11a)上に導体回路や各リー
ド(11)を形成するためのマスクを配置しなければなら
ず、しかもこのマスクの各バンプ(14)に対する位置決
めを行わなければならないが、実施例においてはこの位
置決めを次のようにして行っている。すなわち、各バン
プ(14)が形成されている部分は、金属が厚くなってい
ることに着目して、X線を利用した厚膜計を使用して各
バンプ(14)の位置決定を行い、この位置に基づいて金
属箔(11a)をエッチングするためのマスクを形成する
のである。これにより、第1図の(d)または(e)に
示したように、各リード(11)の先端にバンプ(14)が
確実に位置することになるのである。After that, as shown in FIG.
(4) Using the back coat material (15) and the base material (12), the metal foil (11a) is subjected to predetermined etching to form the electrically independent leads (11). In this case, a mask for forming the conductive circuit and each lead (11) must be arranged on the metal foil (11a), and the mask must be positioned with respect to each bump (14). In the embodiment, this positioning is performed as follows. That is, paying attention to the fact that the metal where the bumps (14) are formed is thicker, the position of each bump (14) is determined using a thick film meter using X-rays, Based on this position, a mask for etching the metal foil (11a) is formed. As a result, as shown in FIG. 1 (d) or (e), the bumps (14) are securely located at the tips of the leads (11).
最後に、第1図の(e)に示すように、(5)不要と
なった開口(13)内のバックコート材(15)を除去する
ことにより、各リード(11)の先端となるべき部分に予
め形成しておいた各バンプ(14)を露出させることによ
り、必要なバンプ(14)を有した電子部品搭載用基板
(10)が完成されるのである。このバックコート材(1
5)の除去は、これを感光性アクリル樹脂によって形成
した場合は、その剥離材を使用することにより行った。Finally, as shown in FIG. 1 (e), (5) by removing the unnecessary back coat material (15) in the opening (13), it becomes the tip of each lead (11). By exposing each of the bumps (14) formed in advance on the portion, the electronic component mounting substrate (10) having the necessary bumps (14) is completed. This back coat material (1
The removal of 5) was performed by using a release material when this was formed of a photosensitive acrylic resin.
一方、第二請求項に係る発明においては、工程(1)
及び工程(2)が上述した第一請求項に係るそれとその
構成及び作用は同じであるが、工程(3)から次のよう
に異なったものとなっている。なお、第2図の(イ)及
び(ロ)は第1図の(a)及び(b)にそれぞれ対応し
ている。On the other hand, in the invention according to the second claim, step (1)
And the step (2) has the same structure and operation as those according to the first claim described above, but differs from the step (3) as follows. 2A and 2B correspond to FIGS. 1A and 1B, respectively.
さて、第2図の(ハ)に示すように、(3)金属箔
(11a)をエッチングして各リード(11)を形成するた
めに、エッチングレジストとなるべきハンダメッキ(1
6)を、各バンプ(14)の全体を覆うようにしながら、
金属箔(11a)の表面に形成するのである。つまり、こ
の第二請求項に係る発明においては、金属箔(11a)か
ら各リード(11)を形成するエッチングのためのエンチ
ングレジストとして、必要な導体回路やリード(11)と
なる部分以外に形成したハンダメッキ(16)を採用して
いるのである。そして、第2図の(ニ)に示すように、
(4)このハンダメッキ(16)をエッチングレジストと
して金属箔(11a)をエッチングして各リード(11)を
形成するのである。これにより、図示の上下両側がハン
ダメッキ(16)によって覆われて必要なバンプ(14)を
そのまま備えたリード(11)が形成されるのである。As shown in (c) of FIG. 2, (3) in order to form the leads (11) by etching the metal foil (11a), solder plating (1) to be an etching resist is used.
6), while covering the whole of each bump (14),
It is formed on the surface of the metal foil (11a). In other words, in the invention according to the second claim, as an etching resist for etching for forming each lead (11) from the metal foil (11a), a portion other than a necessary conductor circuit and a portion to become the lead (11) is used. The formed solder plating (16) is used. Then, as shown in (d) of FIG.
(4) Using the solder plating (16) as an etching resist, the metal foil (11a) is etched to form each lead (11). As a result, the upper and lower sides of the drawing are covered with the solder plating (16), and the leads (11) having the necessary bumps (14) as they are are formed.
この第1図の(ニ)の状態のままでは、特に各リード
(11)の内端がハンダメッキ(16)によってショートし
た状態にあり、また場合によっては各リード(11)の途
中でハンダメッキ(16)による橋架けが形成されること
もあり得るので、(5)ハンダメッキ(16)をリフロー
させることにより、各バンプ(14)及びリード(11)を
ハンダにより覆うとともに、各リード(11)を電気的に
独立させることにより、第2図の(ホ)に示すような電
子部品搭載用基板(10)を完成させるのである。In the state shown in FIG. 1D, particularly, the inner ends of the leads (11) are short-circuited by solder plating (16), and in some cases, solder plating is performed in the middle of each lead (11). (5) The bumps (14) and the leads (11) are covered with solder by reflowing the solder plating (16). The electronic component mounting substrate (10) as shown in FIG. 2 (e) is completed by electrically isolating the electronic components.
この第二請求項に係る方法においては、電子部品搭載
用基板(10)として完成した後の各バンプ(14)をハン
ダメッキ(16)によって包むことができるのであるか
ら、各バンプ(14)を溶融させることにより、各リード
(11)と電子部品(20)の外部接続端子との電気的接続
を行うものとしての作用をより一層確実なものとし得る
のである。In the method according to the second claim, since the bumps (14) after being completed as the electronic component mounting substrate (10) can be wrapped by solder plating (16), each bump (14) is By melting, it is possible to further assure the function of making electrical connection between each lead (11) and the external connection terminal of the electronic component (20).
(発明の効果) 以上詳述した通り、各発明においては、各リード(1
1)や導体回路を形成するための金属箔(11a)に対し
て、予め必要なバンプ(14)を形成しておき、このバン
プ(14)を保護しながら金属箔(11a)から各リード(1
1)を形成するようにしたので、リード間の間隙や巾が
狭くなってきている電子部品搭載用基板において、電子
部品等に対する電気的接続を確実に行うことのできる微
細でありながらも均質化されたバンプを、極めて簡単か
つ確実に形成することのできる方法を提供することがで
きるのである。(Effects of the Invention) As described in detail above, in each invention, each lead (1
A necessary bump (14) is formed in advance on the metal foil (11a) for forming 1) and the conductor circuit, and each lead (14) is formed from the metal foil (11a) while protecting the bump (14). 1
Because of the formation of (1), in the electronic component mounting substrate where the gap and width between the leads are becoming narrower, it is fine but homogenous that can reliably make electrical connection to electronic components etc. Thus, it is possible to provide a method capable of forming the formed bump very easily and surely.
特に、第一請求項に係る発明においては、金属箔(11
a)に形成したバンプ(14)を基材(12)の開口(13)
内に入るようにしてこれをバックコート材(15)によっ
て保護した後、金属箔(11a)をエッチングして各リー
ド(11)を形成するようにしたので、従来の技術から一
般に行われているエッチング方法や装置をそのまま利用
しながら、必要なバンプ(14)を備えてファイン化でき
るリード(11)をも形成することができるのであり、こ
れにより、電子部品搭載用基板(10)自体のファイン化
をも、コスト増大を招くことなく容易に達成することが
できるのである。In particular, in the invention according to the first claim, the metal foil (11
The bumps (14) formed in a) are inserted into the openings (13) in the substrate (12).
After being protected by a back coat material (15) so as to enter the inside, each lead (11) is formed by etching the metal foil (11a), which is generally performed from the prior art. It is possible to form the leads (11) that can be made fine by providing the necessary bumps (14) while using the etching method and apparatus as they are, thereby making it possible to make the electronic component mounting substrate (10) itself fine. This can be easily achieved without increasing the cost.
また、第二請求項に係る発明によれば、リード(11)
のためのエッチングレジストとして使用したハンダメッ
キ(16)を、バンプ(14)を構成する材料としても利用
することができ、これにより、信頼性の高いバンプ(1
4)を容易かつ確実に形成することができるのである。According to the second aspect of the invention, the lead (11)
The solder plating (16) used as an etching resist can be used as a material for forming the bump (14).
4) can be formed easily and reliably.
第1図の(a)〜(e)は第一請求項に係る方法を工程
順に示した部分拡大断面図、第2図の(イ)〜(ホ)は
第二請求項に係る方法を工程順に示した部分拡大断面
図、第3図は電子部品を搭載するためのリードを備えた
一般的な電子部品搭載用基板示す部分断面図、第4図は
バンプをメサ方式によって形成した状態の部分拡大断面
図である。 符号の説明 10……電子部品搭載用基板、11……リード、11a……金
属箔、12……基材、13……開口、13a……デバイス穴、1
4……バンプ、15……バックコート材、16……ハンダメ
ッキ、20……電子部品。1 (a) to 1 (e) are partially enlarged sectional views showing the method according to the first claim in the order of steps, and FIGS. 2 (a) to 2 (e) show the method according to the second claim. FIG. 3 is a partial cross-sectional view showing a general electronic component mounting substrate having leads for mounting electronic components, and FIG. 4 is a portion in which bumps are formed by a mesa method. It is an expanded sectional view. Explanation of reference numeral 10: electronic component mounting board, 11: lead, 11a: metal foil, 12: base material, 13: opening, 13a: device hole, 1
4 ... Bump, 15 ... Back coat material, 16 ... Solder plating, 20 ... Electronic parts.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀場 保宏 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 特開 平3−99448(JP,A) 特開 昭61−172361(JP,A) 特開 昭56−8834(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Yasuhiro Horiba 300 Aoyagi-cho, Ogaki-shi, Gifu IBIDEN Corporation Aoyagi Factory (56) References JP-A-3-99448 (JP, A) JP-A-61-172361 (JP, A) JP-A-56-8834 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/60 311
Claims (2)
るリードを有した電子部品搭載用基板において、その各
リードに、電子部品を実装するかあるいは他の基板への
電気的接続を行うためのバンプを、次の各工程を経て形
成する方法。 (1)金属箔の所定位置に、前記各バンプをメッキ等の
手段によって予め形成する工程; (2)これらのバンプを有した金属箔を、前記デバイス
穴等となる開口を形成したあるいは開口予定部の形成さ
れた基材に対して、前記各バンプが前記開口内あるいは
開口予定部内に位置するようにして一体化する工程; (3)前記開口内に樹脂等からなるバックコート材を充
填して、あるいは前記開口予定部内の基材を利用して、
これにより前記各バンプの全体を覆う工程; (4)前記金属箔に所定のエッチングを施して互いに電
気的に独立した前記各リードを形成する工程; (5)前記開口内のバックコート材あるいは前記開口予
定部内の基材を除去することにより、各リードの先端と
なるべき部分に予め形成しておいた前記各バンプを露出
させる工程;An electronic component mounting board having leads protruding outward from a base material or into a device hole for mounting an electronic component on each of the leads or making an electrical connection to another substrate. Of forming the bumps through the following steps. (1) a step of previously forming each of the bumps at a predetermined position on the metal foil by means such as plating; (2) a metal foil having these bumps is formed or scheduled to have an opening to be the device hole or the like; A step of integrating each of the bumps with the base material on which the portions are formed such that each of the bumps is located in the opening or the opening to be opened; Or, using the base material in the scheduled opening portion,
(4) performing predetermined etching on the metal foil to form the respective leads that are electrically independent from each other; (5) back coating material in the opening or the above-described method. A step of exposing each of the bumps formed in advance on a portion to be a tip of each lead by removing the base material in the portion to be opened;
を含むことを特徴とする方法。 (1)前記金属箔をエッチングして前記各リードを形成
するために、エッチングレジストとなるべきハンダメッ
キを、前記各バンプの全体を覆うようにしながら前記金
属箔の表面に形成する工程; (2)このハンダメッキをエッチングレジストとして前
記金属箔をエッチングして各リードを形成する工程; (3)前記ハンダメッキをリフローさせることにより、
前記各バンプ及びリードをハンダにより覆うとともに、
各リードを電気的に独立させる工程。2. The method according to claim 1, further comprising the following steps. (1) forming a solder plating to be an etching resist on the surface of the metal foil so as to cover the entire bumps in order to form the leads by etching the metal foil; Forming a lead by etching the metal foil using the solder plating as an etching resist; and (3) reflowing the solder plating.
While covering each of the bumps and leads with solder,
The process of electrically isolating each lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30313490A JP2849870B2 (en) | 1990-11-07 | 1990-11-07 | Method of forming bump on electronic component mounting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30313490A JP2849870B2 (en) | 1990-11-07 | 1990-11-07 | Method of forming bump on electronic component mounting substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04176140A JPH04176140A (en) | 1992-06-23 |
| JP2849870B2 true JP2849870B2 (en) | 1999-01-27 |
Family
ID=17917293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30313490A Expired - Lifetime JP2849870B2 (en) | 1990-11-07 | 1990-11-07 | Method of forming bump on electronic component mounting substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2849870B2 (en) |
-
1990
- 1990-11-07 JP JP30313490A patent/JP2849870B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04176140A (en) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI287418B (en) | Printed wiring board and semiconductor device | |
| JPH05243714A (en) | Film wiring board and manufacturing method thereof | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US6036836A (en) | Process to create metallic stand-offs on an electronic circuit | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JP3060020B2 (en) | Manufacturing method of electronic component mounting device | |
| JP2849870B2 (en) | Method of forming bump on electronic component mounting substrate | |
| JP3650500B2 (en) | Circuit board and manufacturing method thereof | |
| JPH05144815A (en) | Substrate for mounting electronic components having bumps | |
| JP2717198B2 (en) | Method of forming bumps on printed wiring board | |
| JP2760360B2 (en) | Solder bump and its manufacturing method | |
| JP2009135241A (en) | Circuit board, manufacturing method thereof, and semiconductor device using the same | |
| JPH11274155A (en) | Semiconductor device | |
| CN112638054A (en) | Manufacturing method of circuit board | |
| JP3224056B2 (en) | Flexible circuit board with bumps and method of manufacturing the same | |
| JP2779853B2 (en) | Manufacturing method of connection intermediate between inner lead and electronic component | |
| JP2756844B2 (en) | Printed wiring board with bump | |
| JPH03171760A (en) | Semiconductor device and manufacture thereof | |
| JP2769723B2 (en) | Film carrier | |
| JPH0795556B2 (en) | Tape carrier manufacturing method | |
| JP2799466B2 (en) | Electronic component mounting bumps | |
| JPS58210693A (en) | Printed circuit board | |
| KR100763963B1 (en) | TvG semiconductor package substrate and manufacturing method thereof | |
| JP2000277900A (en) | Manufacturing method of solder coated composite circuit board | |
| JP2000307212A (en) | Wiring board and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |