Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2850599B2 - Analog output circuit - Google Patents
[go: Go Back, main page]

JP2850599B2 - Analog output circuit - Google Patents

Analog output circuit

Info

Publication number
JP2850599B2
JP2850599B2 JP27437091A JP27437091A JP2850599B2 JP 2850599 B2 JP2850599 B2 JP 2850599B2 JP 27437091 A JP27437091 A JP 27437091A JP 27437091 A JP27437091 A JP 27437091A JP 2850599 B2 JP2850599 B2 JP 2850599B2
Authority
JP
Japan
Prior art keywords
voltage
output
transistor
power supply
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27437091A
Other languages
Japanese (ja)
Other versions
JPH05114844A (en
Inventor
一郎 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP27437091A priority Critical patent/JP2850599B2/en
Publication of JPH05114844A publication Critical patent/JPH05114844A/en
Application granted granted Critical
Publication of JP2850599B2 publication Critical patent/JP2850599B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は例えば定電圧電源回路に
適するアナログ出力回路であって、電界効果トランジス
タを出力トランジスタに用いてその耐圧値よりも高い電
源電圧の下でアナログ動作をさせるものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog output circuit suitable for, for example, a constant-voltage power supply circuit, which uses a field-effect transistor as an output transistor to perform analog operation under a power supply voltage higher than its withstand voltage. .

【0002】[0002]

【従来の技術】周知のように電界効果トランジスタは入
力インピーダンスが高い特徴があり、これを利用して弱
い入力信号でそのゲートを制御しながらアナログ出力を
比較的低い出力インピーダンスで取り出すことができ
る。以下、このアナログ出力回路の従来例の構成と動作
を図5と図6を参照して説明する。
2. Description of the Related Art As is well known, a field effect transistor has a feature of high input impedance, and by utilizing this, an analog output can be taken out with a relatively low output impedance while controlling the gate with a weak input signal. Hereinafter, the configuration and operation of the analog output circuit according to the related art will be described with reference to FIGS.

【0003】図5に示すように1対の電源電位点VとE
の相互間に電界効果形の出力トランジスタ1と抵抗3を
直列接続し、入力信号Siにより出力トランジスタ1をゲ
ート制御しながらそれと抵抗3の相互接続点からアナロ
グな出力信号Soを取り出す。正常な状態では出力トラン
ジスタ1はその完全オフと完全オンの中間であるほぼ線
状の特性範囲内でアナログな制御動作を行ない、この状
態の出力信号Soはもちろん電源電圧Vを出力トランジス
タ1のチャネル抵抗値と抵抗3の抵抗値により分圧した
値をとる。図5の例では出力トランジスタ1はpチャネ
ル形なので電源電圧Vの電位点側に接続され、そのゲー
トに制御速度を設定するための抵抗4が接続される。こ
の抵抗4の抵抗値は出力トランジスタ1のゲートの静電
容量との時定数が所望値, ふつうは数nS〜数μSにな
るように設定される。
As shown in FIG. 5, a pair of power supply potential points V and E
, A field effect output transistor 1 and a resistor 3 are connected in series, and while an output transistor 1 is gate-controlled by an input signal Si, an analog output signal So is extracted from an interconnection point between the output transistor 1 and the resistor 3. In a normal state, the output transistor 1 performs an analog control operation within a substantially linear characteristic range between the completely off state and the completely on state. In this state, not only the output signal So but also the power supply voltage V is applied to the channel of the output transistor 1. A value obtained by dividing the voltage by the resistance value and the resistance value of the resistor 3 is used. In the example of FIG. 5, since the output transistor 1 is a p-channel type, it is connected to the potential point side of the power supply voltage V, and its gate is connected to the resistor 4 for setting the control speed. The resistance value of the resistor 4 is set so that the time constant with the capacitance of the gate of the output transistor 1 becomes a desired value, usually several nS to several μS.

【0004】なお、この出力回路では起動時に出力信号
Soをできるだけ速く立ち上げるため入力信号Siを一時的
に接地側電位Eに落として出力トランジスタ1を完全オ
ンの状態にし、停止時には入力信号Siを電源側電位Vに
上げて出力トランジスタ1を完全オフ状態にする。さら
に、かかる起動時や停止時に限らず正常動作時にも、入
力信号Siにノイズが混入してそのスパイク状電圧により
出力トランジスタ1のゲートが絶縁破壊するおそれがあ
る。ダイオード5と6はこのゲートの保護用であって、
ダイオード5はゲート電位が電源電圧V以上に上がった
ときに導通してそのふつう 0.5〜0.6V程度の順方向電圧
以上はそれを上回らないように制限し、ダイオード6は
ゲート電位が接地電位E以下に下がったとき導通してそ
の順方向電圧以上はそれを下回らないように制限する。
In this output circuit, the output signal is
In order to raise So as quickly as possible, the input signal Si is temporarily dropped to the ground side potential E to completely turn on the output transistor 1, and when stopped, the input signal Si is raised to the power supply side potential V to completely turn off the output transistor 1. State. Furthermore, not only at the time of starting and stopping, but also during normal operation, noise may be mixed into the input signal Si and the gate of the output transistor 1 may be broken down due to the spike voltage. Diodes 5 and 6 are for protecting this gate,
The diode 5 conducts when the gate potential rises above the power supply voltage V, and normally limits the forward voltage of about 0.5 to 0.6 V so as not to exceed it. The diode 6 has a gate potential that is less than the ground potential E. When the power supply voltage drops, the voltage is turned on to limit the voltage not to fall below the forward voltage.

【0005】図6の従来例は出力トランジスタ2にnチ
ャネル形の電界効果トランジスタを用いる点が図5と異
なるのみで他はこれと同様である。この例ではnチャネ
ル形の出力トランジスタ2が接地電位点E側に接続さ
れ、出力回路の起動時には電源電圧V, 停止時には接地
電位Eの電位の入力信号Siがそのゲートにそれぞれ与え
られる。ダイオード5や6によるこの出力トランジスタ
2のゲートの絶縁破壊に対する保護作用も図5の場合と
同じである。
The conventional example of FIG. 6 differs from that of FIG. 5 only in that an n-channel type field effect transistor is used as the output transistor 2, and is otherwise the same. In this example, the n-channel type output transistor 2 is connected to the ground potential point E side, and an input signal Si of a potential of the ground potential E is supplied to its gate when the output circuit is activated and when the output circuit is stopped. The protection effect of the diodes 5 and 6 against the dielectric breakdown of the gate of the output transistor 2 is the same as in FIG.

【0006】[0006]

【発明が解決しようとする課題】しかし、図5や図6の
従来のアナログ出力回路では電源電圧Vが高くなると、
出力トランジスタ1や2のゲートを保護できなくなる。
すなわち、図5や図6の回路ではダイオード5と6の順
方向電圧をVfとすると出力トランジスタ1や2のゲート
の電位を前の説明からわかるように−Vf〜V+Vfの範囲
に制限できるが、V+Vfの値が出力トランジスタ1や2
のゲート耐圧を越える程度まで電源電圧Vが高くなると
ゲートを保護できなくなる。
However, in the conventional analog output circuits shown in FIGS. 5 and 6, when the power supply voltage V increases,
The gates of the output transistors 1 and 2 cannot be protected.
That is, in the circuits shown in FIGS. 5 and 6, when the forward voltage of the diodes 5 and 6 is Vf, the potential of the gates of the output transistors 1 and 2 can be limited to the range from -Vf to V + Vf as can be understood from the above description. If the value of V + Vf is output transistor 1 or 2
If the power supply voltage V becomes high enough to exceed the gate breakdown voltage of the gate, the gate cannot be protected.

【0007】このため、図5や図6の従来のアナログ出
力回路が実際に適用可能なのは電源電圧Vが出力トラン
ジスタ1や2のゲート耐圧の半分程度までで、所望の電
圧値の出力信号Soを得るに必要な電源電圧Vがこの限界
を越えると適用できないことになる。この問題の解決に
は出力トランジスタ1や2のゲート酸化膜を厚くして耐
圧を上げればよいが、制御ゲインが低下しやすいのでア
ナログ動作をさせる上で非常に不利になる。また、ゲー
トの電位変化を極力狭い範囲に限定することも可能であ
るが起動時や停止時の動作が遅くなる欠点が生じる。
For this reason, the conventional analog output circuits shown in FIGS. 5 and 6 are actually applicable only when the power supply voltage V is about half of the gate withstand voltage of the output transistors 1 and 2 and the output signal So of a desired voltage value is output. If the required power supply voltage V exceeds this limit, it cannot be applied. To solve this problem, the breakdown voltage may be increased by increasing the thickness of the gate oxide film of the output transistors 1 and 2. However, the control gain is easily reduced, which is very disadvantageous in performing the analog operation. Further, it is possible to limit the change in the gate potential to a narrow range as much as possible, but there is a disadvantage that the operation at the time of starting or stopping is slowed down.

【0008】本発明の目的はかかる問題点を解決して、
アナログ動作に適する電界効果形の出力トランジスタの
ゲート耐圧値に制約されずに、アナログ出力回路を従来
より高い電源電圧下で動作させ得るようにすることにあ
る。
An object of the present invention is to solve such a problem,
An object of the present invention is to make it possible to operate an analog output circuit under a higher power supply voltage than before, without being limited by a gate withstand voltage of a field-effect output transistor suitable for analog operation.

【0009】[0009]

【課題を解決するための手段】この目的は本発明のアナ
ログ出力回路によれば、1対の電源電位点の相互間にア
ナログ動作の電界効果形の出力トランジスタと抵抗を直
列接続し、出力トランジスタのゲートと抵抗側の電源電
位点との間にアナログ動作の入力トランジスタを接続
し、出力トランジスタのゲートと出力トランジスタ側の
電源電位点との間に分圧用抵抗と電圧制限要素を並列に
接続して、入力トランジスタを入力信号により制御して
出力トランジスタと抵抗の相互接続点から出力信号を取
り出すことによって達成される。
According to the present invention, there is provided an analog output circuit comprising: a series connection of a field effect output transistor and a resistor for analog operation between a pair of power supply potential points; An input transistor for analog operation is connected between the gate of the transistor and the power supply potential point on the resistor side, and a voltage dividing resistor and a voltage limiting element are connected in parallel between the gate of the output transistor and the power supply potential point on the output transistor side. This is achieved by controlling the input transistor by the input signal and extracting the output signal from the interconnection point between the output transistor and the resistor.

【0010】なお、入力トランジスタとしてバイポーラ
形を用い、コレクタ・エミッタ間を出力トランジスタの
ゲートと抵抗側の電源電位点の間に接続して、ベースを
入力信号により制御するのが有利である。また、電圧制
限要素としては例えば通常のツェナーダイオードを利用
することでよいが、これに双方向の電圧に対する制限機
能をもたせるのが望ましく、このためには電圧制限要素
を互いに逆方向に直列または並列接続された1対のツェ
ナーダイオードで構成するのがよい。
It is advantageous to use a bipolar input transistor, connect the collector and the emitter between the gate of the output transistor and the power supply potential point on the resistance side, and control the base by an input signal. As the voltage limiting element, for example, a normal Zener diode may be used, but it is desirable that the voltage limiting element be provided with a bidirectional voltage limiting function. For this purpose, the voltage limiting elements are connected in series or in parallel in opposite directions. It is preferable to use a pair of connected zener diodes.

【0011】さらに、本発明の実際の適用面では出力ト
ランジスタのソース・ドレイン間の保護も必要になるこ
とが多く、このために電源電圧と同方向の電圧に対する
電圧制限要素としてツェナーダイオード等をそのソース
・ドレイン間に接続するのが望ましい。なお、本発明は
定電圧電源回路への適用にとくに有利で、この場合は出
力信号の基準電圧値との差信号を入力信号として入力ト
ランジスタを制御し、アナログ出力回路の出力信号を定
電圧出力として取り出せばよい。
Further, in practical application of the present invention, protection between the source and drain of the output transistor is often required. For this reason, a Zener diode or the like is used as a voltage limiting element for a voltage in the same direction as the power supply voltage. It is desirable to connect between source and drain. Note that the present invention is particularly advantageous for application to a constant voltage power supply circuit. In this case, the input transistor is controlled using a difference signal between the output signal and the reference voltage value as an input signal, and the output signal of the analog output circuit is output as a constant voltage output. It should be taken out as.

【0012】[0012]

【作用】本発明では電源電圧の値と所望の出力信号値と
ゲート耐圧に応じた最適電位を出力トランジスタのゲー
トに与えるため、前項の構成にいう入力トランジスタを
ゲートと抵抗側の電源電位点の間に,分圧抵抗をゲート
と出力トランジスタ側の電源電位点の間にそれぞれ設
け、入力トランジスタと分圧抵抗で電源電圧を分圧して
アナログ出力回路の定常動作時に出力トランジスタのゲ
ートに耐圧値以下の電圧を掛けることにより、耐圧値に
制約されず任意の電源電圧と出力信号電圧に対してアナ
ログ出力回路を容易に構成できるようにする。
According to the present invention, in order to provide an optimum potential corresponding to the value of the power supply voltage, the desired output signal value and the gate withstand voltage to the gate of the output transistor, the input transistor described in the preceding section is connected to the gate and the power supply potential point on the resistance side. In between, a voltage dividing resistor is provided between the gate and the power supply potential point on the output transistor side, and the power supply voltage is divided by the input transistor and the voltage dividing resistor. , The analog output circuit can be easily configured for any power supply voltage and output signal voltage regardless of the withstand voltage value.

【0013】また本発明は、出力回路の起動や停止時に
出力トランジスタのゲートに掛かる電圧を合理的に制限
するため、前項の構成中にいう電圧制限要素をゲートと
出力トランジスタ側の電源電位点の間に接続することに
より、ゲートの耐圧から許容される限度一杯に出力トラ
ンジスタを使ってアナログ出力回路の起動や停止動作を
速めるものである。
Further, according to the present invention, in order to rationally limit the voltage applied to the gate of the output transistor when the output circuit is started or stopped, the voltage limiting element referred to in the configuration of the preceding paragraph is replaced with the gate and the power supply potential point on the output transistor side. By connecting them in between, the starting and stopping operations of the analog output circuit are accelerated by using the output transistor to the fullest extent permitted by the withstand voltage of the gate.

【0014】[0014]

【実施例】以下、図面を参照して本発明の実施例を説明
する。まずはじめに、図3と図4を用いて、本発明によ
るアナログ出力回路の基本的な実施態様をそれぞれpチ
ャネル形とnチャネル形の出力トランジスタを用いる場
合について説明し、図1と図2に本発明回路を定電圧電
源回路に適用した実施例を同様にそれぞれpチャネル形
とnチャネル形の出力トランジスタを用いる場合につい
て説明する。なお、これらの実施例では入力トランジス
タにバイポーラ形を用いることとするが、本発明はもち
ろんこれ以外の態様でも適宜に実施することができる。
Embodiments of the present invention will be described below with reference to the drawings. First, a basic embodiment of an analog output circuit according to the present invention using p-channel type and n-channel type output transistors will be described with reference to FIGS. 3 and 4, and FIG. 1 and FIG. Embodiments in which the inventive circuit is applied to a constant voltage power supply circuit will be described in the case of using p-channel and n-channel output transistors. In these embodiments, a bipolar transistor is used for the input transistor. However, the present invention can be applied to other embodiments as appropriate.

【0015】図3のアナログ出力回路20において、出力
トランジスタ1と抵抗3とを1対の電源電位点VとEの
間に直列接続して相互接続点から出力信号Soを取り出す
のは従来と同じであるが、本発明では出力トランジスタ
1をゲート耐圧の半分以上の電源電圧下で動作させ得る
点が異なる。すなわち、出力トランジスタ1のゲート耐
圧の保証値が8Vの時、電源電圧Vはその半分の4Vよ
り高い例えば10〜15Vとされる。図3の実施例では出力
トランジスタ1はpチャネル形なのでこの電源電圧Vの
電源電位点側に接続される。逆に接地電位点E側に接続
される抵抗3はアナログ出力回路20の起動時や停止時を
除く正常な状態で電源電圧Vをアナログ動作の出力トラ
ンジスタ1のオン抵抗とともに分割して所望の例えば5
〜10Vの電圧の出力信号Soが得られるよう数百Ωの抵抗
値に設定される。
In the analog output circuit 20 of FIG. 3, the output transistor So and the resistor 3 are connected in series between a pair of power supply potential points V and E, and the output signal So is extracted from the interconnection point as in the prior art. However, the present invention is different in that the output transistor 1 can be operated under a power supply voltage that is at least half the gate withstand voltage. That is, when the guaranteed value of the gate breakdown voltage of the output transistor 1 is 8 V, the power supply voltage V is set to, for example, 10 to 15 V, which is higher than the half of 4 V. In the embodiment shown in FIG. 3, since the output transistor 1 is a p-channel type, it is connected to the power supply potential point side of the power supply voltage V. Conversely, the resistor 3 connected to the ground potential point E divides the power supply voltage V together with the on-resistance of the output transistor 1 for analog operation in a normal state except when the analog output circuit 20 is started or stopped, and 5
The resistance value is set to several hundred Ω so that an output signal So of a voltage of 1010 V is obtained.

【0016】本発明ではアナログ動作の入力トランジス
タ11を出力トランジスタ1のゲートと抵抗3側の電源電
位点Eの間に接続し、かつ分圧用抵抗13と電圧制限要素
14をゲートと出力トランジスタ1側の電位点Vの間に並
列に接続し、この実施例ではnpn形の入力トランジスタ1
1をそのベースに与える入力信号Siによってアナログ制
御する。分圧用抵抗13はアナログ出力回路20の上述の正
常な動作状態における出力トランジスタ1のゲート電位
の設定用であり、アナログ動作中の入力トランジスタ11
の抵抗とともに電源電圧Vを分圧して、ゲートにその耐
圧値以下の電圧しか掛からないようにふつうは数十kΩ
の高抵抗値に設定される。
In the present invention, the input transistor 11 for analog operation is connected between the gate of the output transistor 1 and the power supply potential point E on the resistor 3 side, and the voltage dividing resistor 13 and the voltage limiting element
14 is connected in parallel between the gate and the potential point V on the output transistor 1 side.
Analog control is performed by the input signal Si which gives 1 to the base. The voltage dividing resistor 13 is used to set the gate potential of the output transistor 1 in the above-described normal operation state of the analog output circuit 20.
Divides the power supply voltage V together with the resistance of the power supply and normally applies a voltage of several tens of kΩ so that only a voltage lower than the breakdown voltage is applied to the gate.
Is set to a high resistance value.

【0017】電圧制限要素14は出力トランジスタ1のゲ
ートの保護用であり、例えば図3のようにツェナーダイ
オードをこれに用いることでよく、そのツェナー電圧が
出力トランジスタ10のゲート耐圧を若干下回るよう選定
される。例えば、出力トランジスタ1のゲート耐圧が上
述の8Vの場合、電圧制限要素14の制限電圧を6Vに選
定して電圧制限要素15の例えば 0.6Vの順方向電圧を加
えても耐圧値を越える電圧がゲートに掛かり得ないよう
にする。
The voltage limiting element 14 is for protecting the gate of the output transistor 1. For example, a Zener diode may be used for this as shown in FIG. 3, and the Zener voltage is selected so as to be slightly lower than the gate breakdown voltage of the output transistor 10. Is done. For example, when the gate withstand voltage of the output transistor 1 is 8V, the voltage exceeding the withstand voltage value is selected even when the voltage limit of the voltage limiting element 14 is set to 6V and a forward voltage of, for example, 0.6V of the voltage limiting element 15 is applied. Avoid getting to the gate.

【0018】以上のように構成された図3のアナログ出
力回路20では、出力トランジスタ1のゲートが入力トラ
ンジスタ11が受ける入力信号Siに応じてアナログ制御さ
れ、かつ出力トランジスタ1のアナログ動作により入力
信号Siに応じた出力信号Soが出力される。正常なアナロ
グ動作状態では出力トランジスタ1は分圧用抵抗13で設
定されたゲート電位の付近で動作するのでゲートに耐圧
値を越える過大な電圧が掛かることはない。また、アナ
ログ出力回路20の起動時には出力信号Soの立ち上がりを
速めるため入力信号Siにより入力トランジスタ11を制御
して出力トランジスタ1のゲートに与える制御電圧を高
めるが、電圧制限要素14によりゲートに掛かる電圧が耐
圧値以内に制限されるので、この場合にもゲートが絶縁
破壊するおそれはない。なお、アナログ出力回路の停止
時には入力トランジスタ11をオフさせて出力トランジス
タ1のゲートの電位を電源電位点Vに引き上げ、ゲート
に掛かっていた電圧を減少させるのでなんら問題はな
い。
In the analog output circuit 20 of FIG. 3 configured as described above, the gate of the output transistor 1 is analog-controlled according to the input signal Si received by the input transistor 11, and the input signal is controlled by the analog operation of the output transistor 1. An output signal So corresponding to Si is output. In a normal analog operation state, the output transistor 1 operates near the gate potential set by the voltage dividing resistor 13, so that an excessive voltage exceeding the breakdown voltage is not applied to the gate. When the analog output circuit 20 is started, the input signal Si is controlled to increase the control voltage applied to the gate of the output transistor 1 by increasing the control voltage applied to the gate of the output transistor 1 in order to speed up the rise of the output signal So. Is limited to within the breakdown voltage value, and in this case also, there is no possibility that the gate will be broken down. When the analog output circuit is stopped, the input transistor 11 is turned off, the potential of the gate of the output transistor 1 is raised to the power supply potential point V, and the voltage applied to the gate is reduced, so that there is no problem.

【0019】図4のアナログ出力回路20では、出力トラ
ンジスタ2にnチャネル形を用いてこれを接地用の電源
電位点E側に, 抵抗3を電源電圧用の電源電位点V側に
それぞれ接続し、これに応じて入力トランジスタ12に p
npトランジスタを用いて出力トランジスタ2のゲートと
電源電位点Vの間に接続し、分圧用抵抗13と電圧制限要
素14をゲートと電源電位点Eの間に並列に接続する。分
圧用抵抗13の抵抗値や電圧制限要素の制限電圧を設定す
る要領は前実施例と同じである。このアナログ出力回路
20の正常動作時に出力トランジスタ2のゲートに耐圧値
を越える過大な電圧が掛かることがないのも同様であ
る。
In the analog output circuit 20 shown in FIG. 4, an n-channel output transistor 2 is used, and the output transistor 2 is connected to the power supply potential point E for grounding, and the resistor 3 is connected to the power supply potential point V for power supply voltage. , And the input transistor 12
The np transistor is used to connect between the gate of the output transistor 2 and the power supply potential point V, and the voltage dividing resistor 13 and the voltage limiting element 14 are connected in parallel between the gate and the power supply potential point E. The procedure for setting the resistance value of the voltage dividing resistor 13 and the limiting voltage of the voltage limiting element is the same as in the previous embodiment. This analog output circuit
The same applies to the case where an excessive voltage exceeding the breakdown voltage is not applied to the gate of the output transistor 2 during the normal operation of the transistor 20.

【0020】この図4のアナログ出力回路20の起動時は
入力トランジスタ12をオフ,従って出力トランジスタ2
をオフさせて出力信号Soを抵抗3を介して引き上げるの
で、そのゲートに掛かる電圧は下がる方向でなんら問題
はなく、逆に停止時には入力トランジスタ12をオンさせ
て出力トランジスタ2のゲート電位を高めるが、電圧制
限要素14がゲートに掛かる電圧を耐圧値以下に制限して
絶縁破壊を防止する。なお、以上の図3と図4の実施例
のいずれでも、入力トランジスタ11や12は分圧用抵抗13
とともに出力トランジスタ1や2のゲート電位を設定す
る役目を果たすほか、その入力信号Siに対する増幅作用
によりアナログ出力回路20の制御ゲインを上げてアナロ
グ制御の精度を向上する効果を有する。
When the analog output circuit 20 shown in FIG. 4 is started, the input transistor 12 is turned off.
Is turned off and the output signal So is pulled up via the resistor 3, so that there is no problem in the direction in which the voltage applied to the gate decreases. Conversely, when stopped, the input transistor 12 is turned on to increase the gate potential of the output transistor 2. In addition, the voltage limiting element 14 limits the voltage applied to the gate to a value equal to or lower than the withstand voltage value, thereby preventing dielectric breakdown. In each of the embodiments shown in FIGS. 3 and 4, the input transistors 11 and 12 are connected to the voltage dividing resistor 13
In addition to the function of setting the gate potentials of the output transistors 1 and 2, the amplifier has an effect of increasing the control gain of the analog output circuit 20 by amplifying the input signal Si to improve the accuracy of analog control.

【0021】図1の実施例では図3のアナログ出力回路
20が定電圧電源回路に適用される。このため、入力トラ
ンジスタ11の前段に差動増幅器30を設けて出力信号Soと
基準電圧Vrの差の信号を作って入力信号Siとして入力ト
ランジスタ11に与えることにより、アナログ出力回路20
に出力信号Soを基準電圧Vrで指定した値に制御させ、こ
の出力信号Soをキャパシタ31で安定化した上で定電圧出
力Voとして取り出す。この定電圧電源回路では、アナロ
グ出力回路20のゲインに出力信号Soの帰還系内の差動増
幅器30がもつゲインが加わるので、出力信号Soが高ゲイ
ンで基準電圧Vrと等しい値に制御されて非常に安定した
定電圧出力Voが得られる。
In the embodiment of FIG. 1, the analog output circuit of FIG.
20 applies to constant voltage power supply circuits. Therefore, a differential amplifier 30 is provided in a stage preceding the input transistor 11 to generate a signal having a difference between the output signal So and the reference voltage Vr, and to provide the input signal Si to the input transistor 11 as the input signal Si.
The output signal So is controlled to a value specified by the reference voltage Vr, and the output signal So is stabilized by the capacitor 31 and then taken out as a constant voltage output Vo. In this constant voltage power supply circuit, since the gain of the differential amplifier 30 in the feedback system of the output signal So is added to the gain of the analog output circuit 20, the output signal So is controlled to a high gain and equal to the reference voltage Vr. An extremely stable constant voltage output Vo can be obtained.

【0022】また、この図1のアナログ出力回路20では
電圧制限要素14のほかそれと逆方向の同じ制限電圧をも
つ電圧制限要素15を設けて図の例では両者を並列接続す
る。電圧制御要素14と15はいずれも出力トランジスタ1
のゲートの保護用のツェナーダイオードで、図の例では
ツェナー電流設定用に4個のダイオード16がそれぞれに
対して逆方向に直列接続される。出力トランジスタ1の
ゲート耐圧値が前述の8Vの場合、各ダイオード16の順
方向電圧を 0.5Vとしてツェナーダイオード14や15のツ
ェナー電圧を例えば5Vに設定してゲートに掛かる電圧
を最大でも7Vに制限する。なお、電圧制限要素15は不
測のノイズが侵入した場合の出力トランジスタ1のゲー
トを保護するためのものである。
In the analog output circuit 20 of FIG. 1, a voltage limiting element 14 having the same limiting voltage in the opposite direction is provided in addition to the voltage limiting element 14, and both are connected in parallel in the illustrated example. Voltage control elements 14 and 15 are both output transistors 1
In the example shown in the figure, four diodes 16 are connected in series in opposite directions to each other for setting a zener current. When the gate withstand voltage of the output transistor 1 is 8 V, the forward voltage of each diode 16 is set to 0.5 V, and the Zener voltage of the Zener diodes 14 and 15 is set to 5 V, for example, and the voltage applied to the gate is limited to 7 V at the maximum. I do. The voltage limiting element 15 is for protecting the gate of the output transistor 1 when unexpected noise enters.

【0023】さらに、この図1の実施例では出力トラン
ジスタ1のソースとドレインの間に電圧制限要素17が電
源電圧Vに対して電圧制御要素14と同じ方向に接続され
る。この電圧制限要素17は電源電圧Vが高い場合にアナ
ログ出力回路20を出力信号Soが接地電位Eにある状態か
ら起動する際の保護に有用で、出力トランジスタ1のソ
ース・ドレイン間耐圧が例えば10Vのとき図示の例では
ツェナー電圧が4Vのツェナーダイオードをそれ用に2
個直列接続する。
Further, in the embodiment of FIG. 1, a voltage limiting element 17 is connected between the source and the drain of the output transistor 1 in the same direction as the voltage control element 14 with respect to the power supply voltage V. This voltage limiting element 17 is useful for protecting the analog output circuit 20 from starting when the output signal So is at the ground potential E when the power supply voltage V is high, and the source-drain breakdown voltage of the output transistor 1 is, for example, 10 V In the example shown, a Zener diode with a Zener voltage of 4 V is used for
Connect them in series.

【0024】図2の実施例では、図4のアナログ出力回
路20が図1と同様に定電圧電源回路に適用されるが、出
力トランジスタ2がnチャネル形で, 入力トランジスタ
12が pnp形である点が異なるのみでほかは図1と同様な
ので説明を省略する。なお、図の例では電圧制限要素17
に対して電圧制限要素14や15に対すると同様に適宜な個
数のダイオード16が逆方向に直列接続されている。
In the embodiment of FIG. 2, the analog output circuit 20 of FIG. 4 is applied to a constant voltage power supply circuit as in FIG. 1, but the output transistor 2 is an n-channel type and the input transistor is
12 is the same as FIG. 1 except that it is a pnp type, and the description is omitted. In the example of the figure, the voltage limiting element 17
As with the voltage limiting elements 14 and 15, an appropriate number of diodes 16 are connected in series in the reverse direction.

【0025】[0025]

【発明の効果】以上説明したとおり本発明では、1対の
電源電位点の相互間にアナログ動作の電界効果形の出力
トランジスタと抵抗を直列接続し、出力トランジスタの
ゲートと抵抗側の電源電位点との間にアナログ動作の入
力トランジスタを接続し、出力トランジスタのゲートと
出力トランジスタ側の電源電位点との間に分圧用抵抗と
電圧制限要素を並列に接続してアナログ出力回路を構成
し、入力トランジスタを入力信号により制御しながら出
力トランジスタと抵抗の相互接続点から出力信号を取り
出すことにより、次の効果を得ることができる。
As described above, according to the present invention, a field effect type output transistor and a resistor for analog operation are connected in series between a pair of power supply potential points, and the gate of the output transistor and the power supply potential point on the resistance side are connected. An analog output circuit is configured by connecting an input transistor for analog operation between the input transistor and a voltage dividing resistor and a voltage limiting element in parallel between the gate of the output transistor and the power supply potential point on the output transistor side. The following effects can be obtained by extracting the output signal from the interconnection point between the output transistor and the resistor while controlling the transistor by the input signal.

【0026】(a) 入力トランジスタと分圧用抵抗を設け
て電源電圧を両者で分圧することにより、出力トランジ
スタのゲートに対し所定の電源電圧値と所望の出力信号
値に応じた最適な電位を与え、かつアナログ出力回路の
定常動作時にゲートに掛かる電圧をその耐圧値以下に設
定できるので、アナログ出力回路を出力トランジスタの
ゲートの耐圧値に制約されることなく任意の電源電圧と
出力信号電圧に応じて容易に構成することができる。 (b) 電圧制限要素をゲートと出力トランジスタ側の電源
電位点の間に接続することにより、アナログ出力回路の
起動時や停止時に出力トランジスタのゲートに掛かる電
圧を合理的に制限しながら、出力トランジスタをそのゲ
ート耐圧値から許容される限度一杯に使ってアナログ出
力回路の起動時や停止時の動作を速めることができる。 (c) 出力トランジスタの増幅作用に加えて入力信号に対
する入力トランジスタの増幅作用を利用できるので、ア
ナログ出力回路の制御ゲインを従来より高めて出力信号
に対する制御精度を向上することができる。かかる高ゲ
インのアナログ出力回路を例えば定電圧電源回路に適用
することにより、その出力信号を精密に制御して非常に
安定した定電圧出力として取り出すことができる。
(A) By providing an input transistor and a voltage dividing resistor and dividing the power supply voltage by both, an appropriate potential according to a predetermined power supply voltage value and a desired output signal value is given to the gate of the output transistor. In addition, since the voltage applied to the gate during normal operation of the analog output circuit can be set to a value less than the withstand voltage value, the analog output circuit can be operated at any power supply voltage and output signal voltage without being restricted by the withstand voltage value of the output transistor gate. And can be easily configured. (b) By connecting the voltage limiting element between the gate and the power supply potential point on the output transistor side, the voltage applied to the gate of the output transistor during the start and stop of the analog output circuit is rationally limited, Can be used to the fullest extent permitted by the gate withstand voltage to speed up the operation of the analog output circuit when it is started or stopped. (c) Since the amplifying function of the input transistor with respect to the input signal can be used in addition to the amplifying function of the output transistor, the control gain of the analog output circuit can be increased as compared with the conventional case, and the control accuracy for the output signal can be improved. By applying such a high gain analog output circuit to, for example, a constant voltage power supply circuit, the output signal can be precisely controlled and taken out as a very stable constant voltage output.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアナログ出力回路を定電圧電源回路に
適用した実施例をpチャネル形の出力トランジスタを用
いる場合について示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment in which an analog output circuit of the present invention is applied to a constant-voltage power supply circuit when a p-channel output transistor is used.

【図2】本発明のアナログ出力回路を定電圧電源回路に
適用した実施例をnチャネル形の出力トランジスタを用
いる場合について示す回路図である。
FIG. 2 is a circuit diagram showing an embodiment in which the analog output circuit of the present invention is applied to a constant voltage power supply circuit, in a case where an n-channel output transistor is used.

【図3】本発明のアナログ出力回路の基本実施例をpチ
ャネル形の出力トランジスタを用いる場合について示す
回路構成図である。
FIG. 3 is a circuit diagram showing a basic example of an analog output circuit according to the present invention when a p-channel output transistor is used.

【図4】本発明のアナログ出力回路の基本実施例をnチ
ャネル形の出力トランジスタを用いる場合について示す
回路構成図である。
FIG. 4 is a circuit diagram showing a basic embodiment of an analog output circuit according to the present invention when an n-channel output transistor is used.

【図5】従来のアナログ出力回路をpチャネル出力トラ
ンジスタを用いる場合について示す回路図である。
FIG. 5 is a circuit diagram showing a case where a conventional analog output circuit uses a p-channel output transistor.

【図6】従来のアナログ出力回路をnチャネル出力トラ
ンジスタを用いる場合について示す回路図である。
FIG. 6 is a circuit diagram showing a case where a conventional analog output circuit uses an n-channel output transistor.

【符号の説明】[Explanation of symbols]

1 pチャネル形の出力トランジスタ 2 nチャネル形の出力トランジスタ 3 抵抗 11 入力トランジスタ 12 入力トランジスタ 13 分圧用抵抗 14 電圧制限要素 16 電圧制限要素 17 電圧制限要素 20 アナログ出力回路 30 差動増幅器 E 接地側の電源電位点 Si 入力信号 So 出力信号 V 電源電圧側の電源電位点ないしは電源電圧 Vr 基準電圧 Vo 定電圧出力 REFERENCE SIGNS LIST 1 p-channel output transistor 2 n-channel output transistor 3 resistor 11 input transistor 12 input transistor 13 voltage dividing resistor 14 voltage limiting element 16 voltage limiting element 17 voltage limiting element 20 analog output circuit 30 differential amplifier E ground side Power supply potential point Si input signal So output signal V Power supply voltage side power supply potential point or power supply voltage Vr Reference voltage Vo Constant voltage output

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03K 17/567 H03K 17/10──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H03K 17/567 H03K 17/10

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】1対の電源電位点の相互間にアナログ動作
の電界効果形の出力トランジスタと抵抗とを直列接続
し、出力トランジスタのゲートと抵抗側の電源電位点と
の間にアナログ動作の入力トランジスタを接続し、出力
トランジスタのゲートと出力トランジスタ側の電源電位
点との間に分圧用抵抗と電圧制限要素を並列に接続し、
出力トランジスタと抵抗の相互接続点から出力信号を取
り出すアナログ出力回路において、入力トランジスタ
を、出力信号の基準電圧値との差信号を入力信号として
制御し、出力信号を定電圧出力として取り出すようにし
たことを特徴とするアナログ出力回路。
1. An analog field effect output transistor and a resistor are connected in series between a pair of power supply potential points, and an analog operation field effect transistor is connected between the gate of the output transistor and a power supply potential point on the resistance side. Connect the input transistor, connect the voltage dividing resistor and the voltage limiting element in parallel between the gate of the output transistor and the power supply potential point on the output transistor side,
In an analog output circuit for extracting an output signal from an interconnection point between an output transistor and a resistor, an input transistor controls an input signal of a difference signal between the output signal and a reference voltage value, and extracts an output signal as a constant voltage output. An analog output circuit characterized by the above.
【請求項2】請求項1に記載の回路において、入力トラ
ンジスタとしてバイポーラ形を用い、コレクタ・エミッ
タ間を出力トランジスタのゲートと抵抗側の電源電位点
との間に接続し、ベースを入力信号により制御するよう
にしたことを特徴とするアナログ出力回路。
2. A circuit according to claim 1, wherein a bipolar transistor is used as the input transistor, the collector and the emitter are connected between the gate of the output transistor and the power supply potential point on the resistance side, and the base is connected to the input signal. An analog output circuit characterized by being controlled.
【請求項3】請求項1に記載の回路において、電圧制限
要素は、出力トランジスタのゲートから出力トランジス
タ側の電源電位点の向きを順方向とする第1電圧制限要
素と、第1電圧制限要素とは逆向きでかつ同じ制限電圧
を持つ第2電圧制限要素とを並列接続してなることを特
徴とするアナログ出力回路。
3. The circuit according to claim 1, wherein the voltage limiting element is a first voltage limiting element having a forward direction from a gate of the output transistor to a power supply potential point on the output transistor side, and a first voltage limiting element. An analog output circuit comprising a second voltage limiting element having a direction opposite to that of the second voltage limiting element and connected in parallel.
JP27437091A 1991-10-23 1991-10-23 Analog output circuit Expired - Fee Related JP2850599B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27437091A JP2850599B2 (en) 1991-10-23 1991-10-23 Analog output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27437091A JP2850599B2 (en) 1991-10-23 1991-10-23 Analog output circuit

Publications (2)

Publication Number Publication Date
JPH05114844A JPH05114844A (en) 1993-05-07
JP2850599B2 true JP2850599B2 (en) 1999-01-27

Family

ID=17540714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27437091A Expired - Fee Related JP2850599B2 (en) 1991-10-23 1991-10-23 Analog output circuit

Country Status (1)

Country Link
JP (1) JP2850599B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6084056B2 (en) * 2013-02-06 2017-02-22 エスアイアイ・セミコンダクタ株式会社 Charge / discharge control circuit and battery device
JP6145403B2 (en) * 2013-12-27 2017-06-14 アズビル株式会社 Output circuit and voltage generator
JP6309979B2 (en) * 2014-01-27 2018-04-11 矢崎総業株式会社 Insulation detector
CN108183608B (en) * 2017-12-27 2020-09-29 浙江大华技术股份有限公司 Boosting circuit
JP7036661B2 (en) * 2018-05-10 2022-03-15 セイコーNpc株式会社 Semiconductor devices and optical line sensors
JP7450330B2 (en) * 2018-09-27 2024-03-15 富士電機株式会社 Semiconductor elements and semiconductor devices

Also Published As

Publication number Publication date
JPH05114844A (en) 1993-05-07

Similar Documents

Publication Publication Date Title
JP3266679B2 (en) System having current limited output and power supply circuit
EP0574646A1 (en) A circuit for controlling the maximum current in a power-MOS transistor used for driving a load connected to ground
JPH05315852A (en) Current limit circuit and constant voltage source for the same
US7180330B2 (en) Output circuit
US5747975A (en) Overload protection circuit for MOS power drivers
JP2892815B2 (en) IGBT drive circuit
US6661212B2 (en) Wideband regulator with fast transient suppression circuitry
DE69026195T2 (en) Adaptable gate charging circuit for power fets
US4965469A (en) Input circuit operable under different source voltages in semiconductor integrated circuit
JPH05300726A (en) Circuit for turning on and turning off power transistor
JP2850599B2 (en) Analog output circuit
US4926283A (en) Temperature protected transistor circuit and method of temperature protecting a transistor
JP2803444B2 (en) Power device drive protection circuit
US4513241A (en) Foldback current limiting driver
JPH05102402A (en) Semiconductor device
US5945877A (en) Power amplifier with bootstrap voltage clamp
US5453900A (en) Protective circuit for a power MOSFET that drives an inductive load
US20210184668A1 (en) Semiconductor device
US5077490A (en) Schottky-diode emulator for BiCMOS logic circuit
US5406130A (en) Current driver with shutdown circuit
EP0109427A1 (en) CURRENT LIMITERS AND METHOD.
JP3139276B2 (en) Overload protection circuit for power semiconductor devices
WO2007020539A1 (en) Current limiter circuit
US6816349B1 (en) Integrated power switch with current limit control and a method of use
JP3113951B2 (en) GaAs FET protection power supply circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20071113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees