Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2850624B2 - Message communication method - Google Patents
[go: Go Back, main page]

JP2850624B2 - Message communication method - Google Patents

Message communication method

Info

Publication number
JP2850624B2
JP2850624B2 JP4022425A JP2242592A JP2850624B2 JP 2850624 B2 JP2850624 B2 JP 2850624B2 JP 4022425 A JP4022425 A JP 4022425A JP 2242592 A JP2242592 A JP 2242592A JP 2850624 B2 JP2850624 B2 JP 2850624B2
Authority
JP
Japan
Prior art keywords
short
input port
message
circuit
processor node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4022425A
Other languages
Japanese (ja)
Other versions
JPH05224960A (en
Inventor
中島  浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4022425A priority Critical patent/JP2850624B2/en
Publication of JPH05224960A publication Critical patent/JPH05224960A/en
Application granted granted Critical
Publication of JP2850624B2 publication Critical patent/JP2850624B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、並行に動作する複数の
プロセスが相互にメッセージを交換することにより計算
を行うシステム(以下メッセージ交換形マルチプロセス
・システムという)を、単一の計算機、または並列に動
作可能な複数のプロセッサ・ノードと、該プロセッサ間
で相互にメッセージを交換できる通信網から構成された
計算機システム(以下単に並列計算機という)上に実現
する方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system in which a plurality of processes operating in parallel perform calculations by exchanging messages with each other (hereinafter referred to as a message exchange type multi-process system) by a single computer or The present invention relates to a method implemented on a computer system (hereinafter, simply referred to as a parallel computer) composed of a plurality of processor nodes that can operate in parallel and a communication network capable of mutually exchanging messages between the processors.

【0002】[0002]

【従来の技術】前記メッセージ交換形マルチプロセス・
システムを記述するプログラミング言語の一例として、
文献「並列オブジェクト指向言語の分散環境における実
現(コンピュータソフトウェア,Vol.6,No.
1,pp.17−29)」(以下単に文献という)に示
されているABCL/Mがある。ABCL/Mでは並行
に動作するプロセスは「オブジェクト」と呼ばれる。一
つのオブジェクトは他のオブジェクトを特定することが
できる情報(以下オブジェクト・ポインタという)を複
数個その内部に保有することができ、かつ該オブジェク
ト・ポインタを用いて対応するオブジェクトへメッセー
ジを送出することができる。メッセージを受領したオブ
ジェクトは、該メッセージの内容に従って自身の状態を
変更し、また他のオブジェクトにメッセージを送出する
ことにより計算を行う。従って、ABCL/Mのオブジ
ェクトは、図22に示すように一つの入力ポート1と複
数の出力ポート2a,2b,2cを持ったプロセス3と
してモデル化することができる。なお、プロセスの入力
ポートには複数のプロセスの出力ポートを結合すること
ができる。また、二つのプロセスPa とPb があって、
プロセスPa の出力ポートがプロセスPb の入力ポート
に直接結合されている時、プロセスPa からPbへ複数
のメッセージを送った場合、その送信順序と受信順序は
一致する。
2. Description of the Related Art The above-mentioned message exchange type multi-process
As an example of a programming language that describes a system,
Document "Implementation of a parallel object-oriented language in a distributed environment (computer software, Vol. 6, No.
1, pp. 17-29) "(hereinafter simply referred to as literature). In ABCL / M, processes that operate in parallel are called "objects". One object can have a plurality of pieces of information (hereinafter referred to as an object pointer) capable of specifying another object therein, and send a message to a corresponding object using the object pointer. Can be. The object that has received the message changes its own state according to the contents of the message, and performs calculations by sending the message to other objects. Therefore, an ABCL / M object can be modeled as a process 3 having one input port 1 and a plurality of output ports 2a, 2b, 2c as shown in FIG. Note that the output ports of a plurality of processes can be connected to the input ports of the processes. Also, there are two processes P a and P b,
When the output ports of the process P a is coupled directly to the input port of the process P b, if the process P a sent multiple messages to P b, reception order and the transmission order is consistent.

【0003】さて、メッセージ交換形マルチプロセス・
システムの典型的な例として、図23に示すようなパイ
プライン処理がある。すなわち同図における4a,4
b,4c,4d,4eはn個のプロセスP1 ,P2 ,P
3 ,...,Pn-1 ,Pn であり、i番目のプロセスP
i (1≦i<n)の出力ポートの一つ5a,5b,5
c,5dはi+1番目のプロセスPi+1 の入力ポート6
a,6b,6c,6dに結合されている。すなわちi番
目のプロセスPi は、i−1番目のプロセスPi-1から
受け取ったメッセージに何らかの加工を行い、それをi
+1番目のプロセスPi+1 に送ることにより計算を行
う。なお、図23に示したプロセスは、出力ポート5
a,5b,5c,5d以外の出力ポートを持つことがで
きるが、それらに関しては、本発明と直接関係しないた
め、同図及び以下の説明では省略する。
[0003] Now, a message exchange type multi-process
A typical example of the system is a pipeline process as shown in FIG. That is, 4a, 4 in FIG.
b, 4c, 4d, and 4e are n processes P 1 , P 2 , P
3 ,. . . , P n−1 , P n and the i-th process P
i (1 ≦ i <n), one of output ports 5a, 5b, 5
c and 5d are input ports 6 of the (i + 1) th process P i + 1
a, 6b, 6c, 6d. That i-th process P i performs some processing on the messages received from the i-1 th process P i-1, it i
The calculation is performed by sending it to the (+1) th process P i + 1 . The process shown in FIG.
Although output ports other than a, 5b, 5c, and 5d can be provided, they are not directly related to the present invention, and thus are omitted in the drawing and the following description.

【0004】さて、このようなパイプラインの構造は静
的なものではなく、処理の進行に従って動的に変化する
のが普通である。すなわち、新たにプロセスの生成とそ
のプロセスのパイプラインの途中への挿入や、パイプラ
インを構成しているプロセスの除去がしばしば行われ
る。プロセスの生成と挿入は、ABCL/Mでは次のよ
うに行われる。すなわち、パイプラインの隣接する要素
である二つのプロセスPi とPi+1 があって、プロセス
i が自身とプロセスPi+1 との間に新たなプロセスP
i+1/2 を挿入するときには、まずPi がプロセスP
i+1/2 を生成し、次にPi+1/2 に対して自身が保有する
i+1 へのオブジェクト・ポイントをメッセージの一部
として送出することによってPi+1/2 の出力ポートを結
合すべきプロセスを知らしめ、更に自身が保有するP
i+1 へのオブジェクト・ポイントをPi+1/2 へのオブジ
ェクト・ポイントに変更することによって自身の出力ポ
ートをPi+1/2 に結合する。
The structure of such a pipeline is not static, but usually changes dynamically as processing proceeds. That is, a process is newly generated and inserted in the middle of the pipeline of the process, or a process constituting the pipeline is often removed. The generation and insertion of processes are performed in ABCL / M as follows. That is, there are two processes P i and P i + 1 which are adjacent elements of the pipeline, and the process P i is a new process P i between itself and the process P i + 1.
When inserting i + 1/2 , first, Pi
generates a i + 1/2, by sending a next object point to P i + 1 held by itself to P i + 1/2 as part of the message of the P i + 1/2 Informs the process to which the output port should be connected, and furthermore owns P
Combine its output port to P i + 1/2 by changing the object point to i + 1 to the object point to P i + 1/2 .

【0005】一方、プロセスを除去すること、すなわち
パイプラインの隣接する要素である三つのプロセスP
i-1 ,Pi ,Pi+1 からプロセスPi を除去し、Pi-1
が送出するメッセージをPi+1 が受領するように変化せ
しめることは容易ではない。この操作はプロセスPi
その入力ポートと出力ポートを短絡する操作と考えるこ
とができるが、この操作の単純な実現方法は、Pi にお
いてその入力ポートから受領したメッセージをそのまま
出力ポートに送出することである。しかし、前記図23
に示したプロセスP2 ,P3 ,...,Pn-1 の全てが
短絡操作を行った場合、P1 からPn に送出されるメッ
セージは何ら加工されることがないことにも関わらず、
プロセスP2 ,P3 ,...,Pn-1 を経由して転送さ
れることとなる。従ってメッセージの転送にプロセスの
数nに比例した時間を要し、処理の効率の低下を招くこ
ととなる。更に、これらのプロセスが並列計算機の異る
プロセッサ・ノード上で実行されているときには、メッ
セージの転送にプロセスの数nに比例したプロセッサ・
ノード間の通信を要し、処理効率の低下は更に著しいも
のとなる。
On the other hand, the elimination of processes, that is, three processes P, which are adjacent elements of the pipeline,
The process P i is removed from i−1 , P i , P i + 1 and P i−1
It is not easy to change the message sent by P i + 1 to accept it. This operation can be considered as an operation in which the process P i short-circuits the input port and the output port. A simple method of realizing this operation is to send the message received from the input port in P i to the output port as it is. That is. However, FIG.
The processes P 2 , P 3 ,. . . , P n-1 perform a short circuit operation, although the message sent from P 1 to P n is not processed at all.
Processes P 2 , P 3 ,. . . , P n-1 . Therefore, it takes a time proportional to the number n of processes to transfer a message, which causes a reduction in processing efficiency. Further, when these processes are running on different processor nodes of a parallel computer, the transfer of messages requires a processor processor proportional to the number n of processes.
Communication between nodes is required, and the processing efficiency is further reduced.

【0006】さて、これに類似した問題点は、プロセス
を実行するプロセッサ・ノードの変更、すなわちプロセ
ス・マイグレーションの実現方式にも存する。例えば図
24は、文献に示された異なるプロセッサ・ノード上で
実行されるプロセスの表現方法を簡略化して示したもの
である。同図において7aと7bはプロセッサ・ノード
1 とN2 である。また、8aはプロセッサ・ノードN
1 上で実行されているプロセスP1 であり、8bと8c
はプロセッサ・ノードN2 上で実行されているプロセス
2 とP3 である。プロセスP2 の出力ポート9bはプ
ロセスP3 の入力ポートに結合されているが、文献では
プロセスの入力ポートをプロセス本体とは分離して表現
している。すなわち、同図10aはプロセスP3 の入力
ポートであり、プロセスP2 の出力ポート9bはプロセ
スP3 の入力ポート10aを指示している。なお、プロ
セスP3 は自身の入力ポートである10aを参照するこ
とができ、そのために入力ポート10aを指示するポイ
ンタ(以下自己入力ポート・ポインタという)11を保
持している。また、プロセスP1 の出力ポート9aもプ
ロセスP3 の入力ポートに結合されているが、文献では
プロセスP1 を実行しているプロセッサ・ノードN1
に、プロセスP3 の入力ポートを指示するデータ構造
(以下疑似入力ポートという)10bを配置し、プロセ
スP1 の出力ポート9aからはプロセスP3 の疑似入力
ポート10bを指示することにより間接的にプロセスP
3 の入力ポート10aを指示している。なお、入力ポー
トと疑似入力ポートを区別するために、入力ポート10
a及び疑似入力ポート10bは、それぞれフラグ12a
と12bを保有しており、それぞれの値はLとRとなっ
ている。
[0006] A similar problem exists in the change of the processor node that executes a process, that is, the method of implementing process migration. For example, FIG. 24 shows a simplified method of expressing processes executed on different processor nodes shown in the literature. 7a and 7b in the drawing is a processor nodes N 1 and N 2. 8a is the processor node N
A process P 1 being executed on 1, 8b and 8c
Is a process P 2 and P 3 running on the processor node N 2. The output port 9b of the process P 2 is coupled to an input port of the process P 3, it is expressed separately from the process main input port of the process in the literature. That is, this figure 10a is an input port of the process P 3, the output port 9b of the process P 2 is indicated an input port 10a of the process P 3. Incidentally, the process P 3 can reference 10a that is an input port, and a pointer (hereinafter self input of port pointer) 11 for instructing an input port 10a for this purpose. Further, the output port 9a of the process P 1 is also coupled to an input port of the process P 3, on the processor node N 1 running process P 1 in the literature, and instructs an input port of a process P 3 a data structure (hereinafter referred to as pseudo input port) 10b disposed, indirectly process by instructing pseudo input port 10b of the process P 3 from the output port 9a of the process P 1 P
3 indicates the input port 10a. In order to distinguish the input port from the pseudo input port, the input port 10
a and the pseudo input port 10b are connected to the flag 12a, respectively.
And 12b, and their values are L and R, respectively.

【0007】さて図25は、図24の状態からプロセス
3 がプロセッサ・ノードN3 7cへ移動したときの状
態を示したものである。同図において図24と同じ符号
を持つものは相当のものであるので一部その説明を省略
する。同図においてプロセスP3 はプロセッサ・ノード
3 に移動しており、それに伴いプロセスP3 の新たな
入力ポート10cがプロセッサ・ノードN3 に生成さ
れ、そのフラグ12cの値はLとなっている。また、図
25におけるプロセッサ・ノードN3 上のP3 の入力ポ
ート10aはフラグ12aの値がRとなることによって
疑似入力ポートとなり、入力ポート10cを指示してい
る。さて、プロセスP2 の出力ポート9bは従前どおり
該疑似入力ポート10aを指示している。一方、プロセ
ッサ・ノードN1 上に存する疑似入力ポート10bも従
前どおりプロセッサ・ノードN2 上に存する疑似入力ポ
ート10aを指示しており、プロセスP1 からプロセス
3へ送出するメッセージはプロセッサ・ノードN2
経由することとなる。従って、あるプロセスがプロセッ
サ・ノードの移動をn回行うと、該プロセッサへのメッ
セージ転送はnに比例した回数のプロセッサ・ノード間
通信を必要とすることとなり、著しい処理効率の低下を
招くこととなる。
[0007] Now FIG. 25 is a process P 3 showed a state when moving to the processor node N 3 7c from the state of FIG. 24. In FIG. 24, those having the same reference numerals as those in FIG. Process P 3 in the figure has moved to the processor node N 3, the new input port 10c of the process P 3 along with it is generated to the processor node N 3, the value of the flag 12c has a L . The input port 10a of the P 3 on the processor node N 3 in FIG. 25 becomes a pseudo input port by the value of the flag 12a is R, instructs the input port 10c. Now, the output port 9b of the process P 2 has instructed the previous exactly該疑similar input port 10a. On the other hand, the processor nodes N 1 lies on the pseudo input port 10b and instructs the pseudo input port 10a residing on previously exactly processor node N 2, the message processor nodes to be sent from the process P 1 to the process P 3 so that the through the N 2. Therefore, if a process moves a processor node n times, a message transfer to the processor will require a number of processor-node communications proportional to n, resulting in a significant reduction in processing efficiency. Become.

【0008】[0008]

【発明が解決しようとする課題】以上述べたように、従
来の技術においては、プロセスがその入力ポートと出力
ポートを短絡した後においても、該プロセスを経由した
メッセージ転送が行われるために、パイプライン状に結
合された多数のプロセスが短絡操作を行った場合の処理
効率が低く、またこれらのプロセスが異なるプロセッサ
・ノード上で実行されているときには、著しい処理効率
の低下を招くという問題点があった。また、プロセスが
プロセッサ・ノードの移動を行うと、該プロセスへのメ
ッセージ転送が、移動前に該プロセスを実行していたプ
ロセッサ・ノードを経由して行われるため、プロセッサ
・ノードの移動を繰り返すと、やはり処理効率が著しく
低下するという問題点もあった。
As described above, in the prior art, even after a process short-circuits its input port and output port, message transfer via the process is performed. The shortcoming operation of a large number of processes connected in a line causes a low processing efficiency, and when these processes are executed on different processor nodes, a significant reduction in the processing efficiency occurs. there were. Also, when a process moves a processor node, the message transfer to the process is performed via the processor node that was executing the process before the movement. However, there is also a problem that the processing efficiency is significantly reduced.

【0009】本発明は上記のような問題点を解決するた
めに成されたものであり、プロセスが短絡操作を行った
ものであるか否かを該プロセスに対してメッセージを送
出したプロセスが認識できるようにし、短絡状態にある
プロセスを発見したときには該プロセスの出力ポートが
結合されているプロセスに直接メッセージ送出を行うこ
とにより、パイプライン上に結合された多数プロセスが
短絡操作を行った場合にも、プロセスの数に関わらない
一定時間でメッセージ通信を行うことを可能とすること
を目的としている。また、短絡状態にあるプロセスに対
して、他のプロセッサ・ノード上に存するプロセスから
メッセージが転送されたときには、該プロセッサ・ノー
ドに対して短絡状態にあることを通知することにより、
該短絡状態にあるプロセスを実行しているプロセッサ・
ノードを経由することなく、メッセージの転送を行うこ
とも目的としている。更に、プロセスがプロセッサ・ノ
ードを移動したときには、移動前に該プロセスを実行し
ていたプロセッサ・ノード上に短絡状態にあるプロセス
を一時的に生成することにより、該プロセスに対してメ
ッセージを送出するプロセスが直接移動後のプロセッサ
・ノードへメッセージを送ることができるようにするこ
とをも目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is recognized by a process which has sent a message to a process whether or not the process has performed a short circuit operation. When a process that is in a short-circuit state is found, a message is sent directly to the process to which the output port of the process is connected. Another object of the present invention is to make it possible to perform message communication in a fixed time regardless of the number of processes. Further, when a message is transferred from a process existing on another processor node to a process in a short-circuit state, by notifying the short-circuit state to the processor node,
A processor executing the short-circuited process;
The purpose is to transfer messages without going through nodes. Further, when a process moves a processor node, it sends a message to the process node by temporarily creating a short-circuited process on the processor node that was executing the process before the move. It is also intended to allow a process to send a message to a processor node directly after the move.

【0010】[0010]

【課題を解決するための手段】第1の発明に係わるメッ
セージ通信方法は、並行に動作する複数のプロセスが相
互にメッセージ交換することにより計算を行なうシステ
ム(以下メッセージ交換形マルチプロセス・システムと
いう)において、プロセスの出力ポートと他プロセスの
入力ポートが結合されているとき、入力ポートは、該入
力ポートを有するプロセスの短絡の有無を識別子に設定
し、該入力ポートを有するプロセスが短絡状態となった
ときに該プロセスの出力ポートと結合しているプロセス
の入力ポートを指示し、出力ポートは、結合している入
力ポートの識別子より該入力ポートのプロセスに短絡が
発生したことを知り、この短絡が発生したプロセスを経
由せず該入力ポートが指示するプロセスの入力ポートに
メッセージを送信するようにしたものである。
A message communication method according to the first invention is a system in which a plurality of processes operating in parallel perform calculations by exchanging messages with each other (hereinafter referred to as a message exchange type multi-process system). In the above, when the output port of the process and the input port of another process are connected, the input port sets the presence / absence of a short circuit of the process having the input port as an identifier, and the process having the input port becomes short-circuited. When the input port of the process connected to the output port of the process is designated, the output port knows that a short circuit has occurred in the process of the input port from the identifier of the connected input port. Sends a message to the input port of the process specified by the input port without passing through the process where the error occurred In which was to so that.

【0011】第2の発明に係わるメッセージ通信方法
は、並列に動作可能な複数のプロセッサ・ノードと、該
プロセッサ・ノード間で相互にメッセージを交換する通
信網から構成された計算機システム(以下単に並列計算
機という)上で計算を行なうメッセージ交換形マルチプ
ロセス・システムにおいて、 (1)異なるプロセッサ・ノード上で実行しているプロ
セスにメッセージを送信する場合に、メッセージの送信
側のプロセッサ・ノードは、受信側のプロセッサ・ノー
ド上のプロセスの入力ポートを指示するために、前記受
信側プロセスの入力ポートを保持し該送信側プロセッサ
・ノード上に備えられたポートを疑似入力ポートとして
指示し、 (2)前記受信側のプロセッサ・ノード上のプロセスが
短絡状態となったとき、前記受信側プロセッサ・ノード
は、前記送信側のプロセッサ・ノード上のプロセスが送
出したメッセージを受領した場合に、該メッセージに含
まれる送信元情報に基づいて送信側のプロセッサ・ノー
ドに対し、前記短絡状態プロセスの出力ポートと結合さ
れている入力ポートを指示する旨の情報を含んだ短絡通
知メッセージを送出し、 (3)前記疑似入力ポートは、前記短絡通知メッセージ
受領後、該短絡通知メッセージ受領前に送出した全ての
メッセージが短絡状態プロセスの指示する短絡先プロセ
スによって受領されたことの確認を要求するための確認
メッセージを短絡状態プロセスを経由して、前記短絡先
プロセスに対して送出し、該確認メッセージに対する返
答メッセージの受信を以って確認するメッセージ交換ス
テップと、前記短絡通知メッセージ受領から前記確認操
作完了までメッセージの送出を保留するステップとを備
え、前記確認操作完了後に、前記受信側プロセッサ・ノ
ード上の前記短絡状態プロセスを経由せず前記短絡先プ
ロセスへメッセージを送信するようにしたものである。
A message communication method according to a second aspect of the present invention provides a computer system (hereinafter simply referred to as a parallel communication system) comprising a plurality of processor nodes operable in parallel and a communication network for mutually exchanging messages between the processor nodes. (1) When a message is transmitted to a process executing on a different processor node, the processor node on the message sending side receives the message. Holding the input port of the receiving process and indicating the port provided on the transmitting processor node as a pseudo input port to indicate the input port of the process on the processor node on the transmitting side; When a process on the receiving processor node is short-circuited, The processor node, upon receiving a message transmitted by a process on the transmitting processor node, sends the short-circuit state process to the transmitting processor node based on the source information included in the message. A short-circuit notification message including information indicating an input port coupled to the output port is transmitted. (3) The pseudo input port is transmitted after receiving the short-circuit notification message and before receiving the short-circuit notification message. A confirmation requesting confirmation that all messages have been received by the shorted process indicated by the shorted process
A message exchange step of sending a message to the short-circuit destination process via the short-circuit state process, and confirming the message by receiving a reply message to the confirmation message; and from receiving the short-circuit notification message to completing the confirmation operation. Suspending the sending of the message, and transmitting the message to the short-circuit destination process without passing through the short-circuit state process on the receiving processor node after the confirmation operation is completed.

【0012】第3の発明は第2の発明に係わるメッセー
ジ通信方法において、受信側のプロセッサ・ノード上で
実行されているプロセスが他のプロセッサ・ノードへ移
動するとき、移動前のプロセッサ・ノード上に一時的に
短絡状態のプロセスを生成し、前記確認操作完了後に送
信側のプロセッサ・ノード上のプロセスから移動前のプ
ロセッサ・ノードを経由せず移動後のプロセッサ・ノー
ド上のプロセスにメッセージを送信するようにしたもの
である。
According to a third aspect, in the message communication method according to the second aspect, when a process executed on the receiving processor node moves to another processor node, the process is executed on the processor node before the movement. A temporary short-circuited process is generated, and after the confirmation operation is completed, a message is transmitted from the process on the transmitting processor node to the process on the moved processor node without passing through the processor node before moving. It is something to do.

【0013】[0013]

【作用】本発明の請求項1に係るメッセージ通信方法で
は、プロセスが短絡状態となったとき、該プロセスの入
力ポートの識別子は該プロセスが短絡状態であること
と、該プロセスの出力ポートと結合されているプロセス
の入力ポートとを示し、該プロセスにメッセージを送出
するプロセスは、前記識別子によりメッセージの送出先
のプロセスが短絡状態であることと、結合すべきプロセ
スの入力ポートを知り、短絡状態となったプロセスを経
由せずこの短絡状態となったプロセスの出力ポートと結
合していた入力ポートと結合し、メッセージを送信す
る。
In the message communication method according to the first aspect of the present invention, when a process is short-circuited, the identifier of the input port of the process indicates that the process is short-circuited, and the identifier of the input port of the process is connected to the output port of the process. The process that sends a message to the process indicates that the process to which the message is to be sent is short-circuited by the identifier and that the input port of the process to be coupled is known. Is connected to the input port connected to the output port of the process in the short-circuited state without passing through the process that has become the short-circuited state, and transmits the message.

【0014】請求項2に係るメッセージ通信方法では、
受信側のプロセッサ・ノード上のプロセスが短絡状態と
なり、送信側のプロセッサ・ノード上のプロセスからの
メッセージを受信したとき、前記受信側プロセッサ・ノ
ードは前記メッセージの送信元の情報を用いて、短絡状
態となった前記プロセスの出力ポートと結合しているプ
ロセスの入力ポートを指示する旨の情報を含んだ短絡通
知メッセージを前記送信側プロセッサ・ノードに送出す
る。短絡通知メッセージを受領した前記送信側プロセッ
サ・ノードの疑似入力ポートは、前記短絡通知メッセー
ジにより、結合すべき短絡先プロセスの入力ポートを知
り、また、前記短絡先プロセスとの間でメッセージ受領
前に送出した全てのメッセージが前記短絡先プロセスに
よって受領したことを確認するためにメッセージ交換を
行ない、前記確認操作完了後に保留していたメッセージ
を、前記受信側のプロセッサ・ノード上の短絡状態とな
ったプロセスを経由せず前記短絡先プロセスへメッセー
ジを送信する。
[0014] In the message communication method according to claim 2,
When a process on the receiving processor node is short-circuited and receives a message from a process on the transmitting processor node, the receiving processor node uses the information of the source of the message to short-circuit. A short-circuit notification message including information indicating an input port of the process coupled to the output port of the process in the state is transmitted to the transmitting processor node. The pseudo-input port of the transmitting processor node that has received the short-circuit notification message knows the input port of the short-circuit process to be coupled by the short-circuit notification message, and before receiving the message with the short-circuit process. Message exchange was performed to confirm that all the transmitted messages were received by the short-destination process, and the messages held after the completion of the confirmation operation became short-circuited on the receiving processor node. A message is transmitted to the short-circuit destination process without passing through the process.

【0015】請求項3に係るメッセージ通信方法では、
受信側のプロセッサ・ノード上で実行されているプロセ
スが他のプロセッサ・ノードへ移動するとき、移動前の
プロセッサ・ノードに移動後のプロセッサ・ノード上に
生成される入力ポートを指示する疑似入力ポートを生成
し、移動前のプロセッサ・ノード上の入力ポートと、疑
似入力ポートを短絡することにより一時的な短絡状態の
プロセスを生成し、該短絡状態入力ポートが送信側プロ
セッサ・ノードからメッセージを受領したときには、本
発明の請求項2に係る作用と全く同様に、短絡通知メッ
セージが送信側プロセッサ・ノードに送出され、確認の
ためのメッセージ交換を行ない最終的に、送信側のプロ
セッサ・ノード上のプロセスから移動前のプロセッサ・
ノードを経由せず移動後のプロセッサ・ノード上のプロ
セスへメッセージを送信する。
In the message communication method according to claim 3,
When a process executing on the receiving processor node moves to another processor node, a pseudo input port indicating an input port generated on the processor node after the movement to the processor node before the movement. To create a temporary short-circuited process by short-circuiting the input port on the processor node before the move and the pseudo input port, and the short-circuited input port receives a message from the transmitting processor node. In this case, a short-circuit notification message is sent to the transmitting processor node, the message is exchanged for confirmation, and finally the message is sent to the transmitting processor node, in exactly the same manner as the operation according to claim 2 of the present invention. Processor before moving from process
Send a message to the process on the moved processor node without passing through the node.

【0016】[0016]

【実施例】実施例1. 以下本発明の請求項1に係るメッセージ通信方法(以下
方式1という)の一実施例を、図について説明する。図
1は、方式1における短絡操作の第一段階を示したもの
である。同図の13a,13b,13cは、パイプライ
ン状に結合されたプロセスP1 ,P2 ,P3 であり、プ
ロセスP1 の出力ポートがP2 の入力ポートに、プロセ
スP2 の出力ポートがP3 の入力ポートに、それぞれ結
合されている。すなわち、プロセスP1 の出力ポート1
4aはプロセスP2 の入力ポート15aを指示してお
り、またプロセスP2 の出力ポート14bはプロセスP
3 の入力ポート15bを指示している。プロセスP2
3 の入力ポート15aと15bは、それぞれプロセス
の本体13bと13cを指示しているとともに、それぞ
れの識別子である短絡フラグ16aと16bの値は、非
短絡状態を示すNとなっている。また、プロセスP2
3 は、各々の入力ポート15aと15bを指示する自
己入力ポート・ポインタ17aと17bを保有してい
る。以降識別子を短絡フラグと称し説明する。
[Embodiment 1] Hereinafter, an embodiment of a message communication method according to claim 1 of the present invention (hereinafter referred to as method 1) will be described with reference to the drawings. FIG. 1 shows the first stage of the short circuit operation in the method 1. 13a in FIG, 13b, 13c is a process P 1, P 2, P 3 which is coupled to a pipeline, the input port of the output port P 2 of the process P 1, the output port of the process P 2 is the input port of the P 3, are respectively coupled. That is, the output port 1 of the process P 1
4a has instructed the input port 15a of the process P 2, and the output port 14b of the process P 2 process P
3 indicates the input port 15b. Input port 15a and 15b of the process P 2 and P 3, as well as instructs the main body 13b and 13c of the respective processes, the value of the short-circuit flag 16a and 16b are each identifier, an N indicating a non-short-circuit state ing. Further, the process P 2 and P 3 are held self input port pointer 17a and 17b for instructing each of the input ports 15a and 15b. Hereinafter, the identifier will be referred to as a short-circuit flag and described.

【0017】次に図2は方式1における短絡操作の第二
段階を示したものであり、図1に示したプロセス13
b、すなわちプロセスP2 が、出力ポート14bを対象
として短絡操作を行った後の状態を示している。同図に
おいてプロセスP2 の入力ポート15aの短絡フラグ1
6aは、短絡状態であることを示す値Sに変化してお
り、また15aは短絡先入力ポートであるプロセスP3
の入力ポート15bを指示している。このような状態変
化が成されたのは、プロセスP2 が短絡操作を次のよう
な手順で行ったためである。すなわち、自己入力ポート
・ポインタ17aの値からプロセスP2 の入力ポインタ
15aを知り、その短絡フラグ16aを短絡状態である
ことを示す値Sに変更するとともに、入力ポート15a
を短絡操作で指示された出力ポート14bの値に変換す
る。
Next, FIG. 2 shows the second stage of the short-circuit operation in the method 1, and the process 13 shown in FIG.
b, i.e. the process P 2 is shows a state after the short-circuit operating the output port 14b as a target. Short flag for the input port 15a of the process P 2 in FIG. 1
6a changes to a value S indicating a short-circuit state, and 15a indicates a process P 3 which is a short-circuit destination input port.
Of the input port 15b. This kind of state change made is to process P 2 has performed a short operation in the following procedure. That is, to know the input pointer 15a of the process P 2 from the value of the self input port pointer 17a, as well as changes to the value S indicating that a short circuit flag 16a short-circuit condition, the input port 15a
Is converted to the value of the output port 14b specified by the short circuit operation.

【0018】次に図3は方式1における短絡操作の最終
段階を示したものであり、図2に示したプロセス13
a、すなわちプロセスP1 が、その出力ポート14aか
ら何らかのメッセージを送出した後の状態を示したもの
である。同図においてプロセスP1 の出力ポート14a
は、短絡先入力ポートであるプロセスP3 の入力ポート
を指示するように変化している。このような状態変化が
成されたのは、プロセスP1 がその出力ポート14aか
らのメッセージ送出を、次のような手順で行ったためで
ある。すなわち、出力ポート14aが指示する入力ポー
ト15aの短絡フラグ16aが短絡状態を示す値Sであ
る場合には、出力ポート14aの値を入力ポート15a
の値に変更し、該メッセージを14aが新たに指示する
入力ポート15bが指示するプロセスP3 に送出する。
この結果、プロセスP1 の出力ポートとプロセスP3
入力ポートは直接結合され、以後行われるプロセスP1
の出力ポートからプロセスP3 へのメッセージ送出は、
プロセスP2 を経由することなく行われる。なお、前記
図23に示したパイプライン状に結合された多数のプロ
セスP2 ,P3 ,...,Pn-1 の全てが短絡操作を行
った場合、前記図2及び図3に示した操作を繰り返すこ
とにより、前記図23に示したプロセスP1 の出力ポー
トとプロセスPn の入力ポートが直接結合されるように
なることは明かである。
Next, FIG. 3 shows the final stage of the short-circuit operation in the method 1, and the process 13 shown in FIG.
a, or process P 1 is a diagram illustrating a state after sending some messages from the output port 14a. Output port 14a of the process P 1 in FIG.
It is changed to indicate the input port of the process P 3 a short destination input port. This kind of state change is performed, the process P 1 is a message sent from the output port 14a, because made in the following procedure. That is, when the short-circuit flag 16a of the input port 15a designated by the output port 14a is a value S indicating a short-circuit state, the value of the output port 14a is changed to the value of the input port 15a.
The change in value, the message 14a is sent to the process P 3 to the input port 15b to instruct new instructs.
As a result, the input port of the output port and the process P 3 of the process P 1 is coupled directly to the process P 1 that is performed thereafter
The message sent to the process P 3 from the output port,
It is performed without passing through the process P 2. Note that a large number of processes P 2 , P 3 ,. . . , P n-1 perform the short-circuit operation, the output port of the process P 1 and the input port of the process P n shown in FIG. Obviously, they will be directly linked.

【0019】実施例2. 次に本発明の請求項2に係るメッセージ通信方法(以下
方式2という)の第一の実施例を、図について説明す
る。図4は、方式2における短絡操作の第一段階を示し
たものである。同図の18a,18b,18cは、パイ
プライン状に結合されたプロセスP1 ,P2 ,P3 であ
り、プロセスP1 の出力ポートがP2 の入力ポートに、
プロセスP2 の出力ポートがP3 の入力ポートに、それ
ぞれ結合されている。またプロセスP1 はプロセッサ・
ノード19aすなわちN1 上で実行され、またP2 とP
3 はN1 とは異なるプロセッサ・ノード19bすなわち
2上で実行されている。従って、プロセスP1 の出力
ポート20aは、プロセッサ・ノードN1 上に存するプ
ロセスP2 に係る疑似入力ポート21aを指示し、該疑
似入力ポート21aはプロセッサ・ノードN2 上に存す
るプロセスP2 に係る入力ポート21bを指示してい
る。またプロセスP2 の出力ポート20bは、プロセッ
サ・ノードN2 上に存するプロセスP3 に係る入力ポー
ト21cを指示している。疑似入力ポート21aのフラ
グ22aの値は、疑似入力ポートであることを示す値R
であり、また入力ポート21bと21cのフラグ22b
と22cの値は、入力ポートであることを示す値Lであ
る。また、これらの疑似入力ポート21a及び入力ポー
ト21bと21cの短絡フラグ23a,23b,23c
の値は、全て非短絡状態を示すNである。更に、プロセ
スP2 とP3 は、各々の入力ポート21bと21cを指
示する自己入力ポート・ポインタ24aと24bを保有
している。
Embodiment 2 FIG. Next, a first embodiment of a message communication method (hereinafter referred to as method 2) according to claim 2 of the present invention will be described with reference to the drawings. FIG. 4 shows the first stage of the short-circuit operation in the method 2. 18a in FIG, 18b, 18c is a process P 1, P 2, P 3 which is coupled to a pipeline, the output port of the process P 1 is the input port of the P 2,
Output port of the process P 2 is the input port of the P 3, are respectively coupled. The process P 1 is the processor
Executes on the node 19a i.e. N 1, also P 2 and P
3 is executed on a different processor node 19b i.e. N 2 and N 1. Therefore, the output port 20a of the process P 1 instructs the pseudo input port 21a of the process P 2 residing on the processor node N 1,該疑similar input port 21a to the process P 2 residing on processor node N 2 The input port 21b is designated. Output port 20b of the process P 2 also instructs the input port 21c of the process P 3 residing on processor node N 2. The value of the flag 22a of the pseudo input port 21a is a value R indicating that the port is a pseudo input port.
And the flag 22b of the input ports 21b and 21c.
And 22c are values L indicating that they are input ports. In addition, the short-circuit flags 23a, 23b, 23c of these pseudo input ports 21a and the input ports 21b and 21c.
Are N indicating a non-short circuit state. Furthermore, the process P 2 and P 3 are held self input port pointer 24a and 24b for instructing each of the input ports 21b and 21c.

【0020】次に図5は方式2における短絡操作の第二
段階を示したものであり、図4に示したプロセス18
b、すなわちプロセスP2 が、出力ポート20bを対象
として短絡操作を行った後の状態を示している。同図に
おいてプロセスP2 の入力ポート21bは、その短絡フ
ラグ23bが短絡状態であることを示す値Sに変化し、
また21bは短絡先入力ポートであるプロセスP3 の入
力ポート21cを指示している。このような状態変化が
成されたのは、プロセスP2 が短絡操作を次のような手
順で行ったためである。すなわち、方式1と同様に自己
入力ポート・ポインタ24aの値からプロセスP2 の入
力ポート21bを知り、その短絡フラグ23bを短絡状
態であることを示す値Sに変更するとともに、入力ポー
ト21bを短絡操作で指示された出力ポート20bの値
に変更する。
Next, FIG. 5 shows the second stage of the short circuit operation in the scheme 2, and the process 18 shown in FIG.
b, i.e. the process P 2 is shows a state after the short-circuit operating the output port 20b as a target. An input port 21b of the process P 2 in the figure, changes to a value S indicating that the short-circuit flag 23b is short-circuited state,
Also 21b is indicated an input port 21c of the process P 3 a short destination input port. This kind of state change made is to process P 2 has performed a short operation in the following procedure. That is, to know the input port 21b of the process P 2 in the same manner as method 1 from the value of the self input port pointer 24a, as well as changes to the value S indicating that the is the short flag 23b is short-circuited state, short-circuits the input port 21b The value is changed to the value of the output port 20b specified by the operation.

【0021】次に図6は方式2における短絡操作の第三
段階を示したものであり、図5に示したプロセス18
a、すなわちプロセスP1 が、その出力ポート20aか
ら何らかのメッセージを送出した後の状態を示したもの
である。同図において25はP1 が送出したメッセージ
であり、プロセッサ・ノードN1 からプロセッサ・ノー
ドN2 へ転送されつつある。該メッセージ25には、メ
ッセージの種別を示すフラグ(以下メッセージ種別フラ
グという)25aが付されており、その値は通常のメッ
セージであることを示すNMとなっている。また、該メ
ッセージ25には、送出元のプロセッサ・ノードに存す
る送出先プロセスに係る疑似入力ポート21aを指示す
る疑似入力ポート・ポインタ25bが含まれている。
Next, FIG. 6 shows the third stage of the short-circuit operation in the scheme 2, and the process 18 shown in FIG.
a, or process P 1 is a diagram illustrating a state after sending some messages from the output port 20a. In the figure 25 is a message P 1 is delivered, is being transferred from the processor node N 1 to the processor node N 2. The message 25 is provided with a flag (hereinafter referred to as a message type flag) 25a indicating the type of the message, and its value is NM indicating that the message is a normal message. Further, the message 25 includes a pseudo input port pointer 25b pointing to the pseudo input port 21a related to the destination process in the source processor node.

【0022】次に図7は方式2における短絡操作の第四
段階を示したものであり、図6に示したメッセージ25
が、プロセッサ・ノードN2 に受領された後の状態を示
したものである。同図において26は短絡通知メッセー
ジであり、プロセッサ・ノードN2 からプロセッサ・ノ
ードN1 へ転送されつつある。また短絡通知メッセージ
26のメッセージ種別フラグ26aの値は、短絡通知メ
ッセージであることを示すSMであり、また該短絡通知
メッセージ26には短絡先入力ポート21cを指示する
短絡先入力ポート・ポインタ26bが含まれている。こ
のようなメッセージの送出が行われたのは、メッセージ
25を受領したプロセッサ・ノードN2において、次の
ような処理が行われたからである。すなわち、プロセッ
サ・ノードはメッセージ種別フラグの値がNMであるよ
うな通常のメッセージの宛先の入力ポートの短絡フラグ
の値がSであるときには、該メッセージを該入力ポート
が指示する短絡先ポートへ転送する。同時に該メッセー
ジの疑似入力ポート・ポインタを用いて、該メッセージ
の送出元へ短絡先入力ポート・ポインタを含む短絡通知
メッセージを送出するが、該入力ポートが短絡先入力ポ
ートを指示しているときには該短絡先入力ポート・ポイ
ンタが短絡先のプロセスの入力ポートを指示するように
する。従って、入力ポート21bの短絡フラグはSであ
るので、プロセッサ・ノードN1 から送出されたメッセ
ージ25は入力ポート21cへ転送され、かつプロセッ
サ・ノードN1 上の疑似入力ポート21aへ短絡先入力
ポート・ポインタ26bを含む短絡通知メッセージ26
が送出される。なお、上記の処理はプロセッサ・ノード
1 から入力ポート21bへメッセージが送られるたび
に、繰り返し実行される。
Next, FIG. 7 shows the fourth stage of the short circuit operation in the method 2, and the message 25 shown in FIG.
But shows the condition after being received in the processor node N 2. In the figure 26 is a short notification message, it is being transferred from the processor node N 2 to the processor node N 1. The value of the message type flag 26a of the short-circuit notification message 26 is SM indicating that the message is a short-circuit notification message, and the short-circuit notification message 26 includes a short-circuit destination input port pointer 26b indicating the short-circuit destination input port 21c. include. The sending of such a message has been performed, the processor node N 2 that received the message 25, because the following processing is performed. That is, when the value of the short-circuit flag of the input port of the destination of the normal message such that the value of the message type flag is NM is S, the processor node transfers the message to the short-circuit destination port designated by the input port. I do. At the same time, a short-circuit notification message including the short-circuit destination input port pointer is transmitted to the transmission source of the message using the pseudo input port pointer of the message, but when the input port indicates the short-circuit destination input port, the short-circuit notification message is transmitted. The shorted input port pointer points to the input port of the shorted process. Accordingly, the input because the port 21b shorting flags is the S, processor node message 25 sent from the N 1 is transferred to the input port 21c, and short destination input port to the pseudo input port 21a on processor node N 1 Short-circuit notification message 26 including pointer 26b
Is sent. The above-described processing each time a message is sent to the input port 21b from the processor node N 1, it is repeatedly executed.

【0023】次に図8は方式2における短絡操作の第五
段階を示したものであり、図7に示した短絡通知メッセ
ージ26が、プロセッサ・ノードN1 に受領された後の
状態を示したものである。同図において短絡確認要求メ
ッセージ27がプロセッサ・ノードN1 からプロセッサ
・ノードN2 へ転送されつつある。該短絡確認要求メッ
セージ27のメッセージ種別フラグ27aの値は、短絡
確認要求メッセージであることを示すCMであり、また
短絡確認要求メッセージ27には、疑似入力ポート21
aを指示する疑似入力ポート・ポインタ27bと、短絡
先入力ポート21cを指示する短絡先入力ポート・ポイ
ンタ27cが含まれている。一方、プロセッサ・ノード
1 上に存する疑似入力ポート21aの短絡フラグ23
aは、短絡確認待ち状態を示す値Wに変化し、かつ疑似
入力ポート21a中に短絡先入力ポート・ポインタ28
が保持されるとともに、短絡確認要求メッセージ送出以
降、後述する短絡確認応答メッセージ受領以前に疑似入
力ポート21aを経由して送出されようとするメッセー
ジを保持するためのキュー29が生成される。この短絡
確認要求メッセージ27の送出、及び疑似入力ポート2
1aの状態変化が成されたのは、短絡通知メッセージ2
6を受領したプロセッサ・ノードN1 において、次のよ
うな処理が行われたからである。すなわち、プロセッサ
・ノードはメッセージ種別フラグの値がSMであるよう
な短絡通知メッセージを受領すると、その宛先である疑
似入力ポートの短絡フラグを短絡確認待ち状態を示すW
に変更し、該疑似入力ポート内に該短絡通知メッセージ
に含まれる短絡先入力ポート・ポインタを記録し、かつ
該疑似入力ポート内に後述する短絡確認応答メッセージ
を受領するまでに該疑似入力ポートを経由して送出され
ようとするメッセージを保持するキューを生成する。更
に、該疑似入力ポートが指示する入力ポートに対して、
該疑似入力ポートを指示する疑似入力ポート・ポインタ
と、該短絡通知メッセージに含まれる短絡先入力ポート
・ポインタを含む短絡確認要求メッセージを送出する。
[0023] Next Figure 8 is shows a fifth stage of the shorting operation in mode 2, short notification message 26 illustrated in FIG. 7, showing a state after being received in the processor node N 1 Things. Short confirmation request message 27 in the figure is being transferred from the processor node N 1 to the processor node N 2. The value of the message type flag 27a of the short-circuit confirmation request message 27 is a CM indicating that the message is a short-circuit confirmation request message.
A pseudo input port pointer 27b pointing to “a” and a short circuit destination input port pointer 27c pointing to the short circuit destination input port 21c are included. On the other hand, short-circuit flag 23 of the pseudo input port 21a residing on processor node N 1
a changes to the value W indicating the short-circuit confirmation waiting state, and the short-circuit destination input port pointer 28 is set in the pseudo input port 21a.
And a queue 29 for holding a message to be transmitted via the pseudo input port 21a after sending the short-circuit confirmation request message and before receiving a short-circuit confirmation response message described later. Transmission of this short-circuit confirmation request message 27 and pseudo input port 2
The state change of 1a is caused by the short-circuit notification message 2
This is because the following processing has been performed in the processor node N1 that has received No. 6. That is, when the processor node receives a short-circuit notification message in which the value of the message type flag is SM, the processor node sets the short-circuit flag of the pseudo input port, which is the destination, to W indicating a short-circuit confirmation waiting state.
The short-circuit destination input port pointer included in the short-circuit notification message is recorded in the pseudo input port, and the pseudo input port is received before the short-circuit acknowledgment message described later is received in the pseudo input port. Create a queue to hold the messages that are about to be sent out. Further, for the input port indicated by the pseudo input port,
A short-circuit confirmation request message including the pseudo-input port pointer indicating the pseudo-input port and the short-circuit destination input port pointer included in the short-circuit notification message is transmitted.

【0024】次に図9は方式2における短絡操作の第六
段階を示したものであり、図8に示した短絡確認要求メ
ッセージ27が、プロセッサ・ノードN2 に受領された
後の状態を示したものである。同図において短絡確認応
答メッセージ30がプロセッサ・ノードN2 からプロセ
ッサ・ノードN1 へ転送されつつあり、該短絡確認応答
メッセージのメッセージ種別フラグはRMとなってい
る。この短絡確認応答メッセージ30の転送が行われた
のは、短絡確認要求メッセージ27を受領したプロセッ
サ・ノードN2 において、次のような処理が行われたか
らである。すなわち、プロセッサ・ノードはメッセージ
種別フラグの値がCMであるような短絡確認要求メッセ
ージを受領すると、該短絡確認要求メッセージに含まれ
る短絡先入力ポート・ポインタが該短絡確認要求メッセ
ージの宛先である入力ポートまたは疑似入力ポートを指
示するものか否かを、すなわち短絡先入力ポート・ポイ
ンタと宛先が等しいか否かを検査する。該短絡先入力ポ
ート・ポインタが宛先に等しくなければ、該短絡確認要
求メッセージを宛先である入力ポートまたは疑似入力ポ
ートが指示する短絡先入力ポートへ転送する。一方、該
短絡先入力ポート・ポインタが宛先に等しければ、該短
絡確認要求メッセージに含まれる疑似入力ポート・ポイ
ンタを用いて該短絡確認要求メッセージの送出元に対し
て短絡確認応答メッセージを送出する。図9において
は、短絡確認要求メッセージ27に含まれる短絡先入力
ポート・ポインタ27cは宛先である入力ポート21b
とは等しくないが、入力ポート21bが指示する入力ポ
ート21cと等しいため、短絡確認要求メッセージ27
は入力ポート21bを経由して入力ポート21cに転送
され、その結果短絡確認応答メッセージ30が短絡確認
要求メッセージ27に含まれる疑似入力ポート・ポイン
タ27bが指示する疑似入力ポート21aへ送出され
る。
[0024] Next Figure 9 is an illustration of the sixth stage of the shorting operation in mode 2, short confirmation request message 27 shown in FIG. 8 shows a state after being received in the processor node N 2 It is a thing. Are becoming short acknowledgment message 30 in the figure is transferred from the processor node N 2 to the processor node N 1, the message type flag of the short acknowledgment message has a RM. The transfer of the short acknowledgment message 30 has been performed, the processor node N 2 that received the short check request message 27, because the following processing is performed. That is, when the processor node receives a short-circuit confirmation request message in which the value of the message type flag is CM, the short-circuit destination input port pointer included in the short-circuit confirmation request message indicates an input that is the destination of the short-circuit confirmation request message. A check is made to see if the port or pseudo input port is indicated, that is, whether the short-circuit destination input port pointer is equal to the destination. If the short-circuit destination input port pointer is not equal to the destination, the short-circuit confirmation request message is transferred to the short-circuit destination input port indicated by the destination input port or the pseudo input port. On the other hand, if the short-circuit destination input port pointer is equal to the destination, the short-circuit confirmation response message is transmitted to the transmission source of the short-circuit confirmation request message using the pseudo input port pointer included in the short-circuit confirmation request message. In FIG. 9, the short-circuit destination input port pointer 27c included in the short-circuit confirmation request message 27 is the destination input port 21b.
Is not equal to the input port 21b, but is equal to the input port 21c specified by the input port 21b.
Is transferred to the input port 21c via the input port 21b, and as a result, the short-circuit confirmation response message 30 is sent to the pseudo input port 21a indicated by the pseudo input port pointer 27b included in the short-circuit confirmation request message 27.

【0025】次に図10は方式2における短絡操作の最
終段階を示したものであり、図9に示した短絡確認応答
メッセージ30が、プロセッサ・ノードN1 に受領され
た後の状態を示したものである。同図において疑似入力
ポート21aの短絡フラグの値は非短絡状態を示すNに
変化し、かつ疑似入力ポート21aは短絡先入力ポート
である入力ポート21cを指示している。この状態変化
が成されたのは、短絡確認応答メッセージ27を受領し
たプロセッサ・ノードN1 において、次のような処理が
行われたからである。すなわち、プロセッサ・ノードは
メッセージ種別フラグの値がRMであるような短絡確認
応答メッセージを受領すると、該短絡確認応答メッセー
ジの宛先である疑似入力ポートに記憶した短絡先入力ポ
ート・ポインタを用いて、該疑似入力ポートが短絡先入
力ポートを直接指示するようにし、該疑似入力ポートの
短絡フラグを非短絡状態を示すNとし、かつ該疑似入力
ポートのキューに保持されていた全てのメッセージを短
絡先入力ポートに送出する。この結果、プロセスP1
らプロセスP3 へのメッセージ送出は、プロセスP2
経由することなく行われることとなる。
[0025] Next Figure 10 is shows the final stage of the shorting operation in mode 2, short acknowledgment message 30 shown in FIG. 9, showing a state after being received in the processor node N 1 Things. In the figure, the value of the short-circuit flag of the pseudo input port 21a changes to N indicating a non-short-circuit state, and the pseudo input port 21a indicates the input port 21c which is the short-circuit destination input port. This state change is performed, the processor node N 1 which has received the short acknowledgment message 27, because the following processing is performed. That is, when the processor node receives a short-circuit confirmation response message in which the value of the message type flag is RM, the processor node uses the short-circuit destination input port pointer stored in the pseudo input port that is the destination of the short-circuit confirmation response message, and The pseudo input port directly designates the short-circuit destination input port, the short-circuit flag of the pseudo input port is set to N indicating a non-short state, and all the messages held in the queue of the pseudo input port are short-circuit destinations. Send to input port. As a result, messages sent from the process P 1 to the process P 3 is a be performed without passing through the process P 2.

【0026】実施例3. 次に本発明の請求項2に係るメッセージ通信方法(以下
方式2という)の第二の実施例を、図について説明す
る。図11は、方式2における短絡操作の第一段階を示
したものである。同図の31a,31b,31cは、パ
イプライン状に結合されたプロセスP1 ,P2 ,P3
あり、プロセスP1 の出力ポートがP2 の入力ポート
に、プロセスP2 の出力ポートがP3 の入力ポートに、
それぞれ結合されている。またプロセスP1 ,P2 ,P
3 はそれぞれ異なるプロセッサ・ノード32a,32
b,32c、すなわちプロセッサ・ノードN1 ,N2
3 上で実行されている。従って、プロセスP1 の出力
ポート33aは、プロセッサ・ノードN1 上に存するプ
ロセスP2 に係る疑似入力ポート34aを指示し、該疑
似入力ポート34aはプロセッサ・ノードN2 上に存す
るプロセスP2 に係る入力ポート34bを指示してい
る。またプロセスP2 の出力ポート33bは、プロセッ
サ・ノードN2 上に存するプロセスP3 に係る疑似入力
ポート34cを指示し、該疑似入力ポート34cはプロ
セッサ・ノードN3 上に存するプロセスP3 に係る入力
ポート34dを指示している。これらの疑似入力ポート
34aと34cのフラグ35aと35cの値は、疑似入
力ポートであることを示す値Rであり、また入力ポート
34bと34dのフラグ35bと35dの値は、入力ポ
ートであることを示す値Lである。また、これらの疑似
入力ポート34aと34c、及び入力ポート34bと3
4dの短絡フラグ36a,36c,36b,34dの値
は、全て非短絡状態を示すNである。更に、プロセスP
2 とP3 は、各々の入力ポート34bと34dを指示す
る自己入力ポート・ポインタ37aと37bを保有して
いる。
Embodiment 3 FIG. Next, a second embodiment of the message communication method (hereinafter referred to as method 2) according to claim 2 of the present invention will be described with reference to the drawings. FIG. 11 shows the first stage of the short-circuit operation in the method 2. 31a in FIG, 31b, 31c is a process P 1, P 2, P 3 which is coupled to a pipeline, the input port of the output port P 2 of the process P 1, the output port of the process P 2 is to the input port of the P 3,
Each is joined. Processes P 1 , P 2 , P
3 are different processor nodes 32a, 32
b, 32c, ie, the processor nodes N 1 , N 2 ,
Running on N 3. Therefore, the output port 33a of the process P 1 instructs the pseudo input port 34a of the process P 2 residing on the processor node N 1,該疑similar input port 34a to the process P 2 residing on processor node N 2 The input port 34b is designated. Output port 33b of the process P 2 also instructs the pseudo input port 34c of the process P 3 residing on processor node N 2,該疑similar input port 34c is according to the process P 3 residing on processor node N 3 It points to the input port 34d. The values of the flags 35a and 35c of these pseudo input ports 34a and 34c are values R indicating that they are pseudo input ports, and the values of the flags 35b and 35d of the input ports 34b and 34d are input ports. L. In addition, these pseudo input ports 34a and 34c and input ports 34b and 3
The values of the 4d short-circuit flags 36a, 36c, 36b, and 34d are all N indicating a non-short-circuit state. Further, the process P
2 and P 3 are held self input port pointer 37a and 37b for instructing each of the input ports 34b and 34d.

【0027】次に図12は方式2における短絡操作の第
二段階を示したものであり、図11に示したプロセス3
1b、すなわちプロセスP2 が、出力ポート33bを対
象として短絡操作を行った後の状態を示している。同図
においてプロセスP2 の入力ポート34bは、その短絡
フラグ36bが短絡状態であることを示す値Sに変化
し、また34bは短絡先入力ポートであるプロセスP3
の疑似入力ポート34cを指示している。このような状
態変化が成されたのは、プロセスP2 が短絡操作を次の
ような手順で行ったためである。すなわち、方式1と同
様に自己入力ポート・ポインタ34aの値からプロセス
2 の入力ポート34bを知り、その短絡フラグ36b
を短絡状態であることを示す値Sに変更するとともに、
入力ポート34bを短絡操作で指示された出力ポート3
3bの値に変更する。
Next, FIG. 12 shows the second stage of the short-circuit operation in the scheme 2, and the process 3 shown in FIG.
1b, i.e. a process P 2 is shows a state after the short-circuit operating the output port 33b as a target. An input port 34b of the process P 2 in the figure, process P 3 that changes to a value S indicating that the short-circuit flag 36b is short-circuited state and 34b are shorted destination entry port
Of the pseudo input port 34c. This kind of state change made is to process P 2 has performed a short operation in the following procedure. That is, to know the input port 34b of the process P 2 in the same manner as method 1 from the value of the self input port pointer 34a, the short flag 36b
Is changed to a value S indicating a short-circuit state,
Output port 3 whose input port 34b is designated by a short circuit operation
Change to the value of 3b.

【0028】次に図13は方式2における短絡操作の第
三段階を示したものであり、図12に示したプロセス3
1a、すなわちプロセスP1 が、その出力ポート33a
から何らかのメッセージを送出した後の状態を示したも
のである。同図において38はP1 が送出したメッセー
ジであり、プロセッサ・ノードN1 からプロセッサ・ノ
ードN2 へ転送されつつある。該メッセージ38には、
メッセージの種別を示すフラグ(以下メッセージ種別フ
ラグという)38aが付されており、その値は通常のメ
ッセージであること示すNMとなっている。また、該メ
ッセージ38には、送出元のプロセッサ・ノードに存す
る送出先プロセスに係る疑似入力ポート34aを指示す
る疑似入力ポート・ポインタ38bが含まれている。
Next, FIG. 13 shows the third stage of the short-circuit operation in the method 2, and the process 3 shown in FIG.
1a, that is, the process P 1 has its output port 33a
Shows the state after some message has been sent from. In the figure 38 is a message P 1 is delivered, is being transferred from the processor node N 1 to the processor node N 2. The message 38 includes
A flag 38a indicating a message type (hereinafter, referred to as a message type flag) is attached, and its value is NM indicating that the message is a normal message. Further, the message 38 includes a pseudo input port pointer 38b that points to the pseudo input port 34a related to the transmission destination process in the transmission source processor node.

【0029】次に図14は方式2における短絡操作の第
四段階を示したものであり、図13に示したメッセージ
38が、プロセッサ・ノードN2 に受領された後の状態
を示したものである。同図においてメッセージ38は、
プロセッサ・ノードN2 からプロセッサ・ノードN3
転送されつつあるが、その疑似入力ポート・ポインタ3
8bは該メッセージを中継した疑似入力ポート34cを
指示するように変更されている。一方39は短絡通知メ
ッセージであり、プロセッサ・ノードN2 からプロセッ
サ・ノードN1 へ転送されつつある。また短絡通知メッ
セージ39のメッセージ種別フラグ39aの値は、短絡
通知メッセージであることを示すSMであり、また該短
絡通知メッセージ39には短絡先入力ポート34dを指
示する短絡先入力ポート・ポインタ39bが含まれてい
る。このようなメッセージの送出が行われたのは、メッ
セージ38を受領したプロセッサ・ノードN2 におい
て、次のような処理が行われたからである。すなわち、
プロセッサ・ノードはメッセージ種別フラグの値がNM
であるような通常のメッセージの宛先の入力ポートの短
絡フラグの値がSであるときには、該メッセージを該入
力ポートが指示する短絡先入力ポートへ転送する。同時
に該メッセージの疑似入力ポート・ポインタを用いて、
該メッセージの送出元へ短絡先入力ポート・ポインタを
含む短絡通知メッセージを送出するが、該入力ポートが
疑似入力ポートを指示しているときには該疑似入力ポー
トの値を短絡先入力ポート・ポインタとする。従って、
入力ポート34bの短絡フラグはSであるので、プロセ
ッサ・ノードN1 から送出されたメッセージ38は、プ
ロセッサ・ノードN2 上の入力ポート34b及び疑似入
力ポート34cを経由して、プロセッサ・ノードN3
の入力ポート34dへ転送され、かつプロセッサ・ノー
ドN1 上の疑似入力ポート34aへ短絡先入力ポート・
ポインタ39bを含む短絡通知メッセージ39が送出さ
れる。なお、上記の処理はプロセッサ・ノードN1 から
入力ポート34bへメッセージが送られるたびに、繰り
返し実行される。
[0029] Next Figure 14 is shows a fourth stage of the shorting operation in mode 2, but the message 38 shown in FIG. 13, showing a state after being received in the processor node N 2 is there. Referring to FIG.
It is being transferred from the processor node N 2 to the processor node N 3, but the pseudo input port pointer 3
8b has been modified to indicate the pseudo input port 34c that relayed the message. Meanwhile 39 is a short notification message, it is being transferred from the processor node N 2 to the processor node N 1. The value of the message type flag 39a of the short-circuit notification message 39 is SM indicating that the message is a short-circuit notification message, and the short-circuit notification message 39 includes a short-circuit destination input port pointer 39b indicating the short-circuit destination input port 34d. include. The sending of such a message has been performed, the processor node N 2 that received the message 38, because the following processing is performed. That is,
The processor node has a message type flag value of NM.
When the value of the short-circuit flag of the input port of the destination of the normal message is S, the message is transferred to the short-circuit destination input port designated by the input port. At the same time, using the pseudo input port pointer of the message,
A short-circuit notification message including the short-circuit destination input port pointer is transmitted to the transmission source of the message. When the input port indicates a pseudo input port, the value of the pseudo input port is used as the short-circuit destination input port pointer. . Therefore,
Since short flag for the input port 34b is a S, a message 38 sent from the processor node N 1, via the input port 34b and the pseudo input port 34c on the processor node N 2, processor node N 3 It is transferred to the input port 34d of the upper, and the short circuit destination input port to the pseudo input port 34a on processor node N 1
A short-circuit notification message 39 including the pointer 39b is transmitted. The above-described processing each time a message is sent to the input port 34b from the processor node N 1, it is repeatedly executed.

【0030】次に図15は方式2における短絡操作の第
五段階を示したものであり、図14に示した短絡通知メ
ッセージ39が、プロセッサ・ノードN1 に受領された
後の状態を示したものである。同図において短絡確認要
求メッセージ40がプロセッサ・ノードN1 からプロセ
ッサ・ノードN2 へ転送されつつある。該短絡確認要求
メッセージ40のメッセージ種別フラグ40aの値は、
短絡確認要求メッセージであることを示すCMであり、
また短絡確認要求メッセージ40には、疑似入力ポート
34aを指示する疑似入力ポート・ポインタ40bと、
短絡先入力ポート34dを指示する短絡先入力ポート・
ポインタ40cが含まれている。一方、プロセッサ・ノ
ードN1 上に存する疑似入力ポート34aの短絡フラグ
36aは、短絡確認待ち状態を示す値Wに変化し、かつ
疑似入力ポート34a中に短絡先入力ポート・ポインタ
41が保持されるとともに、短絡確認要求メッセージ受
領以降、後述する短絡確認応答メッセージ受領以前に疑
似入力ポート34aを経由して送出されようとするメッ
セージを保持するためのキュー42が生成される。この
短絡確認要求メッセージ40の送出、及び疑似入力ポー
ト34aの状態変化が成されたのは、短絡通知メッセー
ジ39を受領したプロセッサ・ノードN1 において、次
のような処理が行われたからである。すなわちプロセッ
サ・ノードはメッセージ種別フラグの値がSMであるよ
うな短絡通知メッセージを受領すると、その宛先である
疑似入力ポートの短絡フラグを短絡確認待ち状態を示す
Wに変更し、該疑似入力ポート内に該短絡通知メッセー
ジに含まれる短絡先入力ポート・ポインタを記憶し、か
つ該疑似入力ポート内に後述する短絡確認応答メッセー
ジを受領するまでに該疑似入力ポートを経由して送出さ
れようとするメッセージを保持するキューを生成する。
更に、該疑似入力ポートが指示する入力ポートに対し
て、該疑似入力ポートを指示する疑似入力ポート・ポイ
ンタと、該短絡通知メッセージに含まれる短絡先入力ポ
ート・ポインタを含む短絡確認要求メッセージを送出す
る。
[0030] Next Fig. 15 shows a fifth stage of the shorting operation in mode 2, short notification message 39 illustrated in FIG. 14, showing a state after being received in the processor node N 1 Things. Short confirmation request message 40 in the figure is being transferred from the processor node N 1 to the processor node N 2. The value of the message type flag 40a of the short-circuit confirmation request message 40 is
CM indicating a short-circuit confirmation request message,
Also, the short-circuit confirmation request message 40 includes a pseudo input port pointer 40b indicating the pseudo input port 34a,
A short-circuit destination input port that indicates the short-circuit destination input port 34d
The pointer 40c is included. On the other hand, short-circuit flag 36a of the pseudo input port 34a residing on processor node N 1 is changed to a value W indicating a short confirmation wait state, and a short circuit destination input port pointer 41 in the pseudo input port 34a is held At the same time, a queue 42 for holding a message to be transmitted via the pseudo input port 34a after receiving the short-circuit confirmation request message and before receiving the short-circuit confirmation response message described later is generated. Transmission of the short-circuit check request message 40, and the state change of the pseudo input port 34a is performed, the processor node N 1 that received the short notification message 39, because the following processing is performed. That is, when the processor node receives a short-circuit notification message in which the value of the message type flag is SM, the processor node changes the short-circuit flag of the pseudo input port, which is the destination, to W indicating a short-circuit confirmation wait state, and A short-circuit destination input port pointer included in the short-circuit notification message, and a message to be transmitted through the pseudo input port until a short-circuit acknowledgment message described later is received in the pseudo input port. Create a queue that holds.
Further, a short-circuit confirmation request message including a pseudo-input port pointer indicating the pseudo-input port and a short-circuit destination input port pointer included in the short-circuit notification message is transmitted to the input port indicated by the pseudo input port. I do.

【0031】次に図16は方式2における短絡操作の第
六段階を示したものであり、図15に示した短絡確認要
求メッセージ40が、プロセッサ・ノードN2 に受領さ
れた後の状態を示したものである。同図において短絡確
認要求メッセージ40がプロセッサ・ノードN2 からプ
ロセッサ・ノードN3 へ転送されつつある。この短絡確
認要求メッセージ40の転送が行われたのは、該短絡確
認要求メッセージ40を受領したプロセッサ・ノードN
2 において、次のような処理が行われたからである。す
なわち、プロセッサ・ノードはメッセージ種別フラグの
値がCMであるような短絡確認要求メッセージを受領す
ると、該短絡確認要求メッセージに含まれる短絡先入力
ポート・ポインタが該短絡確認要求メッセージの宛先で
ある入力ポートまたは疑似入力ポートを指示するものか
否かを、すなわち短絡先入力ポート・ポインタと宛先が
等しいか否かを検査する。該短絡先入力ポート・ポイン
タが宛先に等しくなければ、該短絡確認要求メッセージ
を宛先である入力ポートまたは疑似入力ポートが指示す
る短絡先入力ポートへ転送する。図16においては、短
絡確認要求メッセージ40に含まれる短絡先入力ポート
・ポインタは宛先である入力ポート34bとは等しくな
く、かつ入力ポートが指示する疑似入力ポート34cと
も等しくないため、短絡確認要求メッセージ40は入力
ポート34bと疑似入力ポート34cを経由して、疑似
入力ポート34cが指示する入力ポート34dへ転送さ
れる。
[0031] Next Figure 16 is shows a sixth stage of the shorting operation in mode 2, short confirmation request message 40 shown in FIG. 15 shows a state after being received in the processor node N 2 It is a thing. Short confirmation request message 40 in the figure is being transferred from the processor node N 2 to the processor node N 3. The transfer of the short-circuit confirmation request message 40 is performed by the processor node N that has received the short-circuit confirmation request message 40.
This is because the following processing was performed in 2 . That is, when the processor node receives a short-circuit confirmation request message in which the value of the message type flag is CM, the short-circuit destination input port pointer included in the short-circuit confirmation request message indicates an input that is the destination of the short-circuit confirmation request message. A check is made to see if the port or pseudo input port is indicated, that is, whether the short-circuit destination input port pointer is equal to the destination. If the short-circuit destination input port pointer is not equal to the destination, the short-circuit confirmation request message is transferred to the short-circuit destination input port indicated by the destination input port or the pseudo input port. In FIG. 16, since the short-circuit destination input port pointer included in the short-circuit confirmation request message 40 is not equal to the destination input port 34b and is not equal to the pseudo input port 34c designated by the input port, the short-circuit confirmation request message Numeral 40 is transferred to the input port 34d designated by the pseudo input port 34c via the input port 34b and the pseudo input port 34c.

【0032】次に図17は方式2における短絡操作の第
七段階を示したものであり、図16に示した短絡確認要
求メッセージ40が、プロセッサ・ノードN3 に受領さ
れた後の状態を示したものである。同図において短絡確
認応答メッセージ43がプロセッサ・ノードN3 からプ
ロセッサ・ノードN1 へ転送されつつあり、該短絡確認
応答メッセージのメッセージ種別フラグはRMとなって
いる。この短絡確認応答メッセージ43の転送が行われ
たのは、短絡確認要求メッセージ40を受領したプロセ
ッサ・ノードN3 において、次のような処理が行われた
からである。すなわち、前述のようにプロセッサ・ノー
ドはメッセージ種別フラグの値がCMであるような短絡
確認要求メッセージを受領すると、該短絡確認要求メッ
セージに含まれる短絡先入力ポート・ポインタが該短絡
確認要求メッセージの宛先である入力ポートまたは疑似
入力ポートを指示するものか否かを、すなわち短絡先入
力ポート・ポインタと宛先が等しいか否かを検査する。
該短絡先入力ポート・ポインタが宛先に等しければ、該
短絡確認要求メッセージに含まれる疑似入力ポート・ポ
インタを用いて該短絡確認要求メッセージの送出元に対
して短絡確認応答メッセージを送出する。図17におい
ては、短絡確認要求メッセージ40に含まれる短絡先入
力ポート・ポインタが宛先である入力ポート34dと等
しいため、短絡確認応答メッセージ43が短絡確認要求
メッセージ40に含まれる疑似入力ポート・ポインタが
指示する疑似入力ポート34aへ送出される。
[0032] Next Figure 17 is shows a seventh stage of the shorting operation in mode 2, short confirmation request message 40 shown in FIG. 16 shows a state after being received in the processor node N 3 It is a thing. Are becoming short acknowledgment message 43 in the figure is transferred from the processor node N 3 to the processor node N 1, the message type flag of the short acknowledgment message has a RM. The transfer of the short acknowledgment message 43 has been performed, the processor node N 3 that received the short check request message 40, because the following processing is performed. That is, as described above, when the processor node receives the short-circuit confirmation request message in which the value of the message type flag is CM, the short-circuit destination input port pointer included in the short-circuit confirmation request message is set to the short-circuit confirmation request message. It is checked whether the input port or the pseudo input port which is the destination is indicated, that is, whether the short-circuit destination input port pointer is equal to the destination.
If the short-circuit destination input port pointer is equal to the destination, the short-circuit confirmation response message is transmitted to the transmission source of the short-circuit confirmation request message using the pseudo input port pointer included in the short-circuit confirmation request message. In FIG. 17, since the short-circuit destination input port pointer included in the short-circuit confirmation request message 40 is equal to the destination input port 34d, the short-circuit confirmation response message 43 includes the pseudo input port pointer included in the short-circuit confirmation request message 40. It is sent to the designated pseudo input port 34a.

【0033】次に図18は方式2における短絡操作の最
終段階を示したものであり、図17に示した短絡確認応
答メッセージ43が、プロセッサ・ノードN1 に受領さ
れた後の状態を示したものである。同図において疑似入
力ポート34aの短絡フラグの値は非短絡状態を示すN
に変化し、かつ疑似入力ポート34aは短絡先入力ポー
トである入力ポート34dを指示している。この状態変
化が成されたのは、短絡確認応答メッセージ40を受領
したプロセッサ・ノードN1 において、次のような処理
が行われたからである。すなわち、プロセッサ・ノード
はメッセージ種別フラグの値がRMであるような短絡確
認応答メッセージを受領すると、該短絡確認応答メッセ
ージの宛先である疑似入力ポートに記憶した短絡先入力
ポート・ポインタを用いて、該疑似入力ポートが短絡先
入力ポートを直接指示するようにし、該疑似入力ポート
の短絡フラグを非短絡状態を示すNとし、かつ該疑似入
力ポートのキューに保持されていた全てのメッセージを
短絡先入力ポートに送出する。この結果、プロセスP1
からプロセスP3 へのメッセージ送出は、プロセッサ・
ノードN2 を経由することなく行われることとなる。
[0033] Next Figure 18 is shows the final stage of the shorting operation in mode 2, short acknowledgment message 43 shown in FIG. 17, showing a state after being received in the processor node N 1 Things. In the figure, the value of the short-circuit flag of the pseudo input port 34a is N indicating a non-short-circuit state.
And the pseudo input port 34a indicates the input port 34d which is the short-circuit destination input port. This state change is performed, the processor node N 1 which has received the short acknowledgment message 40, because the following processing is performed. That is, when the processor node receives a short-circuit confirmation response message in which the value of the message type flag is RM, the processor node uses the short-circuit destination input port pointer stored in the pseudo input port that is the destination of the short-circuit confirmation response message, and The pseudo input port directly designates the short-circuit destination input port, the short-circuit flag of the pseudo input port is set to N indicating a non-short state, and all the messages held in the queue of the pseudo input port are short-circuit destinations. Send to input port. As a result, the process P 1
Messages sent to the process P 3 from the processor
So that the performed without passing through the node N 2.

【0034】実施例4. 次に本発明の請求項3に係るメッセージ通信方法(以下
方式3という)の一実施例を、図について説明する。図
19は、前記図24に示した異なるプロセッサ・ノード
上で実行されるプロセスの、方式3における表現を示し
たものである。同図において44aと44bはプロセッ
サ・ノードN1 とN2 である。また、45aはプロセッ
サ・ノードN1 上で実行されているプロセスP1 であ
り、45bと45cはプロセッサ・ノードN2 上で実行
されているプロセスP2 とP3 である。プロセスP1
出力ポートはプロセスP3 の入力ポートに結合されてお
り、プロセスP1 の出力ポート46aが疑似入力ポート
47aを、また疑似入力ポート47aは入力ポート47
bを、それぞれ指示している。また、プロセスP2 の出
力ポートもプロセスP3 の入力ポートに結合されてお
り、プロセスP2 の出力ポート46bが入力ポート47
bを指示している。なお、疑似入力ポート47a及び入
力ポート47bの短絡フラグ48aと短絡フラグ48b
の値は、いずれも非短絡状態を示すNとなっており、疑
似入力ポート47aのフラグ49aの値はR、入力ポー
ト47bのフラグ49bの値はLとなっている。また、
プロセスP3 は自身の入力ポート47bを指示する自己
入力ポート・ポインタ50を保持している。
Embodiment 4 FIG. Next, an embodiment of a message communication method according to claim 3 of the present invention (hereinafter referred to as method 3) will be described with reference to the drawings. FIG. 19 shows a representation in Scheme 3 of the processes executed on the different processor nodes shown in FIG. 44a and 44b in the figure is a processor nodes N 1 and N 2. Moreover, 45a is a process P 1 running on the processor node N 1, 45b and 45c is a process P 2 and P 3 running on the processor node N 2. Output port of the process P 1 is coupled to an input port of the process P 3, the output port 46a of the process P 1 pseudo input port 47a, also the pseudo input port 47a input port 47
b, respectively. Further, the output port of the process P 2 is also coupled to an input port of the process P 3, the output port 46b is the input port 47 of the process P 2
b. Note that the short-circuit flag 48a and the short-circuit flag 48b of the pseudo input port 47a and the input port 47b are
Are N indicating a non-short circuit state, the value of the flag 49a of the pseudo input port 47a is R, and the value of the flag 49b of the input port 47b is L. Also,
Process P 3 holds the self input port pointer 50 for indicating its input port 47b.

【0035】さて図20は、図19の状態からプロセス
3 がプロセッサ・ノードN3 44cへ移動した時の状
態を示したものである。同図においてプロセスP3 はプ
ロセッサ・ノードN3 に移動しており、それに伴いプロ
セスP3 の新たな入力ポート47cがプロセッサ・ノー
ドN3 に生成され、そのフラグ49cの値はL、また短
絡フラグ48cの値はNとなっている。また、プロセッ
サ・ノードN2 上には入力ポート47cを指示する疑似
入力ポート47dが新たに生成され、そのフラグ49d
の値はR、また短絡フラグ48dの値はNとなってい
る。更に、図19におけるプロセッサ・ノードN2 上の
3 の入力ポート47bは、その短絡フラグ48bの値
がSに変化するとともに、新たに生成された疑似入力ポ
ート47dを指示するように変化している。すなわち入
力ポート47bはプロセスP3 へのメッセージ送信を中
継する、短絡状態にある疑似的なプロセスの入力ポート
と考えることができる。さて、プロセスP2 の出力ポー
ト46bは従前どおり該入力ポート47bを指示してい
るが、その短絡フラグ48bの値はSであるので、出力
ポート46b、入力ポート47b、及び疑似入力ポート
47dの関係は、前記図2における出力ポート14a、
入力ポート15a、及び入力ポート15bの関係と等し
い。一方、プロセッサ・ノードN1 上に存する疑似入力
ポート47aも従前どおりプロセッサ・ノードN2 上に
存する入力ポート47bを指示しているが、その短絡フ
ラグ48bの値はSである。すなわち、疑似入力ポート
47a、入力ポート47b、疑似入力ポート47d、及
び入力ポート47cの関係は、前記図12における疑似
入力ポート34a、入力ポート34b、疑似入力ポート
34c、及び入力ポート34dの関係と全く同様であ
る。
FIG. 20 shows a state when the process P 3 has moved from the state of FIG. 19 to the processor node N 3 44c. Process P 3 in the figure are moved to the processor node N 3, a new input port 47c of the process P 3 along with it is generated to the processor node N 3, the value of the flag 49c L, also short flag The value of 48c is N. Further, on the processor node N 2 pseudo input port 47d for instructing the input port 47c is newly generated, the flag 49d
Is R, and the value of the short-circuit flag 48d is N. Further, the input port 47b of the P 3 on the processor node N 2 in FIG. 19, with the value of the short-circuit flag 48b is changed to S, it changes to indicate a pseudo input port 47d that is newly generated I have. That input port 47b relays the messages sent to the process P 3, can be considered as the input port of the pseudo-process in the short-circuit state. Now, the output port 46b of the process P 2 has instructed the previous exactly the input port 47b, the value of the short-circuit flag 48b is the S, the output port 46b, an input port 47b, and the relationship of the pseudo input port 47d Is the output port 14a in FIG.
It is equal to the relationship between the input port 15a and the input port 15b. Although instructs the input port 47b of the pseudo input port 47a residing on processor node N 1 also resides on previously exactly processor node N 2, the value of the short-circuit flag 48b is S. That is, the relation between the pseudo input port 47a, the input port 47b, the pseudo input port 47d, and the input port 47c is completely the same as the relation between the pseudo input port 34a, the input port 34b, the pseudo input port 34c, and the input port 34d in FIG. The same is true.

【0036】従って、図20におけるプロセスP2 より
プロセスP3 にメッセージを送出すると、前記図3の説
明において示した処理が行われ、図21に示すように、
プロセスP2 の出力ポート46bは疑似入力ポート47
dを指示するように変化する。一方、図20におけるプ
ロセスP1 よりプロセスP3 にメッセージを送出する
と、前記図13,図14,図15,図16,図17及び
図18の説明において示した処理が行われ、図21に示
すように、プロセッサ・ノードN1 上の疑似入力ポート
47aから直接にプロセッサ・ノードN3 上の入力ポー
ト47cが指示されることとなり、プロセスP1 からプ
ロセスP3 へのメッセージ送出は、プロセッサ・ノード
2 を経由することなく行われるようになる。
Therefore, when a message is sent from the process P 2 to the process P 3 in FIG. 20, the processing shown in the description of FIG. 3 is performed, and as shown in FIG.
Output port 46b of the process P 2 is pseudo input port 47
It changes to indicate d. On the other hand, when sending a message to process P 3 from the process P 1 in FIG. 20, FIG. 13, 14, 15, 16, processing shown in the description of FIGS. 17 and 18 are performed, shown in FIG. 21 as such, the input port 47c directly on the processor node N 3 from the pseudo input port 47a on the processor node N 1 becomes to be instructed, the message sent from the process P 1 to the process P 3, the processor nodes It becomes to be performed without passing through the N 2.

【0037】[0037]

【発明の効果】以上説明したように、本発明の請求項1
に係るメッセージ通信方法においては、プロセスの入力
ポート中の識別子に短絡状態か否かを設定し、短絡状態
にあるプロセスに関わる入力ポートへメッセージを送出
するプロセスが、自身の出力ポートを該入力ポートが指
示する短絡入力ポートを指示するように変更したので、
短絡状態にあるプロセスを経由することなくメッセージ
通信を行うことができる効果がある。
As described above, according to the first aspect of the present invention,
In the message communication method according to the above, the process of setting whether or not the short-circuit state is set to the identifier in the input port of the process, and transmitting the message to the input port related to the process in the short-circuit state, sets its own output port to the input port Has been changed to indicate the short-circuit input port indicated by
There is an effect that message communication can be performed without passing through a short-circuited process.

【0038】また本発明の請求項2に係るメッセージ通
信方法においては、短絡状態入力ポートが他のプロセッ
サ・ノードから送出されたメッセージを受領した時に、
該短絡状態入力ポートは該メッセージの送出元の疑似入
力ポートに対して短絡通知メッセージを送出し、該送出
元疑似入力ポートが短絡先入力ポートを直接指示するよ
うに変更するようにしたので、短絡状態のプロセスと該
短絡状態のプロセスの前後に位置するプロセスが、いず
れも異なるプロセッサ・ノード上に存する時にも、該短
絡状態のプロセスが存するプロセッサ・ノードを経由す
ることなく、メッセージ通信を行なうことができる効果
がある。
In the message communication method according to the second aspect of the present invention, when the short-circuit state input port receives a message transmitted from another processor node,
The short-circuit state input port sends a short-circuit notification message to the pseudo-input port that is the source of the message and changes the source pseudo-input port so that it directly indicates the short-circuit destination input port. Even when a process in a state and a process located before and after the process in the short-circuit state are both on different processor nodes, message communication is performed without passing through the processor node in which the process in the short-circuit state exists. There is an effect that can be.

【0039】また本発明の請求項3に係るメッセージ通
信方法においては、プロセスがプロセッサ・ノードを移
動したときには移動前に該プロセスを実行していたプロ
セッサ・ノード上に短絡状態にあるプロセスを一時的に
生成することにより、本発明の請求項2に係るメッセー
ジ通信方法を用いて通信するようにしたので移動前のプ
ロセッサ・ノードを経由することなく、メッセージ通信
を行なうことができる効果がある。
In the message communication method according to a third aspect of the present invention, when a process moves from one processor node to another, a short-circuited process is temporarily stored on the processor node that was executing the process before the movement. , The message is communicated using the message communication method according to claim 2 of the present invention, so that there is an effect that message communication can be performed without passing through the processor node before moving.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の請求項1の一実施例における短絡操作
の第一段階である。
FIG. 1 is a first stage of a short-circuit operation according to one embodiment of the present invention.

【図2】本発明の請求項1の一実施例における短絡操作
の第二段階である。
FIG. 2 is a second stage of the short-circuit operation according to one embodiment of the present invention.

【図3】本発明の請求項1の一実施例における短絡操作
の最終段階である。
FIG. 3 shows the final stage of the short-circuit operation according to one embodiment of the present invention.

【図4】本発明の請求項2の第一の実施例における短絡
操作の第一段階である。
FIG. 4 shows a first stage of a short-circuit operation according to the first embodiment of the present invention.

【図5】本発明の請求項2の第一の実施例における短絡
操作の第二段階である。
FIG. 5 shows a second stage of the short-circuit operation according to the first embodiment of the present invention.

【図6】本発明の請求項2の第一の実施例における短絡
操作の第三段階である。
FIG. 6 shows a third stage of the short-circuit operation according to the first embodiment of the present invention.

【図7】本発明の請求項2の第一の実施例における短絡
操作の第四段階である。
FIG. 7 is a fourth stage of the short-circuit operation in the first embodiment of the present invention.

【図8】本発明の請求項2の第一の実施例における短絡
操作の第五段階である。
FIG. 8 shows a fifth stage of the short-circuit operation according to the first embodiment of the present invention.

【図9】本発明の請求項2の第一の実施例における短絡
操作の第六段階である。
FIG. 9 shows a sixth stage of the short-circuit operation according to the first embodiment of the present invention.

【図10】本発明の請求項2の第一の実施例における短
絡操作の最終段階である。
FIG. 10 shows the final stage of the short-circuit operation according to the first embodiment of the present invention.

【図11】本発明の請求項2の第二の実施例における短
絡操作の第一段階である。
FIG. 11 shows a first stage of a short-circuit operation according to the second embodiment of the present invention.

【図12】本発明の請求項2の第二の実施例における短
絡操作の第二段階である。
FIG. 12 shows a second stage of the short-circuit operation according to the second embodiment of the present invention.

【図13】本発明の請求項2の第二の実施例における短
絡操作の第三段階である。
FIG. 13 shows a third stage of the short-circuit operation according to the second embodiment of the present invention.

【図14】本発明の請求項2の第二の実施例における短
絡操作の第四段階である。
FIG. 14 shows a fourth stage of the short-circuit operation according to the second embodiment of the present invention.

【図15】本発明の請求項2の第二の実施例における短
絡操作の第五段階である。
FIG. 15 shows a fifth stage of the short-circuit operation according to the second embodiment of the present invention.

【図16】本発明の請求項2の第二の実施例における短
絡操作の第六段階である。
FIG. 16 shows a sixth stage of the short-circuit operation according to the second embodiment of the present invention.

【図17】本発明の請求項2の第二の実施例における短
絡操作の第七段階である。
FIG. 17 shows a seventh stage of the short-circuit operation according to the second embodiment of the present invention.

【図18】本発明の請求項2の第二の実施例における短
絡操作の最終段階である。
FIG. 18 shows the final stage of the short-circuit operation according to the second embodiment of the present invention.

【図19】本発明の請求項3の一実施例におけるプロセ
ス移動処理の第一段階である。
FIG. 19 shows the first stage of the process transfer processing according to the third embodiment of the present invention.

【図20】本発明の請求項3の一実施例におけるプロセ
ス移動処理の第二段階である。
FIG. 20 is a second stage of the process transfer processing according to the third embodiment of the present invention.

【図21】本発明の請求項3の一実施例におけるプロセ
ス移動処理の最終段階である。
FIG. 21 shows the final stage of the process moving process according to the third embodiment of the present invention.

【図22】メッセージ通信を行うプロセスのモデルであ
る。
FIG. 22 is a model of a process for performing message communication.

【図23】パイプライン処理を行うプロセスの関係を示
した概念図である。
FIG. 23 is a conceptual diagram showing a relationship between processes for performing pipeline processing.

【図24】従来方式におけるプロセスの移動処理の第一
段階である。
FIG. 24 shows a first stage of the process transfer processing in the conventional method.

【図25】従来方式におけるプロセスの移動処理の第二
段階である。
FIG. 25 shows a second stage of the process transfer processing in the conventional method.

【符号の説明】[Explanation of symbols]

10a,10c 従来方式における入力ポート 10b 従来方式における疑似入力ポート 15a,15b 方式1における入力ポート 16a,16b 方式1における短絡フラグ 21a 方式2の第一の実施例における疑似入力ポート 21b,21c 方式2の第一の実施例における入力ポ
ート 23a,23b,23c 方式2の第一の実施例におけ
る短絡フラグ 26 方式2の第一の実施例における短絡通知メッセー
ジ 27 方式2の第一の実施例における短絡確認要求メッ
セージ 30 方式2の第一の実施例における短絡確認応答メッ
セージ 34a,34c 方式2の第二の実施例における疑似入
力ポート 34b,34d 方式2の第二の実施例における入力ポ
ート 36a,36b,36c,36d 方式2の第二の実施
例における短絡フラグ 39 方式2の第二の実施例における短絡通知メッセー
ジ 40 方式2の第二の実施例における短絡確認要求メッ
セージ 43 方式2の第二の実施例における短絡確認応答メッ
セージ 47b,47c 方式3における入力ポート 47a,47d 方式3における疑似入力ポート 48a,48b,48c,48d 方式3における短絡
フラグ。
10a, 10c Input port in conventional method 10b Pseudo input port in conventional method 15a, 15b Input port 16a, 16b in method 1 Short-circuit flag 21a in method 1 Pseudo input port 21b, 21c in the first embodiment of method 2 Input ports 23a, 23b, 23c in the first embodiment Short-circuit flag in the first embodiment of the method 2 26 Short-circuit notification message in the first embodiment of the method 2 27 Short-circuit confirmation request in the first embodiment of the method 2 Message 30 Short-circuit acknowledgment message 34a, 34c in the first embodiment of system 2 Pseudo input port 34b, 34d in the second embodiment of system 2 Input ports 36a, 36b, 36c in the second embodiment of system 2 36d Short-circuit flag 3 in the second embodiment of method 2 Short-circuit notification message in the second embodiment of method 2 40 Short-circuit confirmation request message in the second embodiment of method 2 43 Short-circuit confirmation response message 47b, 47c in the second embodiment of method 2 Input port 47a in method 3 47d Pseudo input port 48a, 48b, 48c, 48d in method 3 Short-circuit flag in method 3.

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 9/46 G06F 13/00 G06F 15/16 G06F 15/163 - 15/173 G06T 1/20 H04L 12/24 H04L 12/26 H04L 12/437 H04L 12/56 JICSTファイル(JOIS)Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) G06F 9/46 G06F 13/00 G06F 15/16 G06F 15/163-15/173 G06T 1/20 H04L 12/24 H04L 12 / 26 H04L 12/437 H04L 12/56 JICST file (JOIS)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 並行に動作する複数のプロセスが相互に
メッセージ交換することにより計算を行なうシステム
(以下メッセージ交換形マルチプロセス・システムとい
う)において、 プロセスの出力ポートと他プロセスの入力ポートが結合
されているとき、 入力ポートは、該入力ポートを有するプロセスの短絡の
有無を識別子に設定し、該入力ポートを有するプロセス
が短絡状態となったときに該プロセスの出力ポートと結
合しているプロセスの入力ポートを指示し、 出力ポートは、結合している入力ポートの識別子より該
入力ポートのプロセスに短絡が発生したことを知り、こ
の短絡が発生したプロセスを経由せず該入力ポートが指
示するプロセスの入力ポートにメッセージを送信するこ
とを特徴とするメッセージ通信方法。
In a system in which a plurality of processes operating in parallel perform a calculation by exchanging messages with each other (hereinafter referred to as a message exchange type multi-process system), an output port of a process is connected to an input port of another process. The input port sets the identifier of the short-circuit of the process having the input port to the identifier, and sets the identifier of the process coupled to the output port of the process when the process having the input port is short-circuited. The input port is designated, and the output port knows from the identifier of the connected input port that a short circuit has occurred in the process of the input port, and the process designated by the input port without passing through the process in which the short circuit occurred. A message communication method, comprising: transmitting a message to an input port of a personal computer.
【請求項2】 並列に動作可能な複数のプロセッサ・ノ
ードと、該プロセッサ・ノード間で相互にメッセージを
交換する通信網から構成された計算機システム(以下単
に並列計算機という)上で計算を行なうメッセージ交換
形マルチプロセス・システムにおいて、 (1)異なるプロセッサ・ノード上で実行しているプロ
セスにメッセージを送信する場合に、メッセージの送信
側のプロセッサ・ノードは、受信側のプロセッサ・ノー
ド上のプロセスの入力ポートを指示するために、前記受
信側プロセスの入力ポートを保持し該送信側プロセッサ
・ノード上に備えられたポートを疑似入力ポートとして
指示し、 (2)前記受信側のプロセッサ・ノード上のプロセスが
短絡状態となったとき、前記受信側プロセッサ・ノード
は、前記送信側のプロセッサ・ノード上のプロセスが送
出したメッセージを受領した場合に、該メッセージに含
まれる送信元情報に基づいて送信側のプロセッサ・ノー
ドに対し、前記短絡状態プロセスの出力ポートと結合さ
れている入力ポートを指示する旨の情報を含んだ短絡通
知メッセージを送出し、 (3)前記疑似入力ポートは、前記短絡通知メッセージ
受領後、該短絡通知メッセージ受領前に送出した全ての
メッセージが短絡状態プロセスの指示する短絡先プロセ
スによって受領されたことの確認を要求するための確認
メッセージを短絡状態プロセスを経由して、前記短絡先
プロセスに対して送出し、該確認メッセージに対する返
答メッセージの受信を以って確認するメッセージ交換ス
テップと、前記短絡通知メッセージ受領から前記確認操
作完了までメッセージの送出を保留するステップとを備
え、前記確認操作完了後に、前記受信側プロセッサ・ノ
ード上の前記短絡状態プロセスを経由せず前記短絡先プ
ロセスへメッセージを送信することを特徴とするメッセ
ージ通信方法。
2. A message to be calculated on a computer system (hereinafter simply referred to as a parallel computer) comprising a plurality of processor nodes operable in parallel and a communication network for exchanging messages between the processor nodes. In a switched multi-process system: (1) When sending a message to a process running on a different processor node, the processor node on the sending side of the message sends the message to the process on the receiving processor node. Holding the input port of the receiving process and indicating a port provided on the transmitting processor node as a pseudo input port to indicate the input port; (2) on the receiving processor node When a process becomes short-circuited, the receiving processor node will An input port coupled to an output port of the short-circuited process to a transmitting processor node based on source information included in the message when a message transmitted by a process on the server node is received. (3) After receiving the short-circuit notification message, the pseudo-input port indicates that all messages transmitted before receiving the short-circuit notification message indicate a short-circuit state process. To request confirmation that it has been received by the target process
A message exchange step of sending a message to the short-circuit destination process via the short-circuit state process, and confirming the message by receiving a reply message to the confirmation message; and from receiving the short-circuit notification message to completing the confirmation operation. Suspending the sending of the message, and transmitting the message to the short-circuit destination process without passing through the short-circuit state process on the receiving processor node after the confirmation operation is completed. .
【請求項3】 受信側のプロセッサ・ノード上で実行さ
れているプロセスが他のプロセッサ・ノードへ移動する
とき、移動前のプロセッサ・ノード上に一時的に短絡状
態のプロセスを生成し、前記確認操作完了後に送信側の
プロセッサ・ノード上のプロセスから移動前のプロセッ
サ・ノードを経由せず移動後のプロセッサ・ノード上の
プロセスにメッセージを送信することを特徴とする請求
項2記載のメッセージ通信方法。
3. When a process running on a receiving processor node moves to another processor node, a temporary short-circuited process is generated on the processor node before moving, and the confirmation is performed. 3. The message communication method according to claim 2, wherein after the operation is completed, the message is transmitted from the process on the transmitting processor node to the process on the post-migration processor node without passing through the pre-migration processor node. .
JP4022425A 1992-02-07 1992-02-07 Message communication method Expired - Lifetime JP2850624B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4022425A JP2850624B2 (en) 1992-02-07 1992-02-07 Message communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4022425A JP2850624B2 (en) 1992-02-07 1992-02-07 Message communication method

Publications (2)

Publication Number Publication Date
JPH05224960A JPH05224960A (en) 1993-09-03
JP2850624B2 true JP2850624B2 (en) 1999-01-27

Family

ID=12082337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4022425A Expired - Lifetime JP2850624B2 (en) 1992-02-07 1992-02-07 Message communication method

Country Status (1)

Country Link
JP (1) JP2850624B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056995A (en) * 1998-08-04 2000-02-25 Digital Vision Laboratories:Kk Method for moving object and process between nodes connected by network, method for replacing function, and node device having functions thereof

Also Published As

Publication number Publication date
JPH05224960A (en) 1993-09-03

Similar Documents

Publication Publication Date Title
JP3578385B2 (en) Computer and replica identity maintaining method
US7185319B2 (en) Debugging distributed applications
US5363121A (en) Multiple protocol communication interface for distributed transaction processing
US5546594A (en) Cooperative distributed problem solver
EP1230597B1 (en) Communication architecture for distributed computing environment
JP2850624B2 (en) Message communication method
US9712429B1 (en) System and method for unmarshalled routing
US4977499A (en) Method and apparatus for commanding operations on a computer network
US5835728A (en) System for routing computer network
US8312084B2 (en) Combined join and state transfer
JP2000224260A (en) Communication control device
KR102633569B1 (en) Network data chaining apparatus, and control method thereof
JP2000092093A (en) Computer and data relay device
JP2010224935A (en) Distributed processing system
Zimmerman A preliminary investigation into dynamic distributed workflow
JPH11110365A (en) Network computer system, computer used in the system, and method according to the system
JPS5824254A (en) Packet buffer-free system
JPH0564899B2 (en)
JPH0415731A (en) Inter-process data communication equipment
JP3470445B2 (en) Agency processing system
JP2931683B2 (en) Labeling method in automatic wiring processing
EP0589447A2 (en) Method for joining a plurality of networks and seceding therefrom
JP2002374284A (en) Distributed transaction processing system
JPS63167938A (en) Signal processing apparatus and method
JPS63301351A (en) Control system for parallel computer communication