JP2853041B2 - 双安定マルチバイブレータ - Google Patents

Description

【発明の詳細な説明】 技術分野 第１、第２発明は、２安定状態の出力電圧差を大きく
でき、重負荷、容量性負荷あるいは配線などの浮遊容量
に対してもその安定状態が切り換わり難い双安定回路に
関する。従って、例えば、第１、第２発明の双安定回路
をメモリー・セルとして使うこともできる。

第３発明は、双安定回路の第１の安定状態から第２の
安定状態へ切り換える時と第２の安定状態から第１の安
定状態へ切り換える時とでトリガー信号を入力する所が
異なる場合に各切換えを速く行うことができるトリガー
回路に関する。

その切換え速度が速いという事はトリガー回路と双安
定回路を組み合わせた全体回路の時間分解能を改善する
のに役に立つ。従って、例えば、第３発明のトリガー回
路を第１、第２発明の各双安定回路に使うことができ
る。

第４発明は、３つ以上の安定状態を持ち、しかも、各
安定状態に応じた電位もしくは電圧を出力することがで
きる。多安定回路に関する。このため、第４発明の多安
定回路を多値論理の分野に利用することもできる。尚、
第４発明の実施例には第１、第２発明の各双安定回路を
応用した多安定回路も有る。

第１、第２発明の背景技術 従来技術としてよく知られている双安定回路の１例の
回路図を第２図に示す。第２図の回路ではコンデンサ10
4、105が接続されていない場合、エミッタ接地型で動作
するトランジスタ３、４の各ミラー効果による悪影響の
ためトランジスタ３、４のオン、オフが切り換わる速度
が遅くなるので、その時間分解能が劣るという欠点が有
る。

ここで、時間分解能について説明する。その安定状態
の切換わり中に次のトリガー・パルスが入力されると、
双安定回路の動作が不安定になるので、トリガー・パル
スを入力してから次のトリガー・パルスを入力できる様
になるまでには時間が掛かる。この時間の最小値を時間
分解能と言う。時間分解能の逆数は双安定回路の応答し
うる最大周波数である。

第２図の回路で時間分解能を改善するためには例えば
第２図の様にコンデンサ104、105を接続し、各切換わり
時に各ベースに逆バイアス電圧を印加する方法が有る。
しかしその一方で、コンデンサ104、105を接続すること
によって各コレクタ電圧の立上り時にそれぞれを充電す
る必要が有り、今度はその充電に時間が掛かるので、各
コレクタ電圧の立上りは逆に遅くなる。その結果、その
充電時間がその時間分解能の改善効果を弱めてしまう。

次に、トランジスタ３、４の各ミラー効果による悪影
響を無くすためにエミッタ接地型を使わない双安定回路
の１例として第３図に示す双安定回路が考えられる。図
中t6は出力端子である。第３図の双安定回路は非反転型
電流増幅器と非反転型電圧増幅器を組み合わせたものと
言え、第３図の双安定回路ではトランジスタ３、４はそ
れぞれコレクタ接地型とベース接地型で動作するから、
各ミラー効果による悪影響が元々無く、このままで時間
分解能は優れている。トランジスタ３がオンのときトラ
ンジスタ３がトランジスタ４のベース・エミッタ間を短
絡し、トランジスタ４がオンのときトランジスタ４がト
ランジスタ３のベース・エミッタ間を短絡する。

しかしながら、第３図の様な双安定回路には『２つの
安定状態の出力電圧差が小さい』という第１の問題点が
有る。

（第１の問題点） 例えば、トランジスタ３がオンのとき出力端子t6の出
力電位はアース電位から「トランジスタ３のコレクタ・
エミッタ間オン電圧の大きさ」だけ低い電位であり、ト
ランジスタ４がオンのとき出力端子t6の出力電位はアー
ス電位から「トランジスタ４のベース・エミッタ間PN接
合の順電圧の大きさ」だけ低い電位であるから、両出力
電位差つまり両出力電圧差の大きさは「その順電圧の大
きさ」から「そのオン電圧の大きさ」を引いた値とな
り、小さい。

この事は、その安定状態（もしくは記憶内容）を読み
出すときに、外来ノイズ等の影響を受け易く、読み間違
いを引き起こし易くする。また、出力端子t6から出力信
号が伝わって行く経路や途中の半導体スイッチ等での電
圧降下が無視できなくなり、読み出し不能に繋がる。さ
らに、「第２図の双安定回路において抵抗102、103の各
抵抗値がゼロである双安定回路などの場合だと、正出力
（一方のコレクタ電圧）と補出力（他方のコレクタ電
圧）を同時に取り出せるので、ノイズに強い差動増幅器
をそのセンス・アンプに利用できる」のに対して、第３
図の様な双安定回路では補出力を同時に取り出せないの
で、そうは行かず、検出誤差を考えると読み出しが難し
くなり、より高精度なセンス・アンプが必要となり、コ
スト・アップ要因となる。

それから、第３図の様な双安定回路には『重負荷、容
量性負荷あるいは配線などの浮遊容量に対してその安定
状態が切り換わり易い』という第２の問題点が有る。

（第２の問題点） 例えば、トランジスタ３がオンのときに重負荷、容量
性負荷あるいは配線などの浮遊容量（図示せず。）が抵
抗６と並列接続状態になると、直流電源１と抵抗５がト
ランジスタ３に充分なベース電流を供給できないため
に、「トランジスタ３のコレクタ・エミッタ間オン電圧
の大きさ」が「トランジスタ４のベース・エミッタ間オ
ン・オフしきい値電圧の大きさ」より大きくなってしま
う。その結果、トランジスタ４がターン・オンし、その
安定状態は切り換わってしまう。

そこで、第１、第２発明はどちらも『２つの安定状態
の出力電圧差を大きくでき、重負荷、容量性負荷あるい
は配線などの浮遊容量に対してもその安定状態が切り換
わり難い』双安定回路を提供することを目的としてい
る。

（第１、第２発明の目的） 第１発明の開示 即ち、第１発明は、 自己ターン・オフ機能を持つ第１、第２の「スイッチン
グ手段または能動素子手段」が有って、前者の制御端子
と両主端子を制御端子ct1、主端子mt1a及び主端子mt1b
と呼び、後者の制御端子と両主端子を制御端子ct2、主
端子mt2a及び主端子mt2bと呼ぶとしたときに、 そして、前者の駆動信号入力用に制御端子ct1と主端子m
t1aが対を成し、後者の駆動信号入力用に制御端子ct2と
主端子mt2aが対を成し、制御端子ct1・主端子mt1a間の
逆バイアス電圧極性と制御端子ct2・主端子mt2a間の逆
バイアス電圧極性が同じであるとしたときに、 直流電圧を供給する直流電源手段の両電源端子の一端に
制御端子ct1を接続し、 前記両電源端子の他端に主端子mt2bを接続し、 前記第１の「スイッチング手段または能動素子手段」を
導通方向へ制御する第１の導通方向制御手段を制御端子
ct1・主端子mt1a間に接続し、 前記第２の「スイッチング手段または能動素子手段」を
導通方向へ制御する第２の導通方向制御手段を制御端子
ct2・主端子mt2a間に接続し、 第１の安定状態のときオフ方向電圧供給手段が、前記第
２の「スイッチング手段または能動素子手段」をオフ方
向へ制御する第２用オフ方向電圧を前記第１の「スイッ
チング手段または能動素子手段」を介して制御端子ct2
・主端子mt2a間に供給して前記第２の導通方向制御手段
による制御を妨害する様に制御端子ct2・主端子mt2a間
に前記オフ方向電圧供給手段と主端子mt1b・主端子mt1a
間部分を直列接続し、 第２の安定状態のとき前記直流電源手段が、前記第１の
「スイッチング手段または能動素子手段」をオフ方向へ
制御する第１用オフ方向電圧を前記第２の「スイッチン
グ手段または能動素子手段」を介して制御端子ct1・主
端子mt1a間に供給して前記第１の導通方向制御手段によ
る制御を妨害する様に主端子mt1a・主端子mt2a間を接続
した双安定回路である。

ただし、制御端子および両主端子とはバイポーラ・ト
ランジスタで言えばベース端子、エミッタ端子およびコ
レクタ端子のことで、その駆動信号入力用にベース端子
とエミッタ端子が対を成す。

このことによって、前記第１の安定状態のとき前記第
１の導通方向制御手段が前記第１の「スイッチング手段
または能動素子手段」を導通方向へ制御するので、前記
オフ方向電圧供給手段が前記第１の「スイッチング手段
または能動素子手段」を介して制御端子ct2・主端子mt2
a間に前記第２用オフ方向電圧を供給する。このため、
前記第２の「スイッチング手段または能動素子手段」は
「導通方向」ではなく「オフ方向へ」制御される。

そして、前記第１の「スイッチング手段または能動素
子手段」が前記両電源端子の一端の電位（もしくは電
圧）と制御端子ct1・主端子mt1a間電圧で決まる出力電
位（もしくは出力電圧）を主端子mt1aから出力する。

一方、前記第２の安定状態のとき前記第２の導通方向
制御手段が前記第２の「スイッチング手段または能動素
子手段」を導通方向へ制御するので、前記直流電源手段
が前記第２の「スイッチング手段または能動素子手段」
を介して制御端子ct1・主端子mt1a間に前記第１用オフ
方向電圧を供給する。このため、前記第１の「スイッチ
ング手段または能動素子手段」は「導通方向へ」ではな
く「オフ方向へ」制御される。

そして、前記第２の「スイッチング手段または能動素
子手段」が前記両電源端子の他端の電位（もしくは電
圧）と主端子mt2b・主端子mt2a間電圧で決まる出力電位
（もしくは出力電圧）を主端子mt2aから出力する。

その結果、前記両電源端子間の電圧の大きさは当然の
事ながらその電源電圧（＝前記直流電圧）の大きさであ
るから、第１発明の双安定回路は『２つの前記安定状態
の出力電位の差すなわち出力電圧差を大きくすることが
できる。』 （第１発明の第１効果） つまり、「第３図の双安定回路の場合トランジスタ
３、４は同じ電位の所にそれぞれコレクタ接地とベース
接地している」のに対して「第１発明の双安定回路の場
合、前記第１、第２の『スイッチング手段または能動素
子手段』は前記両電源端子」の各端子に制御端子ct1と
主端子mt2bそれぞれを接続している」からである。

それから、その様に出力電圧差が大きいということ
は、第１発明の双安定回路が前記第２の安定状態のとき
重負荷、容量性負荷あるいは配線などの浮遊容量によっ
て主端mt2b・主端子mt2a間の電圧降下が大きくなっても
前記第１の「スイッチング手段または能動素子手段」を
オフ方向に制御して前記第２の安定状態を保つことがで
きる上記電圧降下の許容値が大きいということであるか
ら、第１発明の双安定回路は『重負荷、容量性負荷ある
いは配線などの浮遊容量に対してもその安定状態が切り
換わり難くなる。』 （第１発明の第２効果） 特に、半導体製の「スイッチング手段または能動素子
手段」では普通「両主端子間の電圧降下が大きくなるに
つれて両主端子間を流れる主電流も大きくなる特性」が
全体的に観ると有る。

例えば、バイポーラ・トランジスタの場合「ベース電
流を一定にしたコレクタ・エミッタ間電圧とコレクタ電
流の特性」ではコレクタ・エミッタ間電圧がゼロ付近で
はコレクタ電流も小さいが、コレクタ・エミッタ間電圧
が大きくなるに連れてコレクタ電流は急速に大きくな
り、その後、飽和して行く。この見方を変えればコレク
タ・エミッタ間電圧を大きくした方がコレクタ電流（又
はコレクタ接地型のエミッタ電流）すなわち負荷電流を
大きくできると言うことであり、重負荷などに対して強
いと言うことである。

第１発明が請求項２記載の双安定回路に対応する場
合、前記第２用オフ方向電圧はゼロであり、前記オフ方
向電圧供給手段は電圧ゼロを供給する電圧ゼロ供給手段
（例：ただの導線、導通手段。）である。

前記第１の安定状態のとき前記第１の「スイッチング
手段または能動素子手段」が制御端子ct2・主端子mt2a
間を短絡し、前記第２の安定状態のとき前記直流電源手
段が前記第２の「スイッチング手段または能動素子手
段」を介して制御端子ct1・主端子mt1a間に前記第１用
オフ方向電圧を供給する。

第１発明が請求項３記載の双安定回路に対応する場
合、前記第２用オフ方向電圧は逆バイアス電圧であり、
前記オフ方向電圧供給手段はその逆バイアス電圧を供給
する逆バイアス電圧供給手段である。

前記第１の安定状態のとき上記逆バイアス電圧供給手
段が前記第１の「スイッチング手段または能動素子手
段」を介して制御端子ct2・主端子mt2a間に上記逆バイ
アス電圧を供給し、前記第２の安定状態のとき前記直流
電源手段が前記第２の「スイッチング手段または能動素
子手段」を介して制御端子ct1・主端子mt1a間に前記第
１用オフ方向電圧を供給する。

第２発明の開示 即ち、第２発明は、 自己ターン・オフ機能を持つ第１、第２の「スイッチン
グ手段または能動素子手段」が有って、前者の制御端子
と両主端子を制御端子ct1、主端子mt1a及び主端子mt1b
と呼び、後者の制御端子と両主端子を制御端子ct2、主
端子mt2a及び主端子mt2bと呼ぶとしたときに、 そして、前者の駆動信号入力用に制御端子ct1と主端子m
t1aが対を成し、後者の駆動信号入力用に制御端子ct2と
主端子mt2aが対を成し、制御端子ct1・主端子mt1a間の
逆バイアス電圧極性と制御端子ct2・主端子mt2a間の逆
バイアス電圧極性が同じであるとしたときに、 直流電圧を供給する直流電源手段の両電源端子の一端に
制御端子ct1を接続し、 前記両電源端子の他端に主端子mt2bを接続し、 非可制御スイッチング手段を制御端子ct2・主端子mt2a
間の順バイアス方向にして主端子mt2aに接続し、 主端子mt1b・制御端子ct2間を接続し、 前記非可制御スイッチング手段の開放端・主端子mt1a間
を接続し、 前記第１の「スイッチング手段または能動素子手段」を
導通方向へ制御する第１の導通方向制御手段を制御端子
ct1・主端子mt1a間に接続し、 前記第２の「スイッチング手段または能動素子手段」を
導通方向へ制御する第２の導通方向制御手段を前記非可
制御スイッチング手段を介して制御端子ct2・主端子mt2
a間に接続し、 主端子mt2aを出力端子とし、 第１の安定状態のとき前記第１の「スイッチング手段ま
たは能動素子手段」が制御端子ct2の電位を前記他端の
電位から前記一端の電位へ向かう方向へ引っ張って前記
非可制御スイッチング手段をオフに保ち、 第２の安定状態のとき前記直流電源手段が、前記第１の
「スイッチング手段または能動素子手段」をオフ方向へ
制御する第１用オフ方向電圧を前記第２の「スイッチン
グ手段または能動素子手段」と前記非可制御スイッチン
グ手段を介して制御端子ct1・主端子mt1a間に供給して
前記第１の導通方向制御手段による制御を妨害する双安
定回路である。

ただし、制御端子および両主端子とはバイポーラ・ト
ランジスタで言えばベース端子、エミッタ端子およびコ
レクタ端子のことで、その駆動信号入力用にベース端子
とエミッタ端子が対を成す。

このことによって、前記第１の安定状態のとき前記第
１の導通方向制御手段が前記第１の「スイッチング手段
または能動素子手段」を導通方向へ制御するので、前記
第１の「スイッチング手段または能動素子手段」が制御
端子ct2の電位を「前記両電源端子の一端の電位と主端
子mt1b・制御端子ct1間電圧で決まる主端子mt1bの電
位」にクランプし、同時に前記非可制御スイッチング手
段をオフに保つ。

そして、前記第２の「スイッチング手段または能動素
子手段」が主端子mt1bの電位と制御端子ct2・主端子mt2
a間電圧で決まる出力電圧（もしくは出力電圧）わを主
端子mt2aから出力する。

一方、前記第２の安定状態のとき前記第２の導通方向
制御手段が前記第２の「スイッチング手段または能動素
子手段」を導通方向へ制御するので、前記直流電源手段
が前記第２の「スイッチング手段または能動素子手段」
と前記非可制御スイッチング手段を介して制御端子ct1
・主端子mt1a間に前記第１用オフ方向電圧を供給する。
このため、前記第１の「スイッチング手段または能動素
子手段」は「導通方向へ」ではなく「オフ方向へ」制御
される。

そして、前記第２の「スイッチング手段または能動素
子手段」が前記両電源端子の他端の電位（もしくは電
圧）と主端子mt2b・主端子mt2a間電圧で決まる出力電位
（もしくは出力電圧）を主端子mt2aから出力する。

その結果、前記両電源端子間の電圧の大きさは当然の
事ながらその電源電圧（＝前記直流電圧）の大きさであ
るから、第２発明の双安定回路は『２つの前記安定状態
の出力電位の差すなわち出力電圧差を大きくすることが
できる。』 （第２発明の第１効果） つまり、「第３図の双安定回路の場合トランジスタ
３、４は同じ電位の所にそれぞれコレクタ接地とベース
接地している」のに対して「第２発明の双安定回路の場
合、前記第１、第２の『スイッチング手段または能動素
子手段』は前記両電源端子の各端に制御端子ct1と主端
子mt2bそれぞれを接続している」からである。

それから、その様に出力電圧差が大きいということ
は、第２発明の双安定回路が前記第２の安定状態のとき
重負荷、容量性負荷あるいは配線などの浮遊容量によっ
て主端子mt2b・主端子mt2a間の電圧降下が大きくなって
も前記第１の「スイッチング手段または能動素子手段」
をオフ方向へ制御して前記第２の安定状態を保つことが
できる上記電圧降下の許容値が大きいということである
から、第２発明の双安定回路は『重負荷、容量性負荷あ
るいは配線などの浮遊容量に対してもその安定状態が切
り換わり難くなる。』 （第２発明の第２効果） 特に、半導体製の「スイッチング手段または能動素子
手段」では普通「両主端子間の電圧降下が大きくなるに
連れて両主端子間を流れる主電流も大きくなる特性」が
全体的に観ると有る。

例えば、バイポーラ・トランジスタの場合「ベース電
流を一定にしたコレクタ・エミッタ間電圧とコレクタ電
流の特性」ではコレクタ・エミッタ間電圧がゼロ付近で
はコレクタ電流も小さいが、コレクタ・エミッタ間電圧
が大きくなるに連れてコレクタ電流は急速に大きくな
り、その後、飽和して行く。この見方を変えればコレク
タ・エミッタ間電圧を大きくした方がコレクタ電流（又
はコレクタ接地型のエミッタ電流）すなわち負荷電流を
大きくできると言うことであり、重負荷などに対して強
いと言うことである。

さらに、追加される効果が有る。第１発明の双安定回
路だとバイポーラ・トランジスタのベース端子・エミッ
タ端子間の様にPN接合が制御端子ct1・主端子mt1a間に
存在する場合、前記第１の安定状態のとき前記出力端子
が重負荷、容量性負荷あるいは配線などの浮遊容量と接
続状態になると、制御端子ct1・主端子mt1a間の電流容
量が小さければ、制御端子ct1・主端子mt1a間に過電流
が流れてしまう。その様な過電流は制御端子ct1・主端
子mt1a間の破壊などに結び付く。

一方、第２発明の双安定回路だと前記第１の安定状態
のときも前記第２の「スイッチング手段または能動素子
手段」が出力電位（もしくは出力電圧）を出力するの
で、この様な事は起こらない。つまり、『制御端子ct1
・主端子mt1a間にPN接合が存在し、その間の電流容量が
小さい場合、前記第１の安定状態のとき前記出力端子
が、重負荷、容量性負荷あるいは配線などの浮遊容量と
接続状態になっても、制御端子ct1・主端子mt1a間に過
電流が流れないので、制御端子ct1・主端子mt1a間の破
壊などを防止することができる。

（第２発明の追加効果） 第３発明の背景技術 従来の双安定回路のトリガー回路を第４図に示す。こ
のトリガー回路ではトリガー信号を入力する所が２つ
（各コレクタ）有るにもかかわらず、互いに逆向きに接
続されたステアリング・ダイオード106、107の作用によ
りコンデンサ110がトリガー用に１つ有るだけで済み、
しかも、トリガー信号が入力される度にその安定状態が
切り換わる。

しかしながら、トリガー信号が入力され、コンデンサ
110が充電されてしまうと、コンデンサ110が一旦放電し
てからでないと、次のトリガー信号を入力することがで
きない。つまり、『トリガー間隔が長くなってしまう』
という問題点が有る。

（問 題 点） ステアリング・ダイオード106、107同士が接続され
ず、２つのコンデンサ（図示せず。）で別々に各ステア
リング・ダイオードを介して各コレクタに別々のトリガ
ー信号を入力する方法だと、両コンデンサは一方のコン
デンサの放電中に他方のコンデンサを充電し、その充電
によってトリガー信号を入力できるから、そのトリガー
間隔は第４図のトリガー回路の様に長くならずに済む。

尚、そのトリガー間隔が長ければ、その双安定回路の
時間分解能がせっかく高くても、その長いトリガー間隔
が「双安定回路とトリガー回路を組み合わせた全体回
路」の時間分解能を低下させてしまう。

そこで、第３発明は、『トリガー間隔が長くならな
い』トリガー回路を提供することを目的としている。

（第３発明の目的） 第３発明の開示 即ち、第３発明は、 自己ターン・オフ機能を持つ第１、第２の「スイッチン
グ手段または能動素子手段」が有って、前者の制御端子
と両主端子を制御端子ct1、主端子mt1a及び主端子mt1b
と呼び、後者の制御端子と両主端子を制御端子ct2、主
端子mt2a及び主端子mt2bと呼ぶとしたときに、 そして、前者の駆動信号入力用に制御端子ct1と主端子m
t1aが対を成し、後者の駆動信号入力用に制御端子ct2と
主端子mt2aが対を成し、制御端子ct1・主端子mt1a間の
逆バイアス電圧極性と制御端子ct2・主端子mt2a間の逆
バイアス電圧極性が同じであるとしたときに、 制御端子ct1と主端子mt2bを交流に接続し、 主端子mt1a・主端子mt2a間を直接または間接的に接続
し、 主端子mt1b・制御端子ct2間を直接または間接的に接続
し、 前記第１の「スイッチング手段または能動素子手段」を
導通方向へ制御する第１の導通方向制御手段を制御端子
ct1・主端子mt1a間に接続し、 前記第２の「スイッチング手段または能動素子手段」を
導通方向へ制御する第２の導通方向制御手段を制御端子
ct2・主端子mt2a間に接続した双安定回路において、 ２つの非可制御スイッチング手段を方向に揃えて制御端
子ct2・主端子mt1a間に直列接続し、 両前記非可制御スイッチング手段の接続点にキャパシタ
ンス手段を接続し、 主端子mt1aの電位を一方の前記非可制御スイッチング手
段と前記キャパシタンス手段を介して制御端子ct1・主
端子mt1a間の逆バイアス方向へ引っ張ったり、制御端子
ct2の電位を他方の前記非可制御スイッチング手段と前
記キャパシタンス手段を介して制御端子ct2・主端子mt2
a間の逆バイアス方向へ引っ張ったりして安定状態を切
り換える安定状態切換手段を設けたトリガー回路であ
る。

このことによって、各前記非可制御スイッチング手段
がステアリング・ダイオードの様に作用し、そのトリガ
ー回路は前記キャパシタンス手段の充電時と放電時に各
トリガー信号を出力できるので、『そのトリガー間隔は
長くならない。』 （第３発明の効果） 第４発明の背景技術 『３つ以上の安定状態を持ち、各安定状態に応じた出力
電位もしくは出力電圧を出力することができる新しい構
成の多安定回路が望まれていた。』 （問 題 点） それが有れば使用する多安定回路の選択肢が増えて便
利である。尚、その安定状態の数が３つの場合も有る。

そこで、第４発明は、『３つ以上の安定状態を持ち、
各安定状態に応じた出力電位もしくは出力電圧を出力す
ることができる新しい構成の』多安定回路を提供するこ
とを目的としている。

（第４発明の目的） 第４発明の開示 即ち、第４発明は、 Ｎを３以上の所定数としたとき、 第１電位から第Ｎ電位まで順々に違うＮ個の電位を供給
する電位供給手段と、 第１の安定状態のとき出力端子の電位を前記第１電位へ
引っ張るプル手段と、 第２の安定状態のとき前記プル手段の向かう目標電位を
前記第２電位にクランプして前記プル手段に前記出力端
子の電位を前記第２電位へ引っ張らせる第２電位クラン
プ手段と、 第３の安定状態のとき前記プル手段の向かう目標電位を
前記第２電位から前記第３電位に変更してクランプし、
前記プル手段に前記出力端子の電位を前記第３電位へ引
っ張らせる第３電位クランプ手段と、 以下同様に順々に第Ｎ電位クランプ手段まで１つずつ電
位クランプ手段を有する多安定回路である。

ただし、Ｎ＝３の場合も有る。

このことによって、前記プル手段はその安定状態に応
じた電位に向かってその出力電位を引っ張るので、その
多安定回路はその安定状態に応じた出力電位もしくは出
力電圧を出力することができる。この様に前記電位供給
手段、前記プル手段および第２電位クランプ手段〜第Ｎ
電位クランプ手段で構成された多安定回路は従来無かっ
た。従って、第４発明の多安定回路は『３つ以上の安定
状態を持ち、各安定状態に応じた出力電位もしくは出力
電圧を出力することができる新しい構成の多安定回路で
ある。』 （第４発明の効果） 各発明を実施するための最良の形態 各発明をより詳細に説明するために、以下添付図面に
従ってこれを説明する。第１図に示す第１発明の実施例
は請求項１又は２記載の双安定回路に対応し、それぞれ
が以下の通り前述した各構成要素に相当する。

ａ）トランジスタ４が前述した第１の「スイッチング手
段または能動素子手段」に。

ｂ）トランジスタ３が前述した第２の「スイッチング手
段または能動素子手段」に。

ｃ）トランジスタ４のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ct1、主端子mt1aおよ
び主端子mt1bに。

ｄ）トランジスタ３のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ct2、主端子mt2aおよ
び主端子mt2bに。

ｅ）直流電源１が前述した直流電源手段に。

ｆ）直流電源１のマイナス電源端子が前述した両電源端
子の一端に。

ｇ）直流電源１のプラス電源端子が前述した両電源端子
の他端に。

ｈ）「抵抗６と直流電源２の直流回路」が前述した第１
の導通方向制御手段に。

ｉ）「抵抗６、直流電源２、１及び抵抗５の直列回路」
が前述した第２の導通方向制御手段に。

ｊ）電圧ゼロが前述した第２用オフ方向電圧に。

そして、トランジスタ３のベース端子・トランジスタ
４のコレクタ端子間が直接接続され、トランジスタ３、
４の両エミッタ端子間が直接接続されている。

第１図の実施例の双安定回路の動作は次の様になる。
第１の安定状態のとき「抵抗６と直流電源２の直列回
路」がトランジスタ４を導通方向へ制御するので、トラ
ンジスタ４は導通状態にある。このため、トランジスタ
４がトランジスタ３のベース・エミッタ間を短絡し、ト
ランジスタ３をオフ方向へ制御するので、トランジスタ
３はオフ状態となる。

このとき、トランジスタ４がトランジスタ３のベース
電位をアース電位の方へ引っ張って、固定する。そし
て、出力端子t1の電位はアース電位よりコンマ数ボルト
（これはトランジスタ４のエミッタ接合の順電位であ
る。）低く、僅かにマイナスである。

一方、第２の安定状態のとき「抵抗６、直流電源２、
１及び抵抗５の直列回路」がトランジスタ３を導通方向
へ制御するので、トランジスタ３は導通状態にある。こ
のため、直流電源１がトランジスタ３を介してトランジ
スタ４のエミッタ接合（ベース・エミッタ間PN接合）に
逆バイアス電圧を供給し、トランジスタ４をオフ方向へ
制御するので、トランジスタ４はオフ状態となる。

このとき、出力端子t1の電位は直流電源１のプラス電
源端子の電位からトランジスタ３のコレクタ・エミッタ
間電圧だけ低くなる。抵抗５、６の大きさの比をうまく
選べば、出力端子t1が開放されているとき、トランジス
タ３のコレクタ・エミッタ間電圧はそのエミッタ接合の
順電圧とほとんど同じになるから、出力端子t1の電位は
直流電源１のプラス電源端子の電位とほぼ同じになる。

従って、出力端子t1が開放されているとき、第１図の
実施例のハイ・レベルとロー・レベルの出力電圧の差は
直流電源１の電圧とほぼ同じになり、第３図の双安定回
路に比べて『２つの出力電圧差を大きくすることができ
る。』 （第１効果） ただし、トランジスタ４のベース・エミッタ間の最大
逆耐電圧を考慮しなければならない。

それから、上記第２の安定状態のときトランジスタ４
をオフ状態に保つことができる出力端子t1の許容最低電
位は「アース電位からトランジスタ４のベース・エミッ
タ間オン・オフしきい値電圧の大きさだけ低い電位」で
ある。

その結果、第１図の実施例では上記第２の安定状態を
保ちながらトランジスタ３のコレクタ・エミッタ間電圧
が取り得る最大電圧はほぼ「直流電源１の電源電圧」に
なるから、前述した通り大きなコレクタ・エミッタ間電
圧に対応して大きなコレクタ電流、大きなエミッタ電流
つまり大きな負荷電流を最大で供給できることになり、
一時的に重負荷となる容量性負荷なども含め、『重負
荷、容量性負荷あるいは配線などの浮遊容量に対しても
安定状態が切り換わり難くなる。』 （第２効果） それに対して、第３図の双安定回路の場合、出力単位
t6の許容最低電位に関しては第１図の実施例の場合と同
じになるが、同様にトランジスタ３のコレクタ・エミッ
タ間電圧が取り得る最大電圧はトランジスタ４のベース
・エミッタ間オン・オフしきい値電圧になるから、電源
電圧や各回路定数が同じなら前述した通り小さなコレク
タ・エミッタ間電圧に対応して小さなコレクタ電流、小
さなエミッタ電流つまり小さな負荷電流しか最大で供給
できない。

尚、第１図の実施例と第３図の双安定回路を比較する
と、両トランジスタ３のコレクタを接続する電源端子も
しくは電源線が違うだけである。すなわち、部品点数を
増やさずにコレクタの接続を変更しただけで簡単に前記
２つの効果が生じていることになる。一方、「第２図の
双安定回路において抵抗102、103の各抵抗値がゼロで、
コンデンサ104、105が無い双安定回路」の場合、その両
安定状態の出力電位差を大きくするには、第２図の双安
定回路の様に抵抗102、103を追加接続する必要が有る。

また、第１図の実施例の出力をロー・レベルにするに
は、トランジスタ３のベース電位を僅かの時間マイナス
電位にして、トランジスタ４をターン・オンさせれば良
い。反対に、その出力をハイ・レベルにするには、トラ
ンジスタ４のエミッタ電位を僅かの時間プラス電位にし
て、トランジスタ４をターン・オフさせれば良い。

さらに、第１図の実施例ではトランジスタ３はコレク
タ接地型で動作し、トランジスタ４はベース接地型で動
作するので、ミラー効果による悪影響が無く、この双安
定回路の時間分解能は第３図の双安定回路と同様に優れ
ている。

第５図に示す第１発明の実施例は、２つのPNP型トラ
ンジスタを用いており、ダイオード９、10が無ければ第
１図の実施例と電圧極性もしくは電圧方向に関して互い
に対称的な関係に有り、その回路構成は基本的に第１図
のそれと同じである。

第５図の実施例の場合トランジスタ８がオンのとき直
流電源１がダイオード10を介して「トランジスタ７のエ
ミッタ接合（ベース・エミッタ間PN接合）とダイオード
９の直列回路」に逆電圧を印加するが、ダイオード９も
その逆電圧の一部を負担するので、直流電源１の電圧を
トランジスタ７のベース・エミッタ間の最大逆耐電圧よ
り大きくすることができる。このときトランジスタ７、
８の両エミッタ間が「互いに反対向きに直列接続された
ダイオード９、10」を介して接続されていることにな
る。

そして、トランジスタ７がオンのとき、「トランジス
タ７とダイオード９の直列回路」がトランジスタ８をオ
フに保つのをダイオード10が助ける。

尚、直流電源１の電圧をさらに大きくしたければ、そ
れぞれのエミッタ接合に直列接続するダイオードの数を
多くするか、あるいは、トランジスタ７のベース・エミ
ッタ間に抵抗を接続すれば良い。

また、第５図の実施例では「トランジスタ７とダイオ
ード９の接続体」が前述した第１の「スイッチング手段
または能動素子手段」に相当し、「トランジスタ８とダ
イオード10の接続体」が前述した第２の「スイッチング
手段または能動素子手段」に相当すると解釈することも
できる。そうなると、ダイオード９のアノード端子が前
述した主端子mt1aに相当し、ダイオード10のアノード端
子が前述した主端子mt2aに相当することになる。

第６図に示す第２説明の実施例は請求項４記載の双安
定回路に対応し、それぞれが以下の通り前述した各構成
要素に相当する。

ａ）トランジスタ４が前述した第１の「スイッチング手
段または能動素子手段」に。

ｂ）トランジスタ３が前述した第２の「スイッチング手
段または能動素子手段」に。

ｃ）トランジスタ４のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ct1、主端子mt1aおよ
び主端子mt1bに。

ｄ）トランジスタ３のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ct2、主端子mt2aおよ
び主端子mt2bに。

ｅ）直流電源１が前述した直流電源手段に。

ｆ）直流電源１のマイナス電源端子が前述した両電源端
子の一端に。

ｇ）直流電源１のプラス電源端子が前述した両電源端子
の他端に。

ｈ）ダイオード23が前述した非可制御スイッチング手段
に。

ｉ）「抵抗６と直流電源２の直流回路」が前述した第１
の導通方向制御手段に。

ｊ）「抵抗６、直流電源２、１及び抵抗５の直列回路」
が前述した第２の導通方向制御手段に。

ｋ）出力端子t7が前述した出力端子に。

第６図の実施例では第１の安定状態のときトランジス
タ４がオンであっても、出力端子t7から出力電流が流れ
ていれば、ダイオード23の作用によりトランジスタ３は
オフにならず、その出力電流はトランジスタ３から供給
される。

このため、上記第１の安定状態のとき「重負荷、容量
性負荷あるいは配線などの浮遊容量」が「出力端子t7・
直流電源２のマイナス電源端子間」に接続状態になって
も、トランジスタ４のベースに過負荷電流が流れること
は無く、トランジスタ４のベース・エミッタ間の破壊な
どを防止することができる。

（追加効果） その他の作用、動作、効果は第１図に示す第１発明の
実施例と同様である。

第７図に示す第３発明の実施例は請求項５記載のトリ
ガー回路に対応し、第７図の回路中に構成されている双
安定回路は第１図に示す第１発明の実施例と基本的に同
じである。ただし、本発明者は「トランジスタ12、13、
２つのダイオード14、抵抗17、18及び電源コンデンサ1
9」を使って直流電源11から「第１図の直流電源１、２
に対応する２つの直流電源」を構成している。以下の通
りそれぞれが前述した各構成要素に相当する。

ａ）トランジスタ４が前述した第１の「スイッチング手
段または能動素子手段」に。

ｂ）トランジスタ３が前述した第２の「スイッチング手
段または能動素子手段」に。

ｃ）トランジスタ４のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ct1、主端子mt1aおよ
び主端子mt1bに。

ｄ）トランジスタ３のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ct2、主端子mt2aおよ
び主端子mt2bに。

ｅ）「抵抗６と電源コンデンサ19等の直列回路」が前述
した第１の導通方向制御手段に。

ｆ）「抵抗６、直流電源11及び抵抗５の直列回路」が前
述した第２の導通方向制御手段に。

ｇ）ダイオード15、16が前述した２つの非可制御スイッ
チング手段に。

ｈ）コンデンサ22が前述したキャパシタンス手段に。

ｉ）「直流電源11、切換えスイッチ20及び抵抗21が形成
する安定状態切換手段」が前述した安定状態切換手段
に。

そして、トランジスタ３のベース端子・トランジスタ
４のコレクタ端子間が直接接続され、トランジスタ３、
４の両エミッタ端子間が直接接続されている。

切換えスイッチ20の切換えによってその安定状態を切
り換えるのであるが、その動作は次の通りである。最
初、出力端子t3の出力がハイ・レベルで、出力端子t3の
電位がほぼ直流電源11のプラス電源端子の電位であると
仮定すれば、コンデンサ22の電圧はほぼゼロである。い
ま第７図の状態にある切換えスイッチ20をアースの方へ
切り換えると、コンデンサ22の充電電流が直流電源11か
ら抵抗５、ダイオード15、コンデンサ22、抵抗21及び切
換えスイッチ20を通ってアースへ流れる。

このとき、トランジスタ３のベース電位が下がり、ト
ランジスタ３のエミッタ電位はトランジスタ４のエミッ
タ接合によってほぼ電源コンデンサ19のプラス電源端子
の電位にクランプされるので、トランジスタ３のベース
・エミッタ間が逆バイアスされる。その結果、トランジ
スタ３がターン・オフし、抵抗６の電流がトランジスタ
４のベース・エミッタ間を流れるので、トランジスタ４
がターン・オンする。こうして、その安定状態は切り換
わり、トランジスタ４がトランジスタ３をオフに保ち、
出力端子t3の出力はロー・レベルとなり、出力端子t3の
電位がほぼ電源コンデンサ19のプラス電源端子の電位と
なる。

その後、切換えスイッチ20を第７図に示す状態に戻す
と、コンデンサ22の放電電流が直流電源11から切換えス
イッチ20、抵抗21、コンデンサ22、ダイオード16及び抵
抗６を通って流れる。このとき、これらコンデンサ22等
がトランジスタ３、４の両エミッタ電位を持ち上げ、ト
ランジスタ４のベース・エミッタ間を逆バイアスする。

その結果、トランジスタ４がターン・オフし、抵抗５
の電流がトランジスタ３のベース・エミッタ間を流れる
ので、トランジスタ３がターン・オンする。こうして、
その安定状態は切り換わり、トランジスタ３等がトラン
ジスタ４をオフに保ち、出力端子t3の出力はハイ・レベ
ルとなり、出力端子t3の電位はほぼ直流電源11のプラス
電源端子の電位となる。後は切換えスイッチ20の切換え
によって同様にその安定状態が切り換わる。

尚、トランジスタ３がオンのとき抵抗５の一部電流は
ダイオード15、16の直列回路に流れてしまうが、ダイオ
ード15、16の順電圧の和がトランジスタのベース・エミ
ッタ間オン・オフしきい値電圧より大きく、抵抗５の電
流のほとんどがトランジスタ３のベース順バイアス電流
になれば問題は無い。しかし、その順電圧の和がそのオ
ン・オフしきい値電圧より小さいか、ほとんど同じで、
ダイオード15、16がトランジスタ３のベース電流のほと
んどをバイパスしてしまう場合、その順電圧の和を大き
くすれば良い。例えば、ダイオード15、16それぞれの代
わりに「複数のダイオードを同じ向きに直列接続したも
の」を１つずつ使用すれば良い。例えば後述する第12図
の様にすれば良い。

ここで、第７図回路の電源電圧、使用部品および回路
定数の一例を以下に示す。

直流電源11の電圧……５ボルト トランジスタ ３、４、12……2SC2002 13……2SA953 日本電気（株）製 ダイオード 14〜16……1S1588 （株）東芝製 抵抗 17、18……２キロ・オーム 21……1.5キロ・オーム ５……4.7キロ・オーム ６……２キロ・オーム あるいは、 ５……20キロ・オーム ６……10キロ・オーム あるいは、 ５……200キロ・オーム ６……100キロ・オーム コンデンサ 19……4.7マイクロ・ファラッド 22……0.01マイクロ・ファラッド 以 上 第８図に示す第１発明の実施例では、コレクタ接地の
トランジスタ24がトランジスタ３の出力を増幅し、ダー
リントン接続のトランジスタ３、24が前述した第２の
「スイッチング手段または能動素子手段」に相当する。

第９図に示す第１発明の実施例ではトランジスタ４が
オンのときトランジスタ４がトランジスタ３をオフに保
つのをダイオード23が助けるのである。「トランジスタ
３とダイオード23の接続体」が前述した第２の「スイッ
チング手段または能動素子手段」に相当し、ダイオード
23のアノード端子が前述した制御端子ct2に相当する。

第10図に示す第１発明の実施例ではトランジスタ４の
ベース・エミッタ間に過電流が流れるのを防止するため
に、コレクタ接地のトランジスタ25が「トランジスタ４
のベース・エミッタ間を流れるはずの負荷電流」のほと
んどをバイパスする。この場合、「トランジスタ４、25
の接続体」が前述した第１の「スイッチング手段または
能動素子手段」に相当し、トランジスタ４のベース端
子、トランジスタ25のエミッタ端子およびトランジスタ
４のコレクタ端子が前述した制御端子ct1、主端子mt1a
および主端子mt1bにそれぞれ相当する。

第11図に示す第１発明の実施例ではトランジスタ４、
26がサイリスタの等価回路を形成し、コレクタ接地のト
ランジスタ26がトランジスタ４のコレクタ電流を増幅す
る。だから、その等価サイリスタ等が前述した第１の
「スイッチング手段または能動素子手段」に相当し、ト
ランジスタ４のベース端子、エミッタ端子およびトラン
ジスタ26のエミッタ端子が前述した制御端子ct1、主端
子mt1aおよび主端子mt1bにそれぞれ相当する。

第12図に示す第１、第３発明共通の実施例は、請求項
１又は３記載の双安定回路にも請求項５記載のトリガー
回路にも対応し、第７図、第９図の両実施例を応用した
ものである。

「直流電源11、抵抗５、ダイオード23及び抵抗27が形
成する逆バイアス電圧供給手段」が前述したオフ方向電
圧供給手段にも請求項３記載中の逆バイアス電圧供給手
段にも相当する。その逆バイアス電圧供給手段はダイオ
ード23の順電圧をトランジスタ３用の逆バイアス電圧と
して供給するが、その逆バイアス電圧は前述した第２用
オフ方向電圧にも請求項３記載中の逆バイアス電圧にも
相当する。従って、トランジスタ４がオンのとき、僅か
ながらダイオード23の順電圧がベース逆バイアス電圧と
してトランジスタ３のベース・エミッタ間に供給され
る。

その逆バイアス動作は次の通りである。トランジスタ
４がオンのとき、抵抗５の電流はトランジスタ４にも流
れるが、ダイオード23を通って抵抗27にも流れる。この
とき抵抗27の電流がダイオード23に生じる電圧降下（順
電圧）によってダイオード23のカソード電位とトランジ
スタ３のベース電位は、トランジスタ４のコレクタ電位
よりダイオード23の順電圧分だけ低い。そして、トラン
ジスタ３のエミッタ電位はトランジスタ４のコレクタ電
位よりトランジスタ４のコレクタ・エミッタ間飽和電圧
分だけ低い。従って、厳密には「その順電圧からの飽和
電圧を引いた電圧」が逆向きにトランジスタ３のベース
・エミッタ間に供給される。

第13図に示す第２、第３発明共通の実施例は、請求項
４記載の双安定回路にも請求項５記載のトリガー回路に
も対応し、第６図、第８図、第12図の各実施例を応用し
たものである。ダーリントン接続のトランジスタ３、24
が前述した第２の「スイッチング手段または能動素子手
段」に相当し、ダイオード23が前述した非可制御スイッ
チング手段（請求項４記載中）に相当し、ダイオード1
5、16が前述した２つの非可制御スイッチング手段（請
求項５記載中）に相当する。

トランジスタ４がオンのときトランジスタ３、24がそ
の出力電流を供給する。また、ダイオード15、16はトラ
ンジスタ24のエミッタ接合とダイオード23を介してトラ
ンジスタ３のベース端子とトランジスタ４のエミッタ端
子の間に方向を揃えて直列接続されている。

第14図に示す第４発明の実施例は、請求項６記載の多
安定回路に対応し、第１、第２発明の各双安定回路を応
用した多安定（５安定）回路である。図中でV0〜V5は電
位の高さを表わしており、V0からV5の方へ順々に各電源
線の電位は低くなる。

前述したＮは５で、電位V5はトランジスタ34を導通方
向に制御するときに使われる。それぞれが以下の通り前
述した各構成要素に相当する。

ａ）電位V0〜電位V4が前述した第１電位〜第５電位それ
ぞれに。

ｂ）電位V0〜電位V4を供給する直流電源手段（図示せ
ず。）が前述した電位供給手段に。

ｃ）「トランジスタ３、ダイオード23及び抵抗36が形成
するプル・アップ手段」が前述したプル手段に。

ｄ）「電位V1・電位V2間に存在する電流電源（図示せ
ず。）、トランジスタ31、ダイオード41及び抵抗35a、3
7が形成するV1電位クランプ手段」が前述した第２電位
クランプ手段に。

ｅ）「電位V2・電位V3間に存在する直流電源（図示せ
ず。）、トランジスタ32、ダイオード28b、30b、42及び
抵抗35b、38が形成するV2電位クランプ手段」が前述し
た第３電位クランプ手段に。

ｆ）「電位V3・電位V4間に存在する直流電源（図示せ
ず。）、トランジスタ33、ダイオード28c、30c、43及び
抵抗35c、39が形成するV3電位クランプ手段」が前述し
た第４電位クランプ手段に。

ｇ）「電位V4・電位V5間に存在する直流電源（図示せ
ず。）、トランジスタ34、ダイオード28d、30d、44及び
抵抗35d、40が形成するV4電位クランプ手段」が前述し
た第５電位クランプ手段に。

トランジスタ32がトランジスタ３のベース電位を電位
V2にクランプするとき、トランジスタ31のコレクタ接合
（ベース・コレクタ間PN接合）が上記ベース電位を電位
V1にクランプするのをダイオード28bが阻止し、「トラ
ンジスタ31のエミッタ接合（ベース・エミッタ間PN接
合）とダイオード41の直列回路」がトランジスタ３のエ
ミッタ電位を電位V1にクランプするのをダイオード30b
が阻止する。

同様にトランジスタ33がトランジスタ３のベース電位
を電位V3にクランプするときダイオード28c、30cがその
電位V3クランプにアシストし、トランジスタ34がトラン
ジスタ３のベース電位を電位V4にクランプするときダイ
オード28d、30dがその電位V4クランプをアシストする。

別の言い方をすれば、トランジスタ34がオンで、端子
t4の電位がほぼV4のとき、トランジスタ31〜33の各コレ
クタ接合から短絡電流が流れるのをダイオード28b〜28d
それぞれが防ぎ、トランジスタ31〜33の各エミッタ接合
から短絡電流が流れるのをダイオード30b〜30dそれぞれ
が防ぐ。同様にトランジスタ32〜33それぞれがオンのと
き各短絡電流が流れるのが防止される。

また、ダイオード41〜44と抵抗35a〜35dはトランジス
タ31〜34の各エミッタ接合を逆過大電圧から保護する。

さらに、トランジスタ31がオンのとき、トランジスタ
３のエミッタ電流が抵抗37の方へ流れ込んでトランジス
タ31のオンを妨げないように、ダイオード23がトランジ
スタ３のエミッタ電位を下げてダイオード30bをオフに
保つ。同様な事がダイオード30c、30dそれぞれについて
言える。

第14図の多安定回路の動作は次の通りである。第１の
安定状態のとき出力端子t4の電位はほぼ電位V0であり、
トランジスタ３がダイオード41〜44のカソード電位をほ
ぼ電位V0にプル・アップしているので、ダイオード41〜
44とトランジスタ31〜34はオフである。

第２の安定状態のときトランジスタ31はオンで、トラ
ンジスタ32〜34はオフで、トランジスタ31がトランジス
タ３のベース電位をほぼ電位V1にクランプするので、出
力端子t4の電位もほぼ電位V1で、しかも、トランジスタ
３がダイオード42〜44とトランジスタ32〜34をオフに保
つ。

第３の安定状態のときトランジスタ31、32はオンで、
トランジスタ33、34はオフで、トランジスタ32がトラン
ジスタ３のベース電位をほぼ電位V2にクランプするの
で、出力端子t4の電位はほぼ電位V2で、しかも、トラン
ジスタ３がダイオード43、44とトランジスタ33、34をオ
フに保つ。

第４の安定状態のときトランジスタ31〜33はオンで、
トランジスタ34はオフで、トランジスタ33がトランジス
タ３のベース電位をほぼ電位V3にクランプするので、出
力端子t4の電位はほぼ電位V3で、しかも、トランジスタ
３がダイオード44とトランジスタ34をオフに保つ。

第５の安定状態のときトランジスタ31〜34はオンだか
ら、出力端子t4の電位はほぼ電位V4である。このとき、
トランジスタ34はトランジスタ３をオフに保ち、トラン
ジスタ34が出力電流を出力する。

第14図の多安定回路は５安定回路であるが、さらにそ
の部品点数を追加してその安定状態の数を増すことは可
能である。

第14図の実施例は１番低い電位V5を出力することがで
きない。しかし、第15図の実施例は、「エミッタ接地の
トランジスタ45等が形成するインバータ回路」と「エミ
ッタ接地のトランジスタ46等が形成するインバータ回
路」等を組み合わせた電位クランプ手段を一部使用した
ので、１番低い電位V4を出力することができる。

第１〜第４の安定状態のとき出力端子t5の電位はほぼ
電位V0〜電位V3の範囲にあるため、トランジスタ46がオ
ンとなり、トランジスタ46がトランジスタ45をオフに保
つ。第５の安定状態のときトランジスタ45はオンで、出
力端子t5の電位はほぼ電位V4なので、トランジスタ46は
オフである。

尚、抵抗47の代わりに定電流手段を用いても良い。

最後に次の事を付け加える。前述した第２発明の追加
効果すなわち『制御端子ct1・主端子mt1a間にバイポー
ラ・トランジスタの様にPN接合が存在し、その間の電流
容量が小さい場合、前記第１の安定状態のとき前記出力
端子が重負荷、容量性負荷あるいは配線などの浮遊容量
と接続状態になっても、制御端子ct1・主端子mt1a間に
過電流が流れないので、制御端子ct1・主端子mt1a間の
ダメージや破壊などを防止することができる』という効
果は、前述した第１の「スイッチング手段または能動素
子手段」に何を使用するかを考えるとき『過電流による
制御端子ct1・主端子mt1a間のダメージや破壊などを気
にしなくて済む』という効果に結び付く。

【図面の簡単な説明】

第１図は第１発明の双安定回路の１実施例を示す回路図
である。 第２図は従来の双安定回路の１例を示す回路図である。 第３図は実施例ではなく、第１、第２発明の各効果を説
明するために使用する双安定回路を示す回路図である。 第４図は従来の双安定回路とトリガー回路の１例を示す
回路図である。 第５図は第１発明の双安定回路の１実施例を示す回路図
である。 第６図は第２発明の双安定回路の１実施例を示す回路図
である。 第７図は第１発明の双安定回路と第３発明のトリガー回
路共通の１実施例を示す回路図である。 第８図〜第11図の各図は第１発明の双安定回路の実施例
を１つずつ示す回路図である。 第12図は第１発明の双安定回路と第３発明のトリガー回
路共通の１実施例を示す回路図である。 第13図は第２発明の双安定回路と第３発明のトリガー回
路共通の１実施例を示す回路図である。 第14図〜第15図の各図は第４発明の多安定回路の実施例
を１つずつ示す回路図である。 （符号の説明） １、２、11……直流電源 t1〜t7……出力端子 20……切換えスイッチ V0〜V5……電位

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】自己ターン・オフ機能を持つ第１、第２の
   「スイッチング手段または能動素子手段」が有って、前
   者の制御端子と両主端子を制御端子ct1、主端子mt1a及
   び主端子mt1bと呼び、後者の制御端子と両主端子を制御
   端子ct2、主端子mt2a及び主端子mt2bと呼ぶとしたとき
   に、 そして、前者の駆動信号入力用に制御端子ct1と主端子m
   t1aが対を成し、後者の駆動信号入力用に制御端子ct2と
   主端子mt2aが対を成し、制御端子ct1・主端子mt1a間の
   逆バイアス電圧極性と制御端子ct2・主端子mt2a間の逆
   バイアス電圧極性が同じであるとしたときに、 直流電圧を供給する直流電源手段の両電源端子の一端に
   制御端子ct1を接続し、 前記両電源端子の他端に主端子mt2bを接続し、 前記第１の「スイッチング手段または能動素子手段」を
   導通方向へ制御する第１の導通方向制御手段を制御端子
   ct1・主端子mt1a間に接続し、 前記第２の「スイッチング手段または能動素子手段」を
   導通方向へ制御する第２の導通方向制御手段を制御端子
   ct2・主端子mt2a間に接続し、 第１の安定状態のときオフ方向電圧供給手段が、前記第
   ２の「スイッチング手段または能動素子手段」をオフ方
   向へ制御する第２用オフ方向電圧を前記第１の「スイッ
   チング手段または能動素子手段」を介して制御端子ct2
   ・主端子mt2a間に供給して前記第２の導通方向制御手段
   による制御を妨害する様に制御端子ct2・主端子mt2a間
   に前記オフ方向電圧供給手段と主端子mt1b・主端子mt1a
   間部分を直列接続し、 第２の安定状態のとき前記直流電源手段が、前記第１の
   「スイッチング手段または能動素子手段」をオフ方向へ
   制御する第１用オフ方向電圧を前記第２の「スイッチン
   グ手段または能動素子手段」を介して制御端子ct1・主
   端子mt1a間に供給して前記第１の導通方向制御手段によ
   る制御を妨害する様に主端子mt1a・主端子mt2a間を接続
   したことを特徴とする双安定回路。
2. 【請求項２】主端子mt1a・主端子mt2a間が直接接続さ
   れ、 前記第２用オフ方向電圧がゼロであり、 主端子mt1b・制御端子ct2間が直接接続されていること
   を特徴とする請求項１記載の双安定回路。
3. 【請求項３】主端子mt1a・主端子mt2a間が直接接続さ
   れ、 前記第２用オフ方向電圧が逆バイアス電圧であり、 前記オフ方向電圧供給手段が前記逆バイアス電圧を供給
   する逆バイアス電圧供給手段であることを特徴とする請
   求項１記載の双安定回路。
4. 【請求項４】自己ターン・オフ機能を持つ第１、第２の
   「スイッチング手段または能動素子手段」が有って、前
   者の制御端子と両主端子を制御端子ct1、主端子mt1a及
   び主端子mt1bと呼び、後者の制御端子と両主端子を制御
   端子ct2、主端子mt2a及び主端子mt2bと呼ぶとしたとき
   に、 そして、前者の駆動信号入力用に制御端子ct1と主端子m
   t1aが対を成し、後者の駆動信号入力用に制御端子ct2と
   主端子mt2aが対を成し、制御端子ct1・主端子mt1a間の
   逆バイアス電圧極性と制御端子ct2・主端子mt2a間の逆
   バイアス電圧極性が同じであるとしたときに、 直流電圧を供給する直流電源手段の両電源端子の一端に
   制御端子ct1を接続し、 前記両電源端子の他端に主端子mt2bを接続し、 非可制御スイッチング手段を制御端子ct2・主端子mt2a
   間の順バイアス方向にして主端子mt2aに接続し、 主端子mt1b・制御端子ct2間を接続し、 前記非可制御スイッチング手段の開放端・主端子mt1a間
   を接続し、 前記第１の「スイッチング手段または能動素子手段」を
   導通方向へ制御する第１の導通方向制御手段を制御端子
   ct1・主端子mt1a間に接続し、 前記第２の「スイッチング手段または能動素子手段」を
   導通方向へ制御する第２の導通方向制御手段を前記非可
   制御スイッチング手段を介して制御端子ct2・主端子mt2
   a間に接続し、 主端子mt2aを出力端子とし、 第１の安定状態のとき前記第１の「スイッチング手段ま
   たは能動素子手段」が制御端子ct2の電位を前記他端の
   電位から前記一端の電位へ向かう方向へ引っ張って前記
   非可制御スイッチング手段をオフに保ち、 第２の安定状態のとき前記直流電源手段が、前記第１の
   「スイッチング手段または能動素子手段」をオフ方向へ
   制御する第１用オフ方向電圧を前記第２の「スイッチン
   グ手段または能動素子手段」と前記非可制御スイッチン
   グ手段を介して制御端子ct1・主端子mt1a間に供給して
   前記第１の導通方向制御手段による制御を妨害すること
   を特徴とする双安定回路。
5. 【請求項５】自己ターン・オフ機能を持つ第１、第２の
   「スイッチング手段または能動素子手段」が有って、前
   者の制御端子と両主端子を制御端子ct1、主端子mt1a及
   び主端子mt1bと呼び、後者の制御端子と両主端子を制御
   端子ct2、主端子mt2a及び主端子mt2bと呼ぶとしたとき
   に、 そして、前者の駆動信号入力用に制御端子ct1と主端子m
   t1aが対を成し、後者の駆動信号入力用に制御端子ct2と
   主端子mt2aが対を成し、制御端子ct1・主端子mt1a間の
   逆バイアス電圧極性と制御端子ct2・主端子mt2a間の逆
   バイアス電圧極性が同じであるとしたときに、 制御端子ct1と主端子mt2bを交流滴に接続し、 主端子mt1a・主端子mt2a間を直接または間接的に接続
   し、 主端子mt1b・制御端子ct2間を直接または間接的に接続
   し、 前記第１の「スイッチング手段または能動素子手段」を
   導通方向へ制御する第１の導通方向制御手段を制御端子
   ct1・主端子mt1a間に接続し、 前記第２の「スイッチング手段または能動素子手段」を
   導通方向へ制御する第２の導通方向制御手段を制御端子
   ct2・主端子mt2a間に接続した双安定回路において、 ２つの非可制御スイッチング手段を方向に揃えて制御端
   子ct2・主端子mt1a間に直列接続し、 両前記非可制御スイッチング手段の接続点にキャパシタ
   ンス手段を接続し、 主端子mt1aの電位を一方の前記非可制御スイッチング手
   段と前記キャパシタンス手段を介して制御端子ct1・主
   端子mt1a間の逆バイアス方向へ引っ張ったり、制御端子
   ct2の電位を他方の前記非可制御スイッチング手段と前
   記キャパシタンス手段を介して制御端子ct2・主端子mt2
   a間の逆バイアス方向へ引っ張ったりして安定状態を切
   り換える安定状態切換手段を設けたことを特徴とするト
   リガー回路。
6. 【請求項６】Ｎを３以上の所定数としたとき、 第１電位から第Ｎ電位まで順々に違うＮ個の電位を供給
   する電位供給手段と、 第１の安定状態のとき出力端子の電位を前記第１電位へ
   引っ張るプル手段と、 第２の安定状態のとき前記プル手段の向かう目標電位を
   前記第２電位にクランプして前記プル手段に前記出力端
   子の電位を前記第２電位へ引っ張らせる第２電位クラン
   プ手段と、 第３の安定状態のとき前記プル手段の向かう目標電位を
   前記第２電位から前記第３電位へ変更してクランプし、
   前記プル手段に前記出力端子の電位を前記第３電位へ引
   っ張らせる第３電位クランプ手段と、 以下同様に順々に第Ｎ電位クランプ手段まで１つずつ電
   位クランプ手段を有することを特徴とする多安定回路。