JP2853626B2 - Substrate surface flattening method - Google Patents
Substrate surface flattening methodInfo
- Publication number
- JP2853626B2 JP2853626B2 JP7338503A JP33850395A JP2853626B2 JP 2853626 B2 JP2853626 B2 JP 2853626B2 JP 7338503 A JP7338503 A JP 7338503A JP 33850395 A JP33850395 A JP 33850395A JP 2853626 B2 JP2853626 B2 JP 2853626B2
- Authority
- JP
- Japan
- Prior art keywords
- calixarene
- film
- substrate
- spin
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title description 18
- VTJUKNSKBAOEHE-UHFFFAOYSA-N calixarene Chemical compound COC(=O)COC1=C(CC=2C(=C(CC=3C(=C(C4)C=C(C=3)C(C)(C)C)OCC(=O)OC)C=C(C=2)C(C)(C)C)OCC(=O)OC)C=C(C(C)(C)C)C=C1CC1=C(OCC(=O)OC)C4=CC(C(C)(C)C)=C1 VTJUKNSKBAOEHE-UHFFFAOYSA-N 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229920006254 polymer film Polymers 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- -1 Methyl calix [6] arene Chemical compound 0.000 description 1
- MMYYTPYDNCIFJU-UHFFFAOYSA-N calix[6]arene Chemical compound C1C(C=2)=CC=CC=2CC(C=2)=CC=CC=2CC(C=2)=CC=CC=2CC(C=2)=CC=CC=2CC(C=2)=CC=CC=2CC2=CC=CC1=C2 MMYYTPYDNCIFJU-UHFFFAOYSA-N 0.000 description 1
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 1
- 229920001688 coating polymer Polymers 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- SLGWESQGEUXWJQ-UHFFFAOYSA-N formaldehyde;phenol Chemical compound O=C.OC1=CC=CC=C1 SLGWESQGEUXWJQ-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Application Of Or Painting With Fluid Materials (AREA)
- Drying Of Semiconductors (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、基板上の微小な段
差を解消して極めて平滑な表面を形成する方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a very smooth surface by eliminating minute steps on a substrate.
【0002】[0002]
【従来の技術】例えば半導体デバイスの製造過程におい
て、基板上に段差が生じるとその上に形成される配線が
段切れを起こしたりフォトリソグラフィの加工精度が劣
化するなどの不都合がおきるため、これを解消すべく平
坦化を行うことが、工程の一部として今日広く実行され
ている(例えば、難波進監修「サブミクロン・リソグラ
フィ総合技術資料集」昭和60年 サイエンスフォーラ
ム社 312ページ、滝川忠広 他編集「ULSIリソ
グラフィ技術の革新」1994年 サイエンスフォーラ
ム社 71ページ)。2. Description of the Related Art For example, in the process of manufacturing a semiconductor device, when a step is formed on a substrate, inconveniences such as disconnection of a wiring formed thereon and deterioration of photolithography processing accuracy occur. Performing flattening to eliminate it is widely practiced as part of the process today (for example, Susumu Namba, “Submicron Lithography Comprehensive Technical Documents,” 1985 Science Forum, p. 312, Tadakawa Tadahiro et al. “Innovation in ULSI lithography technology”, Science Forum, p. 71, 1994).
【0003】さまざまな平坦化技術の中でも、塗付平坦
化技術、すなわちSOG(スピンオングラス)法や高分
子溶液の塗布法は簡便であり多用されている。図2は従
来の平坦化方法を示す断面図である。段差のある基板1
1上にフォトレジストなどの高分子溶液をスピン塗布
し、ベークして高分子スピンコート膜12を形成する。
この方法によれば、高分子膜により凹部を埋め込んで段
差を軽減することができる。[0003] Among various flattening techniques, a coating flattening technique, that is, an SOG (spin-on-glass) method or a coating method of a polymer solution is simple and frequently used. FIG. 2 is a sectional view showing a conventional flattening method. Substrate 1 with steps
A polymer solution such as a photoresist is spin-coated on 1 and baked to form a polymer spin-coated film 12.
According to this method, the recess can be buried with the polymer film to reduce the step.
【0004】SOG膜あるいは高分子膜を形成して表面
平坦化を行った後、エッチバックあるいはCMP(化学
的機械研磨)を行ってSOG膜あるいは高分子膜の全部
または一部を除去する方法もよく用いられている。ま
た、SOI(Silicon on Insulator)基板を貼り合わせ
法により製作する場合には基板表面を極めて平坦に仕上
げることが要求されるが、従来、CMP法などを用いて
平坦化するのが一般的であった。A method of forming an SOG film or a polymer film to planarize the surface, and then performing etchback or CMP (chemical mechanical polishing) to remove all or part of the SOG film or the polymer film is also available. Often used. In addition, when an SOI (Silicon on Insulator) substrate is manufactured by a bonding method, it is required to finish the surface of the substrate extremely flat. Conventionally, however, it is general to flatten the surface using a CMP method or the like. Was.
【0005】[0005]
【発明が解決しようとする課題】上述した塗布膜を用い
た平坦化法は半導体製造技術として日常的に用いられて
いるものであるが、これらでは微小な段差を完全に解消
することはできない。それは、SOGではベーキングの
過程でかなりのサイズのグレインが成長するためであ
り、また高分子自体も、ナノメートル(nm)サイズ以
上の表面ラフネスを有しているためである(吉村俊之他
「ナノメーターリソグラフィーにおけるレジスト高分子
のサイズ効果」応用物理 1994年 11月号 11
31ページ、応用物理学会)。また、平坦化膜を形成し
た後にエッチバックやCMPを行っても、始めに形成し
たSOG膜や高分子膜表面の平坦性がよくないとき、そ
の後の加工によっても平坦性はあまり改善されない。す
なわち、従来技術では、マイクロメーター(μm)以上
の段差を近似的に解消することはできるものの、ナノメ
ーター領域での平坦化を実現するには不十分あるいは不
可能であった。The above-mentioned planarization methods using a coating film are routinely used as semiconductor manufacturing techniques, but they cannot completely eliminate minute steps. This is because in SOG, grains of a considerable size grow during the baking process, and the polymer itself has a surface roughness of nanometer (nm) size or more (Toshiyuki Yoshimura et al. Size Effect of Resist Polymer in Meter Lithography ”Applied Physics November 1994 Issue 11
31 pages, Japan Society of Applied Physics). Even if etch back or CMP is performed after the formation of the flattening film, if the flatness of the surface of the initially formed SOG film or polymer film is not good, the flatness is not significantly improved by subsequent processing. That is, in the prior art, although a step difference of not less than a micrometer (μm) can be approximately eliminated, flattening in a nanometer region is insufficient or impossible.
【0006】[0006]
【課題を解決するための手段】1マイクロメートル(μ
m)以下の微小な段差を有する基板上にカリックスアレ
ーンのスピン塗布膜を形成すれば、この塗付膜により段
差を解消して極めて平坦な表面を得ることができる。[Means for Solving the Problems] One micrometer (μ
m) If a spin coating film of calixarene is formed on a substrate having the following minute steps, the steps can be eliminated by this coating film to obtain an extremely flat surface.
【0007】[0007]
【発明の実施の形態】本発明による基板表面の平坦化方
法は、図1に示すように、微小な段差や傷、ざらつきを
有する基板1上にカリックスアレーンまたはカリックス
アレーン誘導体溶液を回転塗付し、ベーキングを行って
基板表面にカリックスアレーンスピンコート膜2を形成
し、これにより前記段差等を解消して極めて平坦な表面
状態を得るものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the method of flattening a substrate surface according to the present invention, as shown in FIG. 1, a calixarene or a calixarene derivative solution is spin-coated on a substrate 1 having minute steps, scratches and roughness. The calix arene spin coat film 2 is formed on the substrate surface by performing baking, whereby the steps and the like are eliminated to obtain an extremely flat surface state.
【0008】カリックスアレーンは、フェノール・ホル
ムアルデヒドの縮合により生成する環状オリゴマーであ
る。本出願人は、既に有機溶剤に可溶なカリックスアレ
ーン誘導体を開発し、これをスピン塗布することで良好
なフィルムが得られることを示したが(特開平4−12
8253号公報参照)、我々は、基板上にスピン塗布し
たカリックスアレーン被膜が、表面粗さが1乃至2nm
という極めて平滑な面を形成していることを見いだし、
これを用いて基板表面の平坦化に利用する発明をするに
至った。[0008] Calixarenes are cyclic oligomers formed by the condensation of phenol-formaldehyde. The present applicant has already developed a calixarene derivative which is soluble in an organic solvent, and has shown that a good film can be obtained by spin-coating the calixarene derivative (Japanese Patent Laid-Open No. 4-12).
No. 8253), we have reported that a calixarene film spin-coated on a substrate has a surface roughness of 1 to 2 nm.
That it forms an extremely smooth surface,
This has been used to make an invention for use in flattening the substrate surface.
【0009】このような平滑性は、高分子をスピン塗布
して形成した塗膜には全く期待できないものであって、
これは、カリックスアレーン分子(重合度が4〜8程
度)がごく大まかに直径が1nmのクラスター状の分子
によるものと考えられる。すなわち、この溶液をスピナ
ーを用いて塗布すると、カリックスアレーン分子は表面
を転がって凹部を埋めるため膜の段差は1分子か2分子
程度に収まるものと考えられる。この状態でベーキング
を行って溶剤を揮発すると段差が1〜2nm程度で堅固
な膜を形成することができる。本発明は、この知見に基
づき、微小な段差や傷、ざらつき等を有する基板上にカ
リックスアレーンまたはその誘導体のスピン塗付膜を形
成し、これにより段差などを解消して極めて平坦な表面
を得るようにしたものである。Such smoothness cannot be expected at all from a coating film formed by spin-coating a polymer.
This is considered to be due to the fact that calixarene molecules (degree of polymerization: about 4 to 8) are very roughly cluster-like molecules having a diameter of 1 nm. That is, when this solution is applied using a spinner, the calixarene molecules roll on the surface to fill the concave portions, so that the step of the film is considered to be within one or two molecules. When baking is performed in this state to evaporate the solvent, a firm film having a step of about 1 to 2 nm can be formed. Based on this finding, the present invention forms a spin coating film of calixarene or a derivative thereof on a substrate having minute steps and scratches, roughness, and the like, thereby eliminating steps and thereby obtaining an extremely flat surface. It is like that.
【0010】[0010]
【実施例】次に、本発明の好ましい実施例について説明
する。 [実施例1]メチルカリックス[6]アレーンのアチセ
ル化物(5,11,17,23,29,35−ヘキサメ
チル、37,38,39,40,41,42−ヘキサア
セトキシカリックス[6]アレーン)(この化合物の製
造方法については特公平7−23340号公報参照)の
3重量%モノクロロベンゼン溶液を調整し、清浄なシリ
コンウェハ基板上にスピンコートし、窒素雰囲気中10
0℃で30分のベークを行って約150nm厚の堅固な
膜を得た。Next, a preferred embodiment of the present invention will be described. [Example 1] Methyl calix [6] arene acetylated product (5, 11, 17, 23, 29, 35-hexamethyl, 37, 38, 39, 40, 41, 42- hexaacetoxy calix [6] arene) ( A 3% by weight monochlorobenzene solution (see Japanese Patent Publication No. Hei. 23-23340) is prepared, spin-coated on a clean silicon wafer substrate, and dried in a nitrogen atmosphere.
Baking was performed at 0 ° C. for 30 minutes to obtain a firm film having a thickness of about 150 nm.
【0011】AFM(原子間力顕微鏡)を用いて表面の
凹凸を測定したところ、1ないし2nm、多くても3n
m程度の凹凸しか認められなかった。この平滑性は、レ
ジスト等の高分子をスピンコートした時に認められる、
10nm以上のラフネスと比較して非常に平滑度の高い
ものである。上述したようにこのカリックスアレーン分
子は極めておおまかには直径1nm程度のクラスターで
あると考えることができ、この形状が極めて平滑な面の
形成に寄与していると考えられる。図2にこの表面粗さ
のAFMによる実測写真をを示す。The surface roughness was measured using an AFM (atomic force microscope) to find that it was 1 to 2 nm, at most 3 n
Only irregularities of about m were observed. This smoothness is observed when spin-coating polymers such as resist,
It has a very high degree of smoothness as compared with a roughness of 10 nm or more. As described above, this calixarene molecule can be considered very roughly as a cluster having a diameter of about 1 nm, and this shape is considered to contribute to the formation of an extremely smooth surface. FIG. 2 shows a photograph of the surface roughness measured by AFM.
【0012】[実施例2]実施例1と同じカリックスア
レーンの溶液を用い、表面に1μm以下の浅い傷を有す
る基板上にスピン塗布し、カリックスアレーンスピン塗
布膜を得た。AFMを用いて表面の凹凸を測定したとこ
ろ、実施例1と同様の結果を得、基板表面上の凹凸が解
消していることが分かった。Example 2 The same calixarene solution as in Example 1 was spin-coated on a substrate having a shallow scratch of 1 μm or less on the surface to obtain a calixarene spin-coated film. When the surface irregularities were measured using AFM, the same results as in Example 1 were obtained, and it was found that the irregularities on the substrate surface were eliminated.
【0013】[参考例1]実施例1と同様のスピンコー
トを、表面に3μmの段差を有する基板に施したとこ
ろ、カリックスアレーン膜は段切れを生じ、平坦化でき
なかった。Reference Example 1 When the same spin coating as in Example 1 was applied to a substrate having a step of 3 μm on the surface, the calixarene film was cut off and could not be flattened.
【0014】[実施例3]実施例1と同じカリックスア
レーンの溶液を用い、表面に1μm以下の段差を有する
シリコンウェハ基板上にスピン塗布し、カリックスアレ
ーンスピン塗布膜を得た。次いで、CF4 を用いた反応
性イオンエッチング(RIE)法によりエッチバックし
てカリックスアレーンを除去した。AFMを用いてシリ
コンウェハ表面の凹凸を測定したところ、5nm以下の
凹凸しか認められず極めて平坦な表面が得られたことが
分かった。Example 3 The same calixarene solution as in Example 1 was spin-coated on a silicon wafer substrate having a step of 1 μm or less on the surface to obtain a calixarene spin-coated film. Next, the calixarene was removed by etch-back by reactive ion etching (RIE) using CF 4 . When the unevenness of the silicon wafer surface was measured using AFM, it was found that only an unevenness of 5 nm or less was observed, indicating that an extremely flat surface was obtained.
【0015】[参考例2]最大段差が50nmの鏡面仕
上げのシリコンウェハ基板を、カリックスアレーン塗膜
を形成することなく、RIE法によりエッチバックした
が段差を解消することはできなかった。Reference Example 2 A mirror-finished silicon wafer substrate having a maximum step of 50 nm was etched back by RIE without forming a calixarene coating film, but the step could not be eliminated.
【0016】[0016]
【発明の効果】以上説明したように、本発明による平坦
化方法は、微小な段差を有する基板上にカリックスアレ
ーンスピン塗付膜を形成するものであるので、簡易な方
法により、微細な段差を解消して従来法では達成し得な
い極めて平滑な表面を有する基板を製作することができ
る。As described above, the flattening method according to the present invention forms a calixarene spin coating film on a substrate having a minute step, so that a fine step can be formed by a simple method. Thus, a substrate having an extremely smooth surface which cannot be achieved by the conventional method can be manufactured.
【図1】本発明の実施の形態を説明するための断面図。FIG. 1 is a cross-sectional view illustrating an embodiment of the present invention.
【図2】カリックスアレーン膜の表面の形態を示す原子
間力顕微鏡(AFM)写真。FIG. 2 is an atomic force microscope (AFM) photograph showing the surface morphology of the calixarene film.
【図3】従来例を説明するための断面図。FIG. 3 is a cross-sectional view illustrating a conventional example.
1、11 基板 2 カリックスアレーンスピンコート膜 12 高分子スピンコート膜 DESCRIPTION OF SYMBOLS 1, 11 Substrate 2 Calixarene spin coat film 12 Polymer spin coat film
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/3065 H01L 21/302 L (56)参考文献 特開 平6−275508(JP,A) 特開 平4−336433(JP,A) 特開 平6−228032(JP,A) 特開 平6−196440(JP,A) 特開 平4−15232(JP,A) 特開 昭59−72725(JP,A) (58)調査した分野(Int.Cl.6,DB名) B05D 1/40 B05D 3/00 - 3/12 B05D 7/24 302 H01L 21/302Continuation of the front page (51) Int.Cl. 6 identification symbol FI H01L 21/3065 H01L 21/302 L (56) References JP-A-6-275508 (JP, A) JP-A-4-336433 (JP, A JP-A-6-228032 (JP, A) JP-A-6-196440 (JP, A) JP-A-4-15232 (JP, A) JP-A-59-72725 (JP, A) (58) Field (Int.Cl. 6 , DB name) B05D 1/40 B05D 3/00-3/12 B05D 7/24 302 H01L 21/302
Claims (1)
段差を有する基板上にカリックスアレーンまたはカリッ
クスアレーン誘導体溶液を回転塗布し、ベーキングを行
ってカリックスアレーンまたはその誘導体の塗膜を得、
該塗膜の少なくとも一部をエッチバックまたはCMP
(化学的機械研磨)により除去することを特徴とする基
板表面の平坦化方法。1. A calixarene or calixarene derivative solution is spin- coated on a substrate having minute steps of 1 micrometer (μm) or less, and baked to obtain a coating film of calixarene or a derivative thereof.
Etchback or CMP at least a portion of the coating
(Chemical mechanical polishing).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338503A JP2853626B2 (en) | 1995-12-26 | 1995-12-26 | Substrate surface flattening method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338503A JP2853626B2 (en) | 1995-12-26 | 1995-12-26 | Substrate surface flattening method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09173957A JPH09173957A (en) | 1997-07-08 |
| JP2853626B2 true JP2853626B2 (en) | 1999-02-03 |
Family
ID=18318777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7338503A Expired - Fee Related JP2853626B2 (en) | 1995-12-26 | 1995-12-26 | Substrate surface flattening method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853626B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972725A (en) * | 1982-10-20 | 1984-04-24 | Toshiba Corp | Application of resist |
| JPH0723340B2 (en) * | 1990-09-19 | 1995-03-15 | 日本電気株式会社 | Calixarene derivative, film thereof, and pattern forming method thereof |
| JP2765356B2 (en) * | 1992-04-17 | 1998-06-11 | 日本電気株式会社 | Composition and film production method |
| JPH06275508A (en) * | 1993-03-23 | 1994-09-30 | Matsushita Electric Ind Co Ltd | Method of forming resist layer |
-
1995
- 1995-12-26 JP JP7338503A patent/JP2853626B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09173957A (en) | 1997-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806504A (en) | Planarization method | |
| EP2839341B1 (en) | Method for directed self-assembly | |
| CN1121716C (en) | Planarization of non-conformal device layer in semiconductor fabrication | |
| US20070077763A1 (en) | Deposition technique to planarize a multi-layer structure | |
| JP3264936B2 (en) | Method for forming a continuously planarized surface without voids | |
| JP5082076B2 (en) | Submicron decal transfer lithography | |
| Hiroshima et al. | Uniformity in patterns imprinted using photo-curable liquid polymer | |
| CN102460646A (en) | Method of providing flexible semiconductor device at high temperatures and flexible semiconductor device thereof | |
| US20120183743A1 (en) | Two-dimensional patterning employing self-assembled material | |
| US9581899B2 (en) | 2-dimensional patterning employing tone inverted graphoepitaxy | |
| US5453406A (en) | Aspect ratio independent coating for semiconductor planarization using SOG | |
| US7662299B2 (en) | Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same | |
| JP2853626B2 (en) | Substrate surface flattening method | |
| US20070178712A1 (en) | Planarization for Integrated Circuits | |
| US9934991B2 (en) | Method and apparatus for planarizing material layers | |
| JP3524326B2 (en) | Female substrate used for manufacturing micro short needle, method for manufacturing female substrate, and method for manufacturing micro short needle and probe using female substrate | |
| JP2004515059A (en) | Method for determining end point in chemical mechanical polishing of semiconductor wafer | |
| US6709879B2 (en) | Method for inspecting a pattern defect process | |
| US20030216046A1 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| JPH0428887A (en) | Production of cantilever | |
| JPH0430524A (en) | Manufacture of semiconductor device | |
| Shih et al. | CON-TACT® planarization process of spin-on dielectrics for device fabrication | |
| Ersen et al. | Integration of GaAs LEDs with silicon circuits by epitaxial lift-off | |
| CN1385891A (en) | Method for forming semiconductor metal interconnection | |
| Ergül | Nano circuits based on vertical transport |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| LAPS | Cancellation because of no payment of annual fees |