JP2856127B2 - Differential conductance circuit - Google Patents
Differential conductance circuitInfo
- Publication number
- JP2856127B2 JP2856127B2 JP32363195A JP32363195A JP2856127B2 JP 2856127 B2 JP2856127 B2 JP 2856127B2 JP 32363195 A JP32363195 A JP 32363195A JP 32363195 A JP32363195 A JP 32363195A JP 2856127 B2 JP2856127 B2 JP 2856127B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- constant current
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、差動コンダクタン
ス回路に関し、特に差動入力電圧を電流に変換して出力
する差動コンダクタンス回路に関する。The present invention relates to a differential conductance circuit, and more particularly to a differential conductance circuit that converts a differential input voltage into a current and outputs the current.
【0002】[0002]
【従来の技術】この種の従来の差動コンダクタンス回路
(「トランスコンダクタンスアンプ」ともいう)は、例
えば図6に示すように、入力信号を端子1、2を介して
受け、電流に変換して出力する第1の差動回路12と、
第1の差動回路12の出力電流を受ける負荷トランジス
タ対13と、負荷トランジスタ対13に生ずる電圧を受
けて電流に変換し、端子3、4に出力する第2の差動回
路14と、端子6を介してバイアス電圧を受け第1、第
2の差動回路12、14にそれぞれI3、I2なる定電流
を供給する第1、第2の定電流源10、11と、を具備
している。端子5、端子7は電源と接地にそれぞれ接続
される。2. Description of the Related Art A conventional differential conductance circuit of this kind (also referred to as a "transconductance amplifier") receives an input signal via terminals 1 and 2 and converts it into a current as shown in FIG. A first differential circuit 12 for outputting,
A load transistor pair 13 receiving an output current of the first differential circuit 12, a second differential circuit 14 receiving a voltage generated in the load transistor pair 13, converting the voltage into a current, and outputting the current to terminals 3 and 4; And first and second constant current sources 10 and 11 for receiving a bias voltage via the first and second constant current sources 6 and supplying constant currents I 3 and I 2 to the first and second differential circuits 12 and 14, respectively. ing. Terminals 5 and 7 are connected to a power supply and a ground, respectively.
【0003】第1の差動回路12は、等しい抵抗値を有
する第3、第4の抵抗R3、R4(「エミッタ抵抗」とも
いう)の直列回路をエミッタ間に接続した第3、第4の
トランジスタQ3、Q4を有し、第3、第4の抵抗R3、
R4の共通接続点には第1の定電流源10の出力が接続
され、また差動対を構成する第3、第4のトランジスタ
Q3、Q4のコレクタは負荷トランジスタ対13を構成す
るダイオード接続した第5、第6のトランジスタQ5、
Q6のエミッタにそれぞれ接続される。The first differential circuit 12 has a third and a fourth circuit in which a series circuit of third and fourth resistors R 3 and R 4 (also referred to as “emitter resistors”) having the same resistance value is connected between the emitters. Fourth transistors Q 3 and Q 4 , and third and fourth resistors R 3 ,
The output of the first constant current source 10 is connected to the common connection point of R 4 , and the collectors of the third and fourth transistors Q 3 and Q 4 forming a differential pair form a load transistor pair 13. Fifth and sixth transistors Q 5 , which are diode-connected,
It is connected to the emitter of Q 6.
【0004】第5、第6のトランジスタQ5、Q6のエミ
ッタは、エミッタが共通接続(直結)され第2の差動回
路を構成する第7、第8のトランジスタQ7、Q8のベー
スにそれぞれ接続される。The emitters of the fifth and sixth transistors Q 5 and Q 6 are connected in common (directly connected) to the bases of seventh and eighth transistors Q 7 and Q 8 constituting a second differential circuit. Connected to each other.
【0005】第7、第8のトランジスタQ7、Q8のエミ
ッタの共通接続点には、第2の定電流源11の出力が接
続され、第7、第8のトランジスタQ7、Q8のコレクタ
はそれぞれ端子3、4に接続される。The output of the second constant current source 11 is connected to the common connection point of the emitters of the seventh and eighth transistors Q 7 and Q 8 , and the output of the seventh and eighth transistors Q 7 and Q 8 The collectors are connected to terminals 3 and 4, respectively.
【0006】第1の定電流源10は、エミッタに第1の
抵抗R1の一端を接続し、コレクタを定電流出力とする
第1のトランジスタQ1を有している。The first constant current source 10 has a first transistor Q 1 having one end connected to the emitter of the first resistor R 1 and having the collector outputting a constant current.
【0007】第2の定電流源11は、エミッタに第2の
抵抗R2の一端を接続し、コレクタを定電流出力とする
第2のトランジスタQ2を有している。The second constant current source 11 has a second transistor Q 2 having an emitter connected to one end of a second resistor R 2 and having a collector outputting a constant current.
【0008】第1、第2のトランジスタQ1、Q2のベー
スは共通に端子6に接続され、第1、第2の抵抗R1、
R2の他端は共通接続され端子7を介して接地される。The bases of the first and second transistors Q 1 and Q 2 are commonly connected to a terminal 6, and the first and second resistors R 1 and R 2
The other end of R 2 is commonly connected and grounded via terminal 7.
【0009】そして、第2のトランジスタQ2のエミッ
タ面積は、第1のトランジスタQ1のエミッタ面積のN
倍(但し、N>0)に設定され、第2の抵抗R2の抵抗
値は、第1の抵抗R1の抵抗値の1/N倍に設定され
る。[0009] Then, the emitter area of the second transistor Q 2 is, N of the first emitter area of the transistor Q 1
Times (where, N> 0) is set to the resistance value of the second resistor R 2 is set to 1 / N times the first resistance value of the resistor R 1.
【0010】図6に示す従来の差動コンダクタンス回路
の動作を以下に説明する。The operation of the conventional differential conductance circuit shown in FIG. 6 will be described below.
【0011】端子1、2に与えられる入力信号電圧が端
子3、4より電流として出力される際のコンダクタンス
(相互コンダクタンス)は、全体として、第1の差動回
路12のコンダクタンスgm1と、負荷トランジスタ対1
3及び第2の差動回路14の入力インピーダンスの並列
合成抵抗RLと、第2の差動回路14のコンダクタンス
gm2との積となる。全てのトランジスタのエミッタ接地
電流増幅率は等しくβであり、これよりgm1、RL、g
m2はそれぞれ次式(1)〜(3)のようになる。但し、
VTは熱電圧(常温で約26mV)である(VT=kT/
q、kはボルツマン定数、Tは絶対温度、qは電子の単
位電荷)。The conductance (mutual conductance) when the input signal voltage supplied to the terminals 1 and 2 is output as a current from the terminals 3 and 4 is, as a whole, the conductance g m1 of the first differential circuit 12 and the load Transistor pair 1
The product is the product of the parallel combined resistance R L of the input impedances of the third and second differential circuits 14 and the conductance g m2 of the second differential circuit 14. The grounded emitter current gains of all the transistors are equal to β, so that g m1 , R L , g
m2 is given by the following equations (1) to (3). However,
V T is the thermal voltage (approximately at room temperature 26 mV) (V T = kT /
q and k are Boltzmann's constant, T is absolute temperature, and q is unit charge of electrons).
【0012】[0012]
【数1】 (Equation 1)
【0013】[0013]
【数2】 (Equation 2)
【0014】[0014]
【数3】 (Equation 3)
【0015】第1の定電流源10の出力電流I3と、第
2の定電流源11の出力電流I2は、第2のトランジス
タQ2のエミッタ面積が第1のトランジスタQ1のエミ
ッタ面積のN倍で、第2の抵抗R2の値が第1の抵抗R1
の値の1/N倍であることから、次式(4)が成り立
つ。[0015] and the output current I 3 of the first constant current source 10, the output current I 2 of the second constant current source 11, the emitter area of the second transistor Q 2 is the emitter area of the first transistor Q1 N times, the value of the second resistor R 2 is equal to the value of the first resistor R 1
Is 1 / N times the value of, the following equation (4) holds.
【0016】I2=NI3 …(4)I 2 = NI 3 (4)
【0017】上式(1)、(2)、(3)を掛けて、上
式(4)を用いて整理すると、全体のコンダクタンスg
m0は次式(5)で与えられる。When the above equations (1), (2) and (3) are multiplied and rearranged using the above equation (4), the overall conductance g
m0 is given by the following equation (5).
【0018】[0018]
【数4】 (Equation 4)
【0019】通常、エミッタ接地電流増幅率βの値は数
十〜数百の値となるから、上式(5)は近似的に次式
(6)のようになる。Normally, the value of the ground emitter current amplification factor β is several tens to several hundreds, so the above equation (5) is approximately expressed by the following equation (6).
【0020】[0020]
【数5】 (Equation 5)
【0021】ここで、(2N+1)/β<<1、R3>
>2VT/I3であるから、全体のコンダクタンスg
m0は、近似的にNに比例する。Here, (2N + 1) / β << 1, R 3 >>
> 2V T / I 3 , the overall conductance g
m0 is approximately proportional to N.
【0022】すなわち、図6に示す差動コンダクタンス
回路の全体のコンダクタンスは、第1、第2の定電流源
10、11の出力電流比にほぼ比例するように設定され
る。That is, the entire conductance of the differential conductance circuit shown in FIG. 6 is set so as to be substantially proportional to the output current ratio of the first and second constant current sources 10 and 11.
【0023】[0023]
【発明が解決しようとする課題】上記従来の差動コンダ
クタンス回路では、コンダクタンスを大とするために第
1の定電流源10の出力電流I3に対する第2の定電流
源11の出力電流I2の比Nを大きくした場合には、コ
ンダクタンスを示す上式(6)中の1/βに掛かる係数
(2N+1)が大となるため、コンダクタンスがトラン
ジスタのエミッタ接地電流増幅率βの強い影響を受ける
ことになる。In the conventional differential conductance circuit INVENTION SUMMARY is], the output current I 2 of the first of the second constant current source 11 with respect to the output current I 3 of the constant current source 10 to the conductance and large Is large, the coefficient (2N + 1) multiplied by 1 / β in the above equation (6) indicating the conductance becomes large, so that the conductance is strongly affected by the common emitter current amplification factor β of the transistor. Will be.
【0024】全体のコンダクタンスgm0を示す上式
(5)を用いて、トランジスタのエミッタ接地電流増幅
率βを50から200まで変化させた場合の全体のコン
ダクタンスgm0の変化を、β=100の時のコンダクタ
ンスの値を基準“1”となるように正規化して表したも
のを図7に示す。[0024] Using the above equation (5) showing the overall conductance g m0, the change of the conductance g m0 of the whole case of the emitter grounding current amplification factor of the transistor beta is changed from 50 to 200, of beta = 100 FIG. 7 shows the conductance value at the time, which is normalized so as to be the reference “1”.
【0025】図7では、N=1、2、3の場合が示され
ており、同図からも分かるように、N(N=I2/I3、
I3は第1の定電流源10の出力電流、I2は第2の定電
流源11の出力電流が大きくなるほどコンダクタンスの
変化の割合が大きくなる。FIG. 7 shows the case where N = 1, 2, and 3. As can be seen from FIG. 7, N (N = I 2 / I 3 ,
I 3 is the output current of the first constant current source 10, and I 2 is the larger the output current of the second constant current source 11, the greater the rate of change in conductance.
【0026】よって、特にNを大とした場合には、トラ
ンジスタのエミッタ接地電流増幅率βのばらつきによっ
てコンダクタンスgm0が大きくばらついてしまうという
問題点がある。Therefore, particularly when N is set to be large, there is a problem that the conductance g m0 greatly varies due to the variation of the common emitter current gain β of the transistor.
【0027】本発明は、上記問題点に鑑みてなされたも
のであって、トランジスタのエミッタ接地電流増幅率β
のバラツキによるコンダクタンスのバラツキを防止する
差動コンダクタンス回路を提供することを目的とする。The present invention has been made in view of the above problems, and has a common emitter current amplification factor β of a transistor.
It is an object of the present invention to provide a differential conductance circuit that prevents a variation in conductance due to the variation in the above.
【0028】[0028]
【課題を解決するための手段】前記目的を達成するた
め、本発明は、エミッタが抵抗を介して接続されたトラ
ンジスタ対を有する第1の差動回路と、前記第1の差動
回路の出力に接続された負荷トランジスタ対と、前記負
荷トランジスタ対にベースがそれぞれ接続されるととも
にエミッタが共通接続されてなるトランジスタ対を有す
る第2の差動回路と、前記第1の差動回路に電流を供給
する第1の定電流源と、前記第2の差動回路に電流を供
給する第2の定電流源と、を具備してなる差動コンダク
タンス回路において、前記第1の定電流源は、エミッタ
が第1の抵抗を介して接地されてなる第1のトランジス
タを有するエミッタ接地回路として構成され、前記第2
の定電流源は、エミッタが第2の抵抗を介して接地され
てなる第2のトランジスタを有するエミッタ接地回路と
して構成され、前記第1のトランジスタのベースは第3
の抵抗を介して前記第2のトランジスタのベースに接続
されるとともに、前記第2の抵抗は前記第1の抵抗の抵
抗値の1/N(但し、Nは所定の正数)倍の抵抗値に設
定され、前記第2の定電流源の前記第2のトランジスタ
が前記第1の定電流源の前記第1のトランジスタのエミ
ッタ面積のN倍のエミッタ面積を有し、前記第3の抵抗
は前記第1の抵抗の抵抗値の2N+1倍よりやや大の抵
抗値に設定されたことを特徴とする差動コンダクタンス
回路を提供する。In order to achieve the above object, the present invention provides a first differential circuit having a transistor pair whose emitter is connected via a resistor, and an output of the first differential circuit. A second differential circuit having a load transistor pair connected to the first transistor, a transistor pair having a base connected to the load transistor pair and an emitter connected in common, and a current flowing through the first differential circuit. A first constant current source for supplying current, and a second constant current source for supplying current to the second differential circuit, wherein the first constant current source comprises: An emitter-grounded circuit having a first transistor whose emitter is grounded via a first resistor;
Is configured as a common emitter circuit having a second transistor whose emitter is grounded via a second resistor, and the base of the first transistor is a third emitter.
And the resistance of the second resistor is 1 / N (where N is a predetermined positive number) times the resistance of the first resistor. And the second transistor of the second constant current source
Is an emitter of the first transistor of the first constant current source.
A third conductance circuit having an emitter area N times the area of the first resistor, and wherein the third resistance is set to a resistance value slightly larger than 2N + 1 times the resistance value of the first resistance. provide.
【0029】[0029]
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0030】図1は、本発明の一実施形態に係る差動コ
ンダクタンス回路の構成を示す図である。図1におい
て、上記従来の差動コンダクタンス回路の説明のために
参照した図6と同一機能を有する要素には同一の参照符
号が付されており、以下では上記従来の差動コンダクタ
ンス回路との同一部分の説明は省略し、相違点のみを説
明する。FIG. 1 is a diagram showing a configuration of a differential conductance circuit according to one embodiment of the present invention. In FIG. 1, elements having the same functions as those in FIG. 6 referred to for explanation of the conventional differential conductance circuit are denoted by the same reference numerals, and hereinafter, the same elements as those in the conventional differential conductance circuit will be described. The description of the parts will be omitted, and only the differences will be described.
【0031】図1を参照して、第1の定電流源10が有
する第1のトランジスタQ1のベースは、第5の抵抗R5
を介して、第2の定電流源11が有する第2のトランジ
スタQ2のベースとともに端子6に接続されている。そ
して、第5の抵抗R5の値は、第1の抵抗R1と第2の抵
抗R2との比Nにより、第1の抵抗R1の2N+1倍に設
定する。なお、上記従来の差動コンダクタンス回路と同
様に、第2の定電流源11の第2の抵抗R2の抵抗値は
第1の定電流源10の第1の抵抗R1の抵抗値の1/N
倍とされているものとし、第2の定電流源11の出力電
流I2は第1の定電流源10の出力電流I1のN倍とされ
る。その際、第2の定電流源11の第2のトランジスタ
Q2のエミッタ面積は第1の定電流源10が第1のトラ
ンジスタQ1のエミッタ面積のN倍とされる。Referring to FIG. 1, the base of the first transistor Q1 of the first constant current source 10 is connected to a fifth resistor R5.
Is connected to the terminal 6 together with the base of the second transistor Q2 of the second constant current source 11. Then, the value of the fifth resistor R5 is set to 2N + 1 times the first resistor R1 by the ratio N of the first resistor R1 and the second resistor R2. Note that, similarly to the above-described conventional differential conductance circuit, the resistance value of the second resistor R2 of the second constant current source 11 is 1 / N of the resistance value of the first resistor R1 of the first constant current source 10.
It is assumed that the output current I2 of the second constant current source 11 is N times the output current I1 of the first constant current source 10. At this time, the emitter area of the second transistor Q2 of the second constant current source 11 is set to N times the emitter area of the first transistor Q1 of the first constant current source 10.
【0032】図1に示す本実施形態の動作を以下に説明
する。第1の定電流源10を構成する第1のトランジス
タQ1のベース電流が、第1のトランジスタQ1のベース
と端子6との間に接続された第5の抵抗R5にて電圧降
下を生ずるため、第1の定電流源10の出力電流I
1は、第5の抵抗R5が設けられていない場合の出力電流
I3(図6参照)より減少する。The operation of the embodiment shown in FIG. 1 will be described below. The base current of the first transistor Q 1 constituting the first constant current source 10 causes a voltage drop at a fifth resistor R 5 connected between the base of the first transistor Q 1 and the terminal 6. Output current I of the first constant current source 10
1 is smaller than the output current I 3 (see FIG. 6) when the fifth resistor R 5 is not provided.
【0033】本実施形態における第1の定電流源10の
出力電流I1の値は、第5の抵抗R5が設けられていない
場合の出力電流I3と、第1の抵抗R1と第5の抵抗R5
との比2N+1、及び第1のトランジスタQ1のβを用
いて次式(7)で表わされる。The value of the output current I 1 of the first constant current source 10 in the present embodiment, the output current I 3 when the resistor R 5 of the fifth is not provided, the first resistor R 1 and the 5 resistor R 5
And 2N + 1, and β of the first transistor Q 1 .
【0034】[0034]
【数6】 (Equation 6)
【0035】さらに、上式(4)の関係より、次式
(8)が導かれる。Further, the following equation (8) is derived from the relation of the above equation (4).
【0036】[0036]
【数7】 (Equation 7)
【0037】本実施形態に係る差動コンダクタンス回路
のコンダクタンスとして、上式(1)、(2)、(3)
における電流I3を全てI1に置き換え、さらに上式
(8)の関係を用いることにより、次式(9)が得られ
る。As the conductance of the differential conductance circuit according to the present embodiment, the above equations (1), (2), and (3)
By replacing all the currents I 3 in I with I 1 and using the relationship of the above equation (8), the following equation (9) is obtained.
【0038】[0038]
【数8】 (Equation 8)
【0039】エミッタ接地電流増幅率βはβ>>1であ
ることから、上式(9)を近似すると、次式(10)が
得られる。Since the grounded emitter current gain β is β >> 1, approximating the above equation (9) yields the following equation (10).
【0040】[0040]
【数9】 (Equation 9)
【0041】上式(10)から、全体のコンダクタンス
gm0において、β-1の係数は0となり、コンダクタンス
に対するエミッタ接地電流増幅率βの影響を非常に小さ
くすることができる。βは実際には50〜200程度の
有限の値をとるため、理想的な第5の抵抗R5の値は、
第1の抵抗R1の2N+1倍より若干大となり、N=
1、2、3の場合には、ほぼ次の(11)〜(13)に
示す値となる。From the above equation (10), the coefficient of β -1 is 0 in the entire conductance g m0 , and the effect of the ground emitter current amplification factor β on the conductance can be extremely reduced. to take actually finite values of 50 to 200 is beta, the value of the resistor R 5 ideal fifth,
It is slightly larger than 2N + 1 times the first resistor R 1 , and N =
In the case of 1, 2, and 3, values are substantially as shown in the following (11) to (13).
【0042】N=1: R5=3.2・R1 …(11)N = 1: R 5 = 3.2 · R 1 (11)
【0043】N=2: R5=5.7・R1 …(12)N = 2: R 5 = 5.7 · R 1 (12)
【0044】N=3: R5=8.5・R1 …(13)N = 3: R 5 = 8.5 · R 1 (13)
【0045】上記N=1、N=3の場合のコンダクタン
スの変化を、それぞれ図2及び図3に示す。図2及び図
3はともに、エミッタ接地電流増幅率β=100の値で
コンダクタンスを正規化しており、また比較のため、第
5の抵抗R5=0の場合(第5の抵抗R5が無い場合に相
当)の変化も併記する。The changes in conductance when N = 1 and N = 3 are shown in FIGS. 2 and 3, respectively. 2 and 3 both normalize the conductance with the value of the common emitter current amplification factor β = 100, and for comparison, the case where the fifth resistor R 5 = 0 (the fifth resistor R 5 is not provided) ) Is also shown.
【0046】図2及び図3より、第5の抵抗R5を、
(2N+1)・R1よりも若干大とすることにより、β
のコンダクタンスに対す影響を小さくすることが可能で
あることがわかる。From FIG. 2 and FIG. 3, the fifth resistor R 5 is
(2N + 1) · With slightly larger than R 1, β
It can be seen that the effect on the conductance of the above can be reduced.
【0047】次に、本発明の別の実施形態に係る差動コ
ンダクタンス回路の構成を図4に示す。Next, the configuration of a differential conductance circuit according to another embodiment of the present invention is shown in FIG.
【0048】図4を参照して、本実施形態は、図1に示
す前記第1の実施形態において、第2の差動回路14の
出力を、第9、第10のトランジスタQ9、Q10からな
るベース接地増幅回路を介して出力するものである。本
実施形態は、前記第1の実施形態よりさらに強い、エミ
ッタ接地電流増幅率βの影響を受けるため、第5の抵抗
R5の最適な値は、前記第1の実施形態の第5の抵抗R5
より大となり、N=1のときR5=4.4R1が最適であ
る。Referring to FIG. 4, this embodiment is different from the first embodiment shown in FIG. 1 in that the output of the second differential circuit 14 is connected to ninth and tenth transistors Q 9 , Q 10 The signal is output via a common base amplifier circuit composed of This embodiment, the even stronger than in the first embodiment, due to the influence of the grounded emitter current amplification factor beta, optimum value of the resistance R 5 of the fifth, the fifth resistor of the first embodiment R 5
When N = 1, R 5 = 4.4R 1 is optimal.
【0049】この場合のコンダクタンスの変化を図5に
示す。図5においては、図2及び図3と同様に、β=1
00の値でコンダクタンスを正規化しており、また比較
のため第5の抵抗R5=0の場合の変化も併記する。FIG. 5 shows the change in conductance in this case. In FIG. 5, as in FIGS. 2 and 3, β = 1
The conductance is normalized by the value of 00, and the change when the fifth resistor R 5 = 0 is also shown for comparison.
【0050】本実施形態では、第2の差動回路14の出
力に接続されるベース接地増幅回路15により、コンダ
クタンスがさらに余分のβの影響を受けるが、第5の抵
抗R5の値を適切に設定することにより、図1に示す前
記第1の実施形態と同様に、コンダクタンスの変化を小
さくすることができる。[0050] In this embodiment, the base-grounded amplifier circuit 15 connected to the output of the second differential circuit 14, the conductance further influenced by the extra β, but the value of the fifth resistor R 5 suitable By setting to, the change in conductance can be reduced as in the first embodiment shown in FIG.
【0051】[0051]
【発明の効果】以上説明したように、本発明によれば、
エミッタ間に抵抗を接続するトランジスタ対からなる第
1の差動回路と、前記第1の差動回路の出力に接続する
負荷トランジスタ対と、前記負荷トランジスタ対にベー
スを接続するとともにエミッタを直結したトランジスタ
対からなる第2の差動回路と、前記第1の差動回路に出
力を接続する第1の定電流源と、前記第2の差動回路に
出力を接続する第2の定電流源を備え、前記第1の定電
流源は、エミッタを第1の抵抗を介して接地するととも
に、ベースに第2の抵抗を接続するエミッタ接地回路で
あって、前記第2の定電流源は、エミッタを第3の抵抗
を介して接地するとともに、ベースを前記第2の抵抗の
他端に接続するエミッタ接地回路であって、前記第3の
抵抗を前記第1の抵抗の1/N倍に設定するとともに、
前記第2の抵抗を前記第1の抵抗の2N+1倍以上に設
定することにより、トランジスタの有するエミッタ接地
電流増幅率βの変動による回路全体のコンダクタンスの
変動を低減できるという効果を有する。As described above, according to the present invention,
A first differential circuit consisting of a transistor pair connecting a resistor between the emitters, a load transistor pair connected to the output of the first differential circuit, and a base connected to the load transistor pair and the emitter directly connected. A second differential circuit composed of a transistor pair; a first constant current source connecting an output to the first differential circuit; and a second constant current source connecting an output to the second differential circuit Wherein the first constant current source is a grounded emitter circuit that grounds an emitter via a first resistor and connects a second resistor to a base, wherein the second constant current source comprises: An emitter grounding circuit for connecting an emitter to ground via a third resistor and connecting a base to the other end of the second resistor, wherein the third resistor is 1 / N times the first resistor. Set up,
By setting the second resistor to 2N + 1 times or more of the first resistor, it is possible to reduce the variation in the conductance of the entire circuit due to the variation in the common emitter current gain β of the transistor.
【図1】本発明の一実施形態の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.
【図2】本発明の一実施形態におけるコンダクタンスの
変化率を示す図である。FIG. 2 is a diagram showing a rate of change in conductance in one embodiment of the present invention.
【図3】本発明の一実施形態におけるコンダクタンスの
変化率を示す図である。FIG. 3 is a diagram showing a rate of change in conductance in one embodiment of the present invention.
【図4】本発明の他の実施形態の構成を示す図である。FIG. 4 is a diagram showing a configuration of another embodiment of the present invention.
【図5】本発明の他の実施形態におけるコンダクタンス
の変化率を示す図である。FIG. 5 is a diagram showing a rate of change in conductance in another embodiment of the present invention.
【図6】従来の差動コンダクタンス回路の構成を示す図
である。FIG. 6 is a diagram showing a configuration of a conventional differential conductance circuit.
【図7】従来の差動コンダクタンス回路のコンダクタン
スの変化率を示す図である。FIG. 7 is a diagram showing a rate of change in conductance of a conventional differential conductance circuit.
Q1〜Q10 トランジスタ R1〜R5 抵抗 1〜8 端子 10 第1の定電流源 11 第2の定電流源 12 第1の差動回路 13 負荷トランジスタ対 14 第2の差動回路 15 ベース接地増幅回路Q 1 to Q 10 transistors R 1 to R 5 resistors 1 to 8 terminals 10 first constant current source 11 second constant current source 12 first differential circuit 13 load transistor pair 14 second differential circuit 15 base Ground amplifier circuit
Claims (3)
ジスタ対を有する第1の差動回路と、 前記第1の差動回路の出力に接続された負荷トランジス
タ対と、 前記負荷トランジスタ対にベースがそれぞれ接続される
とともにエミッタが共通接続されてなるトランジスタ対
を有する第2の差動回路と、 前記第1の差動回路に電流を供給する第1の定電流源
と、 前記第2の差動回路に電流を供給する第2の定電流源
と、 を具備してなる差動コンダクタンス回路において、 前記第1の定電流源は、エミッタが第1の抵抗を介して
接地されてなる第1のトランジスタを有するエミッタ接
地回路として構成され、 前記第2の定電流源は、エミッタが第2の抵抗を介して
接地されてなる第2のトランジスタを有するエミッタ接
地回路として構成され、 前記第1のトランジスタのベースは第3の抵抗を介して
前記第2のトランジスタのベースに接続されるととも
に、前記第2の抵抗は前記第1の抵抗の抵抗値の1/N
(但し、Nは所定の正数)倍の抵抗値に設定され、前記第2の定電流源の前記第2のトランジスタが前記第
1の定電流源の前記第1のトランジスタのエミッタ面積
のN倍のエミッタ面積を有し 、 前記第3の抵抗は前記第1の抵抗の抵抗値の2N+1倍
よりやや大の抵抗値に設定されたことを特徴とする差動
コンダクタンス回路。1. A first differential circuit having a transistor pair having an emitter connected via a resistor, a load transistor pair connected to an output of the first differential circuit, and a base connected to the load transistor pair. , A second differential circuit having a transistor pair having an emitter connected in common, a first constant current source supplying current to the first differential circuit, and a second differential circuit. And a second constant current source for supplying a current to the driving circuit. The first constant current source comprises a first constant current source having an emitter grounded via a first resistor. The second constant current source is configured as a common emitter circuit having a second transistor whose emitter is grounded via a second resistor, The base of the first transistor is connected to the base of the second transistor via a third resistor, and the second resistor has 1 / N of the resistance of the first resistor.
(Where N is a predetermined positive number) times the resistance value, and the second transistor of the second constant current source is connected to the second transistor.
The emitter area of the first transistor of one constant current source
A differential conductance circuit having an emitter area N times as large as that of the first resistance, and wherein the third resistance is set to a resistance value slightly larger than 2N + 1 times the resistance value of the first resistance.
続されてなり、前記第1の差動回路のトランジスタ対の
コレクタと電源との間に挿入されたトランジスタ対から
なることを特徴とする請求項1記載の差動コンダクタン
ス回路。2. The load transistor pair according to claim 1, wherein said load transistor pair is diode-connected, and comprises a transistor pair inserted between a collector and a power supply of the transistor pair of said first differential circuit. The described differential conductance circuit.
地型増幅回路を介して出力することを特徴とする請求項
1記載の差動コンダクタンス回路。3. The differential conductance circuit according to claim 1, wherein an output signal of said second differential circuit is output through a grounded base amplifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32363195A JP2856127B2 (en) | 1995-11-17 | 1995-11-17 | Differential conductance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32363195A JP2856127B2 (en) | 1995-11-17 | 1995-11-17 | Differential conductance circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148856A JPH09148856A (en) | 1997-06-06 |
| JP2856127B2 true JP2856127B2 (en) | 1999-02-10 |
Family
ID=18156889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32363195A Expired - Fee Related JP2856127B2 (en) | 1995-11-17 | 1995-11-17 | Differential conductance circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856127B2 (en) |
-
1995
- 1995-11-17 JP JP32363195A patent/JP2856127B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148856A (en) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4055774A (en) | Current scaling apparatus | |
| US5359295A (en) | Power amplifier | |
| JPH11161352A (en) | Partially temperature-corrected low-noise voltage reference | |
| JPH01317011A (en) | Gain control amplifier | |
| JP2856127B2 (en) | Differential conductance circuit | |
| JPH07105670B2 (en) | Amplifier circuit | |
| US3480872A (en) | Direct-coupled differential input amplifier | |
| JPS6154286B2 (en) | ||
| US3938054A (en) | Transistor amplifier | |
| JP3140107B2 (en) | Differential amplifier | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JP3406468B2 (en) | Constant voltage generator | |
| JPS62173807A (en) | Constant current source bias circuit | |
| JP2703953B2 (en) | Current amplifier circuit | |
| JPH05175754A (en) | Differential amplifier | |
| JP2566941B2 (en) | DC offset voltage compensation circuit for integrated circuit | |
| JP2565289B2 (en) | Exponential amplifier | |
| JPH10335951A (en) | Differential amplifier | |
| JP2776019B2 (en) | Constant voltage circuit | |
| JPH0479482B2 (en) | ||
| JPS6246326Y2 (en) | ||
| JP3294355B2 (en) | Current source circuit | |
| JPS62133810A (en) | Multiplication circuit | |
| JPH0363847B2 (en) | ||
| JPS63296404A (en) | Differential amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |
|
| LAPS | Cancellation because of no payment of annual fees |