JP2858866B2 - メサ型半導体素子の製造方法 - Google Patents
メサ型半導体素子の製造方法Info
- Publication number
- JP2858866B2 JP2858866B2 JP11045290A JP11045290A JP2858866B2 JP 2858866 B2 JP2858866 B2 JP 2858866B2 JP 11045290 A JP11045290 A JP 11045290A JP 11045290 A JP11045290 A JP 11045290A JP 2858866 B2 JP2858866 B2 JP 2858866B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- brazing material
- semiconductor device
- local
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、特にSR複合回路装置（STACK）に使用され
るメサ型半導体素子の製造方法に関する。
るメサ型半導体素子の製造方法に関する。
［従来の技術と課題］ 従来、メサ型半導体素子（ペレット）の製造は、例え
ばＮ型のウェハの両面に夫々ドナー，アクセプター不純
物を全面拡散し、その上にメッキあるいは蒸着にて局部
電極を形成し、その上に外部電極との接続のためにろう
材を浸漬法等により形成し、更にろう材を含めた電極を
マスクにしながらエッチングによりペレット化すること
により形成していた。
ばＮ型のウェハの両面に夫々ドナー，アクセプター不純
物を全面拡散し、その上にメッキあるいは蒸着にて局部
電極を形成し、その上に外部電極との接続のためにろう
材を浸漬法等により形成し、更にろう材を含めた電極を
マスクにしながらエッチングによりペレット化すること
により形成していた。
ところで、こうして得られたペレットの判別は、従来
目視あるいは電気的特性により行なわれているのが一般
的であるが、電気的特性による判別方法は量産的でない
ため、目視による判別が主流である。
目視あるいは電気的特性により行なわれているのが一般
的であるが、電気的特性による判別方法は量産的でない
ため、目視による判別が主流である。
しかし、従来の半導体素子においては、基板表裏に形
成された局部電極の形状が同一であるため、その後のエ
ッチング工程において片面からの選択エッチング等の工
夫を用いても上から見ると同一形状になり、表裏の選別
が難しい。従って、複合回路半導体装置例えば整流ブリ
ッジ等を作る場合、回路通りペレットを並べるのに時間
がかかったり、不良が多発する場合があった。
成された局部電極の形状が同一であるため、その後のエ
ッチング工程において片面からの選択エッチング等の工
夫を用いても上から見ると同一形状になり、表裏の選別
が難しい。従って、複合回路半導体装置例えば整流ブリ
ッジ等を作る場合、回路通りペレットを並べるのに時間
がかかったり、不良が多発する場合があった。
本発明は上記事情に鑑みてなされたもので、基板の両
面の局部電極の形状又は大きさを互いに異ならせる事に
より、ペレット選別を容易に行うことができ、作業性を
向上しうるメサ型半導体素子及びその製造方法を提供す
ることを目的とする。
面の局部電極の形状又は大きさを互いに異ならせる事に
より、ペレット選別を容易に行うことができ、作業性を
向上しうるメサ型半導体素子及びその製造方法を提供す
ることを目的とする。
［課題を解決するための手段と作用］ 本発明は、第１導電型の半導体基板の両面に夫々第１
導電型の高濃度領域，第２導電型の高濃度領域を形成す
る工程と、前記基板の両面に夫々局部電極を選択的に形
成する工程と、これらの局部電極上にろう材を溶融，形
成する工程と、前記基板裏面側の局部電極及びろう材を
覆うエッチング防止層を形成する工程と、前記基板を片
面より等方性エッチングし裏面側の直前で止める工程
と、前記エッチング防止層を除去する工程と、両面より
等方性エッチングしてペレット化する工程と、露出する
ペレット表面のろう材を再度溶融して局部電極の形状又
は大きさを異ならせる工程とを具備する事を特徴とする
メサ型半導体素子の製造方法である。
導電型の高濃度領域，第２導電型の高濃度領域を形成す
る工程と、前記基板の両面に夫々局部電極を選択的に形
成する工程と、これらの局部電極上にろう材を溶融，形
成する工程と、前記基板裏面側の局部電極及びろう材を
覆うエッチング防止層を形成する工程と、前記基板を片
面より等方性エッチングし裏面側の直前で止める工程
と、前記エッチング防止層を除去する工程と、両面より
等方性エッチングしてペレット化する工程と、露出する
ペレット表面のろう材を再度溶融して局部電極の形状又
は大きさを異ならせる工程とを具備する事を特徴とする
メサ型半導体素子の製造方法である。
本発明によれば、基板の両面の電極の形状又は大きさ
を互いに異ならせる事により、ペレット選別を容易に行
うことができ、作業性を向上しうるメサ型半導体素子を
得ることができる。
を互いに異ならせる事により、ペレット選別を容易に行
うことができ、作業性を向上しうるメサ型半導体素子を
得ることができる。
［実施例］ 以下、本発明の一実施例に係るメサ型半導体素子を製
造方法を併記しつつを第１図及び第２図を参照して説明
する。
造方法を併記しつつを第１図及び第２図を参照して説明
する。
まず、例えばＮ型のシリコン基板１の表面にｎ型不純
物を拡散して高濃度領域（N+型領域）２を形成した後、
前記基板１の裏面にｐ型不純物を拡散して高濃度領域
（P+型領域）３を形成した。次に、前記基板１の両面に
メッキあるいは蒸着により電極材料を形成した後、写真
蝕刻法によりこれらの電極材料上にレジストパターン４
を形成した。つづいて、このレジストパターン４をマス
クとして前記電極材料を選択的にエッチング除去し、基
板１の表面，裏面に夫々局部電極5a,5bを形成した（第
１図（Ａ）図示）。
物を拡散して高濃度領域（N+型領域）２を形成した後、
前記基板１の裏面にｐ型不純物を拡散して高濃度領域
（P+型領域）３を形成した。次に、前記基板１の両面に
メッキあるいは蒸着により電極材料を形成した後、写真
蝕刻法によりこれらの電極材料上にレジストパターン４
を形成した。つづいて、このレジストパターン４をマス
クとして前記電極材料を選択的にエッチング除去し、基
板１の表面，裏面に夫々局部電極5a,5bを形成した（第
１図（Ａ）図示）。
次に、前記レジストパターン４を剥離した後、前記基
板１表面の局部電極5a上にろう材6aを、前記基板１裏面
の局部電極5b上にろう材6bを夫々例えば浸漬法等により
形成し（第１図（Ｂ）図示）。つづいて、前記基板１の
裏面側に、局部電極5b,ろう材6bを覆うようなエッチン
グ防止層７を形成した。次いで、基板表面側のろう材6a
をマスクとして前記基板１を等方的にエッチングした
（第１図（Ｂ）図示）。但し、このエッチングは、基板
１裏面のP+型領域３に到達する直前で停止させた。
板１表面の局部電極5a上にろう材6aを、前記基板１裏面
の局部電極5b上にろう材6bを夫々例えば浸漬法等により
形成し（第１図（Ｂ）図示）。つづいて、前記基板１の
裏面側に、局部電極5b,ろう材6bを覆うようなエッチン
グ防止層７を形成した。次いで、基板表面側のろう材6a
をマスクとして前記基板１を等方的にエッチングした
（第１図（Ｂ）図示）。但し、このエッチングは、基板
１裏面のP+型領域３に到達する直前で停止させた。
次に、前記エッチング防止層７を除去した後、基板１
の両面から等方的にエッチングを行い、ペレットに分離
した（第１図（Ｃ）及び第２図図示）。ここで、第２図
は第１図（Ｃ）の平面図である。
の両面から等方的にエッチングを行い、ペレットに分離
した（第１図（Ｃ）及び第２図図示）。ここで、第２図
は第１図（Ｃ）の平面図である。
次に、個々に分離されたペレットの各電極部のろう材
6a,6bを再度溶融させ、各電極部のろう材6a,6bの形状を
局部電極5a,5bと同じ径にした（第１図（Ｄ）及び第３
図図示）。ここで、第３図は第１図（Ｄ）の平面図であ
る。
6a,6bを再度溶融させ、各電極部のろう材6a,6bの形状を
局部電極5a,5bと同じ径にした（第１図（Ｄ）及び第３
図図示）。ここで、第３図は第１図（Ｄ）の平面図であ
る。
しかして、こうした本発明方法によれば、第１図
（Ａ）のように基板１の表裏にろう材の溶融により局部
電極5a,5bを夫々形成した後、基板裏面をエッチング防
止層７でマスクした状態で基板表面側のみを等方的にエ
ッチングし、次にエッチング防止層７を除去した状態で
基板の両面から等方的にエッチングし、更にろう材6a,6
bを再度溶融させるため、最終的に第１図（Ｄ）及び第
３図に示すようにうに基板表面側の局部電極5aを基板裏
面側の局部電極5bの形状よりも小さいペレットを得るこ
とができた。従って、ペレットの表裏を目視により容易
に見分けられため、従来と比べてペレット選別を容易に
行うことができる。その結果、振動機等にかけることに
より所望の極性を所望の位置に配置でき、作業性を著し
く向上できる。
（Ａ）のように基板１の表裏にろう材の溶融により局部
電極5a,5bを夫々形成した後、基板裏面をエッチング防
止層７でマスクした状態で基板表面側のみを等方的にエ
ッチングし、次にエッチング防止層７を除去した状態で
基板の両面から等方的にエッチングし、更にろう材6a,6
bを再度溶融させるため、最終的に第１図（Ｄ）及び第
３図に示すようにうに基板表面側の局部電極5aを基板裏
面側の局部電極5bの形状よりも小さいペレットを得るこ
とができた。従って、ペレットの表裏を目視により容易
に見分けられため、従来と比べてペレット選別を容易に
行うことができる。その結果、振動機等にかけることに
より所望の極性を所望の位置に配置でき、作業性を著し
く向上できる。
また、上記実施例に係るメサ型半導体素子によれば、
基板表面側の局部電極5a,基板裏面側の局部電極5bの形
状が異なった構成となっているため、上述したようにペ
レットの選別が容易で、作業性の向上を図る事ができ
る。
基板表面側の局部電極5a,基板裏面側の局部電極5bの形
状が異なった構成となっているため、上述したようにペ
レットの選別が容易で、作業性の向上を図る事ができ
る。
なお、本発明に係る半導体素子は、第２図に示したよ
うな構成のものに限らず、例えば第４図（Ａ），（Ｂ）
に示す如く平面形状が六角形状の半導体素子、あるいは
外部電極との接続の為のろう材が浸漬されていないもの
でもよい。第４図（Ｂ）は第４図（Ａ）の平面図であ
る。
うな構成のものに限らず、例えば第４図（Ａ），（Ｂ）
に示す如く平面形状が六角形状の半導体素子、あるいは
外部電極との接続の為のろう材が浸漬されていないもの
でもよい。第４図（Ｂ）は第４図（Ａ）の平面図であ
る。
［発明の効果］ 以上詳述した如く本発明によれば、表裏の電極の形状
又は大きさを互いに異ならせる異により、ペレット選別
を容易に行うことができ、作業性を向上しうるメサ型半
導体素子及びその製造方法を提供できる。
又は大きさを互いに異ならせる異により、ペレット選別
を容易に行うことができ、作業性を向上しうるメサ型半
導体素子及びその製造方法を提供できる。
第１図（Ａ）〜（Ｄ）は本発明の一実施例に係るメサ型
半導体素子の製造方法を工程順に示す断面図、第２図は
第１図（Ｃ）の平面図、第３図は第１図（Ｄ）の平面
図、第４図は本発明の他の実施例に係る半導体素子の説
明図である。 １……Ｎ型のシリコン基板、２……N+型領域、３……P+
型領域、４……レジスト、4a,4b……分極電極、6a,6b…
…ろう材、７……エッチング防止層。
半導体素子の製造方法を工程順に示す断面図、第２図は
第１図（Ｃ）の平面図、第３図は第１図（Ｄ）の平面
図、第４図は本発明の他の実施例に係る半導体素子の説
明図である。 １……Ｎ型のシリコン基板、２……N+型領域、３……P+
型領域、４……レジスト、4a,4b……分極電極、6a,6b…
…ろう材、７……エッチング防止層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 善幸 千葉県茂原市茂原647番地 東芝コンポ ーネンツ株式会社茂原工場内 (56)参考文献 特開 昭60−89981（ＪＰ，Ａ) 特公 昭45−38650（ＪＰ，Ｂ１) 特公 昭46−14410（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/861 - 29/885
Claims (1)
- 【請求項１】第１導電型の半導体基板の両面に夫々第１
導電型の高濃度領域，第２導電型の高濃度領域を形成す
る工程と、前記基板の両面に夫々局部電極を選択的に形
成する工程と、これらの局部電極上にろう材を溶融，形
成する工程と、前記基板裏面側の局部電極及びろう材を
覆うエッチング防止層を形成する工程と、前記基板を片
面より等方性エッチングし裏面側の直前で止める工程
と、前記エッチング防止層を除去する工程と、両面より
等方性エッチングしてペレット化する工程と、露出する
ペレット表面のろう材を再度溶融して局部電極の形状又
は大きさを異ならせる工程とを具備する事を特徴とする
メサ型半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045290A JP2858866B2 (ja) | 1990-04-27 | 1990-04-27 | メサ型半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045290A JP2858866B2 (ja) | 1990-04-27 | 1990-04-27 | メサ型半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0410575A JPH0410575A (ja) | 1992-01-14 |
| JP2858866B2 true JP2858866B2 (ja) | 1999-02-17 |
Family
ID=14536076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11045290A Expired - Fee Related JP2858866B2 (ja) | 1990-04-27 | 1990-04-27 | メサ型半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858866B2 (ja) |
-
1990
- 1990-04-27 JP JP11045290A patent/JP2858866B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410575A (ja) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5034345A (en) | Method of fabricating a bump electrode for an integrated circuit device | |
| US3427708A (en) | Semiconductor | |
| US2934685A (en) | Transistors and method of fabricating same | |
| US3200468A (en) | Method and means for contacting and mounting semiconductor devices | |
| US9537017B2 (en) | Process for forming a planar diode using one mask | |
| JP2858866B2 (ja) | メサ型半導体素子の製造方法 | |
| US3671339A (en) | Method of fabricating semiconductor devices having alloyed junctions | |
| JPH0621431A (ja) | メサ型半導体素子及びその製造方法 | |
| AU605853B2 (en) | Cmos integrated circuit having a top-side substrate contact and method for making same | |
| JP3527798B2 (ja) | 磁気抵抗素子の製造方法 | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JP3070705B2 (ja) | 半導体装置 | |
| JP3231620B2 (ja) | 半導体基板及びこれを用いた半導体装置 | |
| JPS60167325A (ja) | 半導体装置の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPH0494135A (ja) | 電界効果型トランジスタ | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS61154142A (ja) | 半導体装置の製造方法 | |
| JPS61119063A (ja) | 半導体装置の製造方法 | |
| JPH0476208B2 (ja) | ||
| JPS5810851A (ja) | 集積回路 | |
| JPS5925221A (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS60130146A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |