JP2860664B2 - Power supply control device - Google Patents
Power supply control deviceInfo
- Publication number
- JP2860664B2 JP2860664B2 JP1176616A JP17661689A JP2860664B2 JP 2860664 B2 JP2860664 B2 JP 2860664B2 JP 1176616 A JP1176616 A JP 1176616A JP 17661689 A JP17661689 A JP 17661689A JP 2860664 B2 JP2860664 B2 JP 2860664B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- cpu
- control device
- supply control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、電源を供給する他の装置からの電力を負荷
に供給する電力供給制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control device that supplies power from another device that supplies power to a load.
[従来の技術] 第6図は、主装置1からオプション装置2に電力を供
給して使用する装置の一例を示す回路図である。[Prior Art] FIG. 6 is a circuit diagram showing an example of an apparatus for supplying power from a main apparatus 1 to an option apparatus 2 for use.
オプション装置2は、主装置1にコネクタCN1〜CN4を
介して接続されるものであり、この例では、モータM1、
クラッチCL1、センサS1を具備するものを示している。The optional device 2 is connected to the main device 1 via connectors CN1 to CN4.
The figure includes a clutch CL1 and a sensor S1.
CPU101は、主装置1の中央処理装置であり、CPU102
は、オプション装置2の中央処理装置である。CPU101と
CPU102とは、トランジスタQ1、Q2を介して互いに通信し
ている。The CPU 101 is a central processing unit of the main device 1, and the CPU 102
Is a central processing unit of the optional device 2. CPU101 and
The CPU 102 communicates with each other via the transistors Q1 and Q2.
トランジスタQ3、Q4は、それぞれクラッチCL1、モー
タM1を駆動するトランジスタである。また、抵抗R4とツ
ェナダイオードZD1は、定電圧回路を構成しており、CPU
102の電源電圧等を作っている。The transistors Q3 and Q4 drive the clutch CL1 and the motor M1, respectively. The resistor R4 and the Zener diode ZD1 form a constant voltage circuit,
The power supply voltage of 102 is made.
通常、この様なオプション装置の電力源(この例では
+24v)には、負荷変動による電力源の電圧変動を抑え
るためのコンデンサC1が接続されている。このコンデン
サC1としては、予測される負荷変動が大きければ大きい
解、容量の大きいものが接続されている。Usually, a capacitor C1 for suppressing voltage fluctuation of the power source due to load fluctuation is connected to a power source (+24 V in this example) of such an optional device. As the capacitor C1, a capacitor having a large solution and a large capacity is connected if the predicted load fluctuation is large.
[発明が解決しようとする課題] ところで、オプション装置2を主装置1に接続する場
合には、通常、取扱説明書等により主装置1の電源をオ
フして接続する旨が指摘されているものの、実際には電
源をオフしないで接続する場合がある。[Problems to be Solved by the Invention] By the way, when connecting the optional device 2 to the main device 1, it is generally pointed out that the power supply of the main device 1 is turned off according to an instruction manual or the like. In some cases, the connection is made without actually turning off the power.
また、装置によっては電源をオフしないで接続しなけ
ればならない装置も存在する。Some devices must be connected without turning off the power.
そして、このように電源をオフしないで接続する場
合、主装置1にオプション装置2を近づけると、電源供
給コネクタCN1にスパークが発生する。この現象はコン
デンサC1の容量が大きければ大きい程、また、供給する
電圧が大きければ大きい程、顕著に現われる。In such a case where the connection is made without turning off the power, when the optional device 2 is brought close to the main device 1, a spark is generated in the power supply connector CN1. This phenomenon becomes more conspicuous as the capacitance of the capacitor C1 increases and as the supplied voltage increases.
そして、このスパークにより、コネクタCN1が劣化し
たり、またユーザーに不安を与えてしまうという欠点が
あった。This spark has the disadvantage that the connector CN1 is deteriorated and the user is anxious.
また、上述のように主装置1の電源をオフしないでオ
プション装置2を接続する場合、チャタリングによるリ
セット回路の誤動作等が生じる欠点もあった。Further, when the optional device 2 is connected without turning off the power of the main device 1 as described above, there is a disadvantage that a reset circuit malfunctions due to chattering and the like.
[課題を解決するための手段] 上記問題を解決するため、本発明は、電源を有する他
の装置からの電力を2つの電源ラインを介して負荷に供
給する電力供給制御装置において、前記負荷より前段に
介在させるものであって、前記他の装置からの電力を負
荷へ供給させるためのスイッチ手段と、前記他の装置側
の2つの電源ラインと前記電力供給装置側の2つの電源
ラインとがそれぞれ結合されたことに応じて、少なくと
も前記電源と前記他の装置側の2つの電源ラインと前記
電力供給装置側の2つの電源ラインとを含む弱電流を流
す回路を形成する形成手段と、前記形成手段により前記
回路が形成されたことに応じて前記スイッチ手段をオン
し、前記他の装置からの電力を前記負荷に供給するよう
制御する制御手段とを有することを特徴とする電力供給
御装置を提供することを目的とするものである。[Means for Solving the Problems] In order to solve the above problems, the present invention provides a power supply control device that supplies power from another device having a power supply to a load via two power supply lines. A switch means for supplying power from the other device to the load, and two power lines on the other device side and two power lines on the power supply device side, Forming means for forming a circuit for passing a weak current including at least the power supply, the two power supply lines on the other device side, and the two power supply lines on the power supply device side in response to the coupling, Control means for turning on the switch means in response to the formation of the circuit by the formation means, and controlling supply of power from the other device to the load. It is an object of the present invention to provide a power supply control device.
[実施例] 第1図は、本発明の第1実施例を示す回路図である。
なお、以下の説明において、上記第6図に示す構成と同
様のものについては同一符号を付して説明する。Embodiment FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
In the following description, the same components as those shown in FIG. 6 will be denoted by the same reference numerals.
この実施例において、主装置1に接続されるオプショ
ン装置2は、例えばモータM1、クラッチCL1、センサS1
を具備している。In this embodiment, the optional device 2 connected to the main device 1 includes, for example, a motor M1, a clutch CL1, and a sensor S1.
Is provided.
CPU101は主装置1の中央処理装置であり、CPU102はオ
プション装置2の中央処理装置である。これらCPU101と
CPU102とは、トランジスタQ1、Q2を介して互いに通信を
行なっている。The CPU 101 is a central processing unit of the main device 1, and the CPU 102 is a central processing unit of the optional device 2. These CPU101 and
The CPU 102 communicates with each other via the transistors Q1 and Q2.
トランジスタQ3、Q4はそれぞれクラッチCL1、モータM
1のオン・オフを制御する素子である。Transistors Q3 and Q4 are clutch CL1 and motor M, respectively.
This element controls on / off of 1.
抵抗R4およびツェナダイオードZD1は、電圧V1〔v〕
を作る定電圧回路であり、CPU102の電源電圧等に使用さ
れる。The resistor R4 and the Zener diode ZD1 are connected to the voltage V 1 [v]
And is used for the power supply voltage of the CPU 102 and the like.
コンデンサC1は、負荷変動により、電源電圧V0が変動
するのを防ぐために挿入してある平滑用コンデンサであ
る。Capacitor C1, a load change, a smoothing capacitor supply voltage V 0 is has been inserted in order to prevent the variation.
リレーRL1は、その接点rl1により、電源V0をオプショ
ン装置2に送出するか送出しないかを切り換えるスイッ
チ手段である。Relay RL1 is by its contacts rl1, a switching means for switching whether or not to send or sending power V 0 to the option device 2.
また、トランジスタQ5はリレーRL1を駆動するトラン
ジスタである。The transistor Q5 is a transistor that drives the relay RL1.
抵抗R9は、オプション装置2と主装置1のグランド線
が接続されたか否かを検知する検知手段である。The resistor R9 is a detecting means for detecting whether or not the optional device 2 and the ground line of the main device 1 are connected.
抵抗R0、R15、コンデンサC0およびダイオードD0は、
リセット回路を構成している。The resistors R0 and R15, the capacitor C0 and the diode D0
It constitutes a reset circuit.
抵抗R14は、オプション装置2を主装置1から外した
時に、コンデンサC1の電荷を放電させるための抵抗であ
る。The resistor R14 is a resistor for discharging the electric charge of the capacitor C1 when the optional device 2 is detached from the main device 1.
以上の構成において、オプション装置2が主装置1に
接続されていない場合には、CPU101のポートP11には、
“H"レベルが入力されている。そして、CPU101は、ポー
トP11に“H"レベルが入力されている場合には、オプシ
ョン装置2と主装置1が接続されてないと判断し、ポー
トP12を“L"レベルのままとし、トランジスタQ5および
リレーRL1をオフ状態に保持する。In the above configuration, when the optional device 2 is not connected to the main device 1, the port P11 of the CPU 101
“H” level is input. When the “H” level is input to the port P11, the CPU 101 determines that the optional device 2 and the main device 1 are not connected, keeps the port P12 at the “L” level, and sets the transistor Q5 And the relay RL1 is kept off.
また、オプション装置2が主装置1に接続された場合
には、CPU101のポートP11には、“L"レベルが入力され
ている。この時CPU101は、オプション装置2と主装置1
が接続されたものと判断し、所定時間後、CPU101のポー
トP12を“H"レベルとし、トランジスタQ5およびRL1をオ
ンし、オプション装置2に電源V0を供給する。When the optional device 2 is connected to the main device 1, an “L” level is input to the port P 11 of the CPU 101. At this time, the CPU 101 operates the optional device 2 and the main device 1
There is judged to have been connected, after a predetermined time, the port P12 of the CPU101 and the "H" level to turn on the transistors Q5 and RL1, supplies power V 0 to the option device 2.
以上述べたようにオプション装置2が主装置1に接続
されたことを検知した後に、オプション装置2に対して
電力を供給するため、主装置1の電源をオンした状態で
オプション装置2を接続しても、接続コネクタCN1でス
パークすることはなくなる。また、接続時のチャタリン
グでリセット回路が誤動作することもなくなる。As described above, after detecting that the optional device 2 is connected to the main device 1, in order to supply power to the optional device 2, the optional device 2 is connected with the main device 1 turned on. However, no spark occurs at the connector CN1. Further, the reset circuit does not malfunction due to chattering at the time of connection.
第2図は、本発明の第2実施例を示す回路図である。 FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
この第2実施例では、上記第1実施例で説明したスイ
ッチ手段としてのリレーRL1をオプション装置2側に配
置したものであり、第1実施例と同等の効果が得られ
る。In the second embodiment, the relay RL1 as the switch means described in the first embodiment is arranged on the option device 2 side, and the same effect as in the first embodiment can be obtained.
また、この第2実施例を第1実施例と比較すると、ス
イッチ手段をオプション装置2側に配置したため、コネ
クタの接続数が1つ増えているものの、スイッチ手段が
コネクタ1個分より高価な場合には、主装置のコストを
安価にできる効果もある。In addition, comparing the second embodiment with the first embodiment, when the switch means is arranged on the option device 2 side, the number of connectors is increased by one, but the switch means is more expensive than one connector. Has an effect that the cost of the main device can be reduced.
さらに、上記第1実施例では、コネクタCN4、CN5が接
続されていれば、CPU101のポートP11は“L"レベルとな
るため、コネクタCN1が接続されていなくとも所定時間
後にはスイッチ手段がオンするという不具合があった。
しかし、この第2実施例の場合は、コネクタCN1が接続
されていない場合には、スイッチ手段であるリレーRL1
を動作させるための電流が供給されないので、コネクタ
CN5、CN6が接続されただけでは、スイッチ手段はオンせ
ず、コネクタCN5、CN6、CN2、CN1が接続されたとき始め
てスイッチ手段がオンするという動作の確実性を得るこ
とができる。Further, in the first embodiment, if the connectors CN4 and CN5 are connected, the port P11 of the CPU 101 becomes "L" level, so that the switch means is turned on after a predetermined time even if the connector CN1 is not connected. There was a problem.
However, in the case of the second embodiment, when the connector CN1 is not connected, the relay RL1 serving as the switch means is not provided.
No current is supplied to operate the
Only when CN5 and CN6 are connected, the switching means does not turn on, and it is possible to obtain the certainty of the operation that the switching means is turned on only when the connectors CN5, CN6, CN2 and CN1 are connected.
第3図は、本発明の第3実施例を示す回路図である。 FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
上記第2実施例では、グランド線の接続を検知するこ
とにより、オプション装置2と主装置の接続を検知した
が、この第3実施例ではオプション装置2の接点rl1よ
り前段の電源線の電圧を検知することにより、オプショ
ン装置2と主装置の接続を検知している。In the second embodiment, the connection between the optional device 2 and the main device is detected by detecting the connection of the ground line. However, in the third embodiment, the voltage of the power supply line before the contact rl1 of the optional device 2 is detected. By detecting, the connection between the optional device 2 and the main device is detected.
なお、抵抗R9、R10は、電源電圧V0の分圧抵抗であ
り、ツェナダイオードZD0は、CPU101に過大電圧が入力
するのを防止するためのものである。以下、動作を折っ
て説明する。The resistors R9, R10 is a partial pressure resistance of the power supply voltage V 0, Zener diode ZD0 is intended to prevent the input overvoltage to CPU 101. Hereinafter, the operation will be described by folding.
この第3実施例において、オプション装置2が主装置
1に接続されてない時は、CPU101のポートP11に“L"レ
ベルが入力される。CPU101はポートP11に“L"レベルが
入力されている場合には、オプション装置2と主装置1
が接続されてないと判断し、ポートP12を“L"の状態の
ままとし、トランジスタQ5およびリレーRL1をオフの状
態を保ち、オプション装置2の接点rl1以降の回路に対
し電力を供給しない。In the third embodiment, when the optional device 2 is not connected to the main device 1, an "L" level is input to the port P11 of the CPU 101. When the “L” level is input to the port P11, the CPU 101
Is determined not to be connected, the port P12 is kept at "L", the transistor Q5 and the relay RL1 are kept off, and power is not supplied to the circuit after the contact rl1 of the optional device 2.
また、オプション装置2が主装置1に接続された場合
には、CPU101のポートP11には、 なる電圧が入力される。Further, when the optional device 2 is connected to the main device 1, the port P11 of the CPU 101 Is input.
そこで、この電圧をCPU101の“H"レベルとなるよう
に、R9、R10の値を選定した場合、CPU101のポートP11に
は“H"レベルが入力されることになり、CPU101はオプシ
ョン装置2が接続されたと判断し、ポートP12を“H"レ
ベルにしてトランジスタQ5をオンし、これによりリレー
RL1がオンしてオプション装置2の接点rl1以降の回路に
電力が供給される。Therefore, when the values of R9 and R10 are selected so that this voltage becomes the “H” level of the CPU 101, the “H” level is input to the port P11 of the CPU 101, and the CPU 101 Judges that the connection is established, sets port P12 to "H" level, turns on transistor Q5,
RL1 is turned on, and power is supplied to the circuit after the contact rl1 of the optional device 2.
このようにして、本構成においても、第2実施例と同
様の効果が得られる。In this manner, the same effect as in the second embodiment can be obtained in this configuration.
第4図は、本発明の第4実施例を示す回路図である。 FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
この第4実施例は、上記第3実施例の電源検知部分の
構成を変形したものであり、その他の構成は第3実施例
と同一である。This fourth embodiment is a modification of the configuration of the power supply detecting portion of the third embodiment, and the other configuration is the same as that of the third embodiment.
上記第1実施例では、グランド線が接続されれば電源
が接続されてなくとも一定時間後にスイッチ手段が作動
するというデメリットが有り、また、第2、第3実施例
では、オプション装置2と主装置1の接続が不安定な時
にもスイッチ手段がオン・オフを繰り返す恐れがある
が、本第4実施例では、上記第3実施例における抵抗R9
と、互いに主装置1側とオプション装置2側に分れて接
地された並列な抵抗R10、R11によって電源電圧V0を分圧
し、ポートP11に供給することにより、上述のような不
都合を解消することができる。以下、詳細に説明する。The first embodiment has a demerit that the switch means operates after a predetermined time even if the power supply is not connected if the ground line is connected. In addition, the second and third embodiments have Although there is a possibility that the switch means may be repeatedly turned on and off even when the connection of the device 1 is unstable, in the fourth embodiment, the resistor R9 in the third embodiment is not used.
If, divide the power source voltage V 0 min by the parallel resistor R10, R11 which is grounded divided into main device 1 side and the option device 2 sides, by supplying to the port P11, to eliminate the disadvantages as described above be able to. The details will be described below.
この第4実施例において、オプション装置2が接続さ
れてない場合、または電源供給コネクタCN1が接続され
ていない場合には、CPU101のポートP11には“L"レベル
が入力される。オプション装置2が接続され、電源供給
コネクタCN1とグランドコネクタCN6が接続された場合
に、CPU101のポートP11には、 なる電圧が入力される。In the fourth embodiment, when the optional device 2 is not connected, or when the power supply connector CN1 is not connected, an “L” level is input to the port P11 of the CPU 101. When the optional device 2 is connected and the power supply connector CN1 and the ground connector CN6 are connected, the port P11 of the CPU 101 Is input.
また、オプション装置2が接続されたが、万一グラン
ド線が接続されていない場合は、CPU101のポートP11に
は、 なる電圧が入力される。If the optional device 2 is connected but the ground line is not connected, the port P11 of the CPU 101 is Is input.
そして、上記各電圧V2、V3は、 V3>V2>“L"レベル なる関係にあるため、例えばCPU101のポートP11にアナ
ログ入力ポートを使用すれば、上記各電圧V2、V3の識別
は容易である。Since the voltages V2 and V3 have a relationship of V3>V2> “L” level, for example, if an analog input port is used as the port P11 of the CPU 101, the voltages V2 and V3 can be easily identified. .
そして、CPU101のポートP11に入力される電圧が、上
記V2のときのみ、CPU101のポートP12を“H"レベルと
し、トランジスタQ5をオンさせてリレーRL1をオンさ
せ、接点rl1以降の回路に電力を供給するよう制御す
る。Only when the voltage input to the port P11 of the CPU 101 is the above-described V2, the port P12 of the CPU 101 is set to the “H” level, the transistor Q5 is turned on, the relay RL1 is turned on, and electric power is supplied to the circuit after the contact rl1. Control to supply.
これにより、電源供給線だけでなく、グランド線と電
源供給線の両方が接続されていることを検知した時にの
み、接点rl1以降の回路に電力が供給されることにな
る。As a result, only when it is detected that not only the power supply line but also both the ground line and the power supply line are connected, power is supplied to the circuits after the contact rl1.
CPU101のポートP11に所定時間以上にわたって、上記
電圧V2が入力された場合にのみ、CPU101のポートP12を
“H"レベルとするよう制御することにより、前述の第1
〜3実施例よりもさらに安定した電力供給が行なえる。By controlling the port P12 of the CPU 101 to the "H" level only when the voltage V2 is input to the port P11 of the CPU 101 for a predetermined time or more, the first
Power can be supplied more stably than in the third to third embodiments.
第5図は、本発明の第5実施例を示す回路図である。 FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention.
本実施例においては、スイッチ手段として、トランジ
スタQ6を用いる。In this embodiment, a transistor Q6 is used as a switch.
本実施例においても、前述した第2〜4実施例と同様
に、オプション装置2と主装置1のグランド線または電
源供給線のいずれか一方が接続されただけではトランジ
スタQ6にベース電流が流れないため、トランジスタQ6は
オフのままであり、オプション装置2のトランジスタQ6
以降の回路には電源が供給されない。Also in this embodiment, similarly to the above-described second to fourth embodiments, the base current does not flow through the transistor Q6 if only one of the ground line and the power supply line of the optional device 2 and the main device 1 is connected. Therefore, the transistor Q6 remains off, and the transistor Q6 of the optional device 2
No power is supplied to the subsequent circuits.
そして、グランド線と電源供給線の両方が接続された
場合には、電源電圧V0(主装置側)→コネクタCN1→ト
ランジスタQ6(オプション装置側)のエミッタ→同ベー
ス→抵抗R12→抵抗R13→コネクタCN4→GND(主装置側)
のルートでトランジスタQ6にベース電流が流れ、トラン
ジスタQ6がオンし、オプション装置2のトランジスタQ6
以降に電源が供給される。When both the ground line and the power supply line are connected, the power supply voltage V 0 (main device side) → connector CN1 → emitter of transistor Q6 (optional device side) → the same base → resistance R12 → resistance R13 → Connector CN4 → GND (Main device side)
The base current flows through the transistor Q6 in the route of (2), the transistor Q6 turns on, and the transistor Q6 of the optional device 2
Thereafter, power is supplied.
なお、コンデンサC2は、オプション装置2を取り付け
る際のチャタリングによる誤動作を防ぐためのものであ
る。The capacitor C2 is for preventing malfunction due to chattering when the optional device 2 is attached.
この第5実施例のように構成した場合には、前述した
第1〜第4実施例のメリットの他に、オプション装置2
の検知用と、スイッチ手段の制御用のCPU101のポートが
不要となる利点があり、CPU101のポートが少ない場合に
特に有効である。あるいは、これによりCPU101のポート
が少なくて済むため、より安価なCPUを選択できる効果
も生じる。In the case of the configuration as in the fifth embodiment, in addition to the merits of the first to fourth embodiments, the optional device 2
There is an advantage that a port of the CPU 101 for detection of the switch and control of the switch means is not required, which is particularly effective when the number of ports of the CPU 101 is small. Alternatively, since the number of ports of the CPU 101 is reduced, an effect that a cheaper CPU can be selected also occurs.
さらに、この第5実施例では、オプション装置2と主
装置1の接続コネクタも少なくできるという利点があ
る。Further, in the fifth embodiment, there is an advantage that the number of connectors between the optional device 2 and the main device 1 can be reduced.
[発明の効果] 以上説明したように、請求項1記載の発明によれば、
電源を有する他の装置からの電力を2つの電源ラインを
介して負荷に供給する電力供給制御装置において、他の
装置側の2つの電源ラインと電力供給制御装置側の2つ
の電源ラインとがそれぞれ結合されたことに応じて、少
なくとも電源と他の装置側の2つの電源ラインと電力供
給制御装置側の2つの電源ラインとを含む弱電流を流す
回路を形成し、この回路が形成されたことに応じて、ス
イッチ手段をオンし、他の装置からの電力を負荷に供給
するように制御するので、他の装置と電力供給制御装置
それぞれの2つの電源ラインの両方とも確実に接続され
たことを直接検知した後に、負荷への電力供給を行うこ
とができ、電力供給制御装置を他の装置に接続する際の
スパークを防止することができる。よって、たとえば、
スパークによる接続端子の破損を防ぐことができ、ま
た、ユーザの不安を解消することができる効果がある。[Effect of the Invention] As described above, according to the first aspect of the present invention,
In a power supply control device that supplies power from another device having a power supply to a load via two power supply lines, two power supply lines on the other device side and two power supply lines on the power supply control device side are respectively provided. Forming a circuit for passing a weak current including at least the power supply and the two power lines on the other device side and the two power lines on the power supply control device side in response to the coupling, and forming the circuit; In response, the switch means is turned on, and control is performed so as to supply power from another device to the load, so that both the two power lines of the other device and the power supply control device are securely connected. Can be supplied to the load after the direct detection, and a spark when connecting the power supply control device to another device can be prevented. So, for example,
This has the effect of preventing damage to the connection terminal due to sparks and eliminating user anxiety.
第1図は、本発明の第1実施例を示す回路図である。 第2図は、本発明の第2実施例を示す回路図である。 第3図は、本発明の第3実施例を示す回路図である。 第4図は、本発明の第4実施例を示す回路図である。 第5図は、本発明の第4実施例を示す回路図である。 第6図は、従来技術の一例を示す回路図である。 1……主装置、 2……オプション装置、 101、102……CPU、 CL1……クラッチ、 C0〜C1……コンデンサ、 CN1〜CN6……コネクタ、 D0、D1……ダイオード、 M1……モータ、 Q1〜Q6……トランジスタ、 R0〜R15……抵抗、 RL1……リレー、 rl1……接点、 S1……センサ、 ZD0、ZD1……ツェナダイオード。 FIG. 1 is a circuit diagram showing a first embodiment of the present invention. FIG. 2 is a circuit diagram showing a second embodiment of the present invention. FIG. 3 is a circuit diagram showing a third embodiment of the present invention. FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention. FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention. FIG. 6 is a circuit diagram showing an example of the prior art. 1 ... Main device, 2 ... Option device, 101, 102 ... CPU, CL1 ... Clutch, C0-C1 ... Capacitor, CN1-CN6 ... Connector, D0, D1 ... Diode, M1 ... Motor, Q1 to Q6: Transistor, R0 to R15: Resistor, RL1: Relay, rl1: Contact, S1: Sensor, ZD0, ZD1: Zener diode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 馨 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 阿部 誠 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 岡沢 一彦 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 犬山 聡彦 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 石津 雅則 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平2−12512(JP,A) 特開 昭58−168125(JP,A) (58)調査した分野(Int.Cl.6,DB名) H02J 1/00 G06F 1/26 H04B 1/16──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kaoru Sato 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Makoto Abe 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon (72) Inventor Kazuhiko Okazawa 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Toshihiko Inuyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. ( 72) Inventor Masanori Ishizu 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (56) References JP-A-2-12512 (JP, A) JP-A-58-168125 (JP, A) ( 58) Fields surveyed (Int.Cl. 6 , DB name) H02J 1/00 G06F 1/26 H04B 1/16
Claims (3)
電源ラインを介して負荷に供給する電力供給制御装置に
おいて、 前記負荷より前段に介在させるものであって、前記他の
装置からの電力を負荷へ供給するためのスイッチ手段
と; 前記他の装置側の2つの電源ラインと前記電力供給制御
装置側の2つの電源ラインとがそれぞれ結合されたこと
に応じて、少なくとも前記電源と前記他の装置側の2つ
の電源ラインと前記電力供給制御装置側の2つの電源ラ
インとを含む弱電流を流す回路を形成する形成手段と; 前記形成手段により前記回路が形成されたことに応じて
前記スイッチ手段をオンし、前記他の装置からの電力を
前記負荷に供給するよう制御する制御手段と; を有することを特徴とする電力供給制御装置。1. A power supply control device for supplying power from another device having a power supply to a load via two power supply lines, wherein the power supply control device is interposed at a stage preceding the load, wherein Switch means for supplying power to a load; at least the power source and the power source according to the coupling of the two power lines on the other device side and the two power lines on the power supply control device side, respectively. Forming means for forming a circuit for passing a weak current including two power supply lines on another device side and two power supply lines on the power supply control device side; according to the formation of the circuit by the forming means Control means for turning on the switch means and controlling to supply power from the other device to the load.
ることを特徴とする電力供給制御装置。2. The power supply control device according to claim 1, wherein the two power supply lines are a power supply line and a ground line.
ることを特徴とする電力供給制御装置。3. The power supply control device according to claim 1, further comprising a signal line for controlling a motor from the another device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176616A JP2860664B2 (en) | 1989-07-07 | 1989-07-07 | Power supply control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176616A JP2860664B2 (en) | 1989-07-07 | 1989-07-07 | Power supply control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345124A JPH0345124A (en) | 1991-02-26 |
| JP2860664B2 true JP2860664B2 (en) | 1999-02-24 |
Family
ID=16016686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176616A Expired - Fee Related JP2860664B2 (en) | 1989-07-07 | 1989-07-07 | Power supply control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860664B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000207071A (en) * | 1999-01-19 | 2000-07-28 | Nikon Corp | Power switch circuit |
| EP2317610A1 (en) * | 2009-11-02 | 2011-05-04 | Koninklijke Philips Electronics N.V. | Connector |
-
1989
- 1989-07-07 JP JP1176616A patent/JP2860664B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345124A (en) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759763B2 (en) | Apparatus for controlling power distribution to devices | |
| US6127882A (en) | Current monitors with independently adjustable dual level current thresholds | |
| US20080261453A1 (en) | Power strip device | |
| JP2003188700A (en) | Circuit device for discharging a buffer capacitor used for supplying a high voltage to a control device, for example, a control device for driving control of a piezo output stage | |
| US5363534A (en) | Vacuum cleaner and suction tube for use with a vacuum cleaner | |
| KR900002598B1 (en) | Power on-off control circuit | |
| JP2860664B2 (en) | Power supply control device | |
| JP4149440B2 (en) | Protection circuit for analog sensors | |
| JP3277091B2 (en) | Overcurrent protection device | |
| JPH09319835A (en) | IC card | |
| JP4183062B2 (en) | Video switching system | |
| JP4565533B2 (en) | Wired remote control | |
| JP3203521B2 (en) | Load disconnection detection circuit | |
| JP2587705Y2 (en) | CPU reset circuit and hot-wire detector using the same | |
| JPH06339233A (en) | Power source switching apparatus | |
| JPH11249763A (en) | Computer equipment | |
| JP3687113B2 (en) | Hot water heater | |
| KR930000451Y1 (en) | Horizontal Oscillation Control Circuit Using Photo Coupler | |
| EP0574998B1 (en) | Vacuum cleaner and suction tube for use with a vacuum cleaner | |
| JP3629912B2 (en) | DC / DC converter and communication apparatus using the same | |
| JP2801342B2 (en) | Power ON-OFF circuit | |
| JPH05134787A (en) | Information processor | |
| JPH0748760B2 (en) | Communication device | |
| JP2554070Y2 (en) | Television camera equipment | |
| JPS643080Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |