Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2862018B2 - Semiconductor substrate - Google Patents
[go: Go Back, main page]

JP2862018B2 - Semiconductor substrate - Google Patents

Semiconductor substrate

Info

Publication number
JP2862018B2
JP2862018B2 JP14864090A JP14864090A JP2862018B2 JP 2862018 B2 JP2862018 B2 JP 2862018B2 JP 14864090 A JP14864090 A JP 14864090A JP 14864090 A JP14864090 A JP 14864090A JP 2862018 B2 JP2862018 B2 JP 2862018B2
Authority
JP
Japan
Prior art keywords
substance
substrate
film
length
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14864090A
Other languages
Japanese (ja)
Other versions
JPH0444219A (en
Inventor
正美 太刀川
好典 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14864090A priority Critical patent/JP2862018B2/en
Publication of JPH0444219A publication Critical patent/JPH0444219A/en
Application granted granted Critical
Publication of JP2862018B2 publication Critical patent/JP2862018B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、GaAs、InPあるいはSiなどの半導体基板お
よび同半導体基板上に形成した単体、化合物あるいは混
晶からなる基板の構造に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of a semiconductor substrate such as GaAs, InP, or Si, and a substrate made of a simple substance, a compound, or a mixed crystal formed on the semiconductor substrate.

〔従来の技術〕[Conventional technology]

物質の特性は、その物質に掛かっている応力に大きく
依存する。例えば、Si基板上のGaAs膜等は、SiとGaAsの
熱膨張係数差により、GaAs膜に引張り応力が入ってお
り、バンドギャップが応力のないバルクGaAs等より小さ
くなっていることがフォトルミネッセンスの測定等から
知られている。
The properties of a material are highly dependent on the stress on the material. For example, in a GaAs film or the like on a Si substrate, a tensile stress is included in the GaAs film due to a difference in thermal expansion coefficient between Si and GaAs. It is known from measurements and the like.

また近年、歪超格子などが使われている。例えばInP
系歪超格子においては、圧縮応力下において、InGaAsP
等の半導体の価電子帯構造を変化させ、有効質量を小さ
くしたりして、高効率のレーザダイオード(LD)が作製
されている。
In recent years, strained superlattices and the like have been used. For example, InP
In a strained superlattice, InGaAsP
High-efficiency laser diodes (LDs) have been manufactured by changing the valence band structure of semiconductors and reducing the effective mass.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

他方、上記のGaAs/Si基板の例においては、熱応力の
緩和のために、基板の一部のみに成長させる選択成長が
行われている。
On the other hand, in the above-described example of the GaAs / Si substrate, selective growth in which the substrate is grown only on a part of the substrate is performed to reduce thermal stress.

この方法により、熱応力を減少させることは可能であ
ったが、単にSi基板の一部に成長させるのみでは、熱応
力を完全にゼロにすることは不可能であった。
Although it was possible to reduce the thermal stress by this method, it was impossible to completely reduce the thermal stress by simply growing a part of the Si substrate.

本発明の目的は、熱膨張係数の違いを利用して、目的
とする任意の圧縮あるいは引張り応力を有する膜(物
質)を提供することにある。
An object of the present invention is to provide a film (substance) having a desired arbitrary compressive or tensile stress by utilizing a difference in thermal expansion coefficient.

〔課題を解決するための手段〕[Means for solving the problem]

上記の課題を解決するために、本発明の半導体基板
は、基板となる第1の物質と、上記第1の物質上に形成
された上記第1の物質とは異なる第2の物質からなる薄
膜と、上記薄膜の一部が上記第1の物質の表面まで除去
された部分に選択成長させた上記第2の物質とは異なる
第3の物質で構成される半導体基板において、上記第2
の物質と上記第1の物質の間で上記第3の物質の近傍が
中空または上記第1、第2、第3の物質とは異なる第4
の物質で構成され、上記中空または第4の物質の長さお
よび上記除去された部分の長さが制御され、上記第3の
物質に加わる応力が制御されたことを特徴とする。
In order to solve the above problems, a semiconductor substrate according to the present invention includes a first material to be a substrate and a thin film formed on the first material and composed of a second material different from the first material. A semiconductor substrate formed of a third material different from the second material selectively grown on a portion where the part of the thin film has been removed to the surface of the first material;
Between the substance and the first substance, the vicinity of the third substance is hollow or a fourth substance different from the first, second, and third substances.
Wherein the length of the hollow or fourth material and the length of the removed portion are controlled, and the stress applied to the third material is controlled.

また、本発明の半導体基板は、基板となる第1の物質
と、上記第1の物質上に形成された上記第1の物質とは
異なる第2の物質からなる薄膜と、上記薄膜の一部が上
記第1の物質の表面まで除去された部分に選択成長させ
た上記第2の物質とは異なる第3の物質で構成される半
導体基板において、上記第2の物質と上記第1の物質の
付着力が上記第3の物質の近傍で弱い部分を有し、上記
弱い部分の長さおよび上記除去された部分の長さが制御
され、上記第3の物質に加わる応力が制御されたことを
特徴とする。
Further, the semiconductor substrate of the present invention includes a first substance to be a substrate, a thin film formed on the first substance, the second substance being different from the first substance, and a part of the thin film. Is a semiconductor substrate composed of a third material different from the second material selectively grown on a portion removed to the surface of the first material, wherein the second material and the first material are The adhesive has a weak portion in the vicinity of the third material, the length of the weak portion and the length of the removed portion are controlled, and the stress applied to the third material is controlled. Features.

〔作用〕[Action]

本発明の半導体基板では、上記第2の物質と上記第1
の物質の間で上記第3の物質の近傍を中空または上記第
1、第2、第3の物質とは異なる第4の物質で構成し、
上記中空または第4の物質の長さおよび上記除去された
部分の長さを制御し、あるいは上記第2の物質と上記第
1の物質の付着力が上記第3の物質の近傍で弱い部分を
有し、上記弱い部分の長さおよび上記除去された部分の
長さを制御し、上記第3の物質に加わる応力を制御した
ことにより、所望の応力を有する第3の物質を得ること
ができ、転位密度を低減することができる。
In the semiconductor substrate of the present invention, the second substance and the first
A hollow or a fourth substance different from the first, second, and third substances in the vicinity of the third substance among the substances;
Controlling the length of the hollow or fourth material and the length of the removed portion, or the portion where the adhesion between the second material and the first material is weak in the vicinity of the third material. By controlling the length of the weak portion and the length of the removed portion to control the stress applied to the third material, a third material having a desired stress can be obtained. In addition, dislocation density can be reduced.

〔実施例〕〔Example〕

実施例 1 第1図(a)〜(e)は、本発明による実施例1とし
て、Si基板上に圧縮応力を有するGaAs膜を形成する例を
示す工程断面図である。
Embodiment 1 FIGS. 1A to 1E are process cross-sectional views showing an example of forming a GaAs film having a compressive stress on a Si substrate as Embodiment 1 according to the present invention.

まず、Si基板1上の一部に膜厚約1000Åの窒化シリコ
ン(SiNX)膜2を形成する(第1図(a))。
First, a silicon nitride (SiN x ) film 2 having a thickness of about 1000 ° is formed on a part of an Si substrate 1 (FIG. 1A).

その後、膜厚約5μmの酸化シリコン(SiO2)膜3を
形成する(第1図(b))。
Thereafter, a silicon oxide (SiO 2 ) film 3 having a thickness of about 5 μm is formed (FIG. 1B).

その後、SiO2膜3の一部を部分的にエッチングにより
除去し、SiNX膜2を露出させ(第1図(c))、次い
で、SiNX膜2のみを選択的にエッチングにより除去する
(第1図(d))。
Thereafter, a part of the SiO 2 film 3 is partially removed by etching to expose the SiN X film 2 (FIG. 1C), and then only the SiN X film 2 is selectively removed by etching (FIG. 1C). FIG. 1 (d).

その後、この部分的に露出したSi基板1上に、気相成
長法によりGaAs膜4を選択成長させる(第1図
(e))。5は中空(空洞)部である。選択成長したGa
As膜4には圧縮の応力が働いていた。次に、第1図
(e)を用いて、圧縮応力が働く理由について説明す
る。第1図(e)に各層の横の長さを示した(l1、l2
l3)。ここで、l1はエッチング除去前のSiNX膜2、l2
中空部分5、l3は選択成長したGaAs膜4のそれぞれ横の
長さを示す。選択成長によりこれらは密着しているた
め、l1=l2×2+l3となっている。成長温度は630℃で
ある。その後、通常動作させる室温30℃に取り出すと、
各層の長さはそれぞれの熱膨張係数α1、α2、α3に
従って減少する。ここで、αはSi、αはSiO2、α
はGaAsの熱膨張係数を示し、α=2.6×10
-6(℃-1)、α=0.6×10-6(℃-1)、α=5.7×10
-6(℃-1)である。もし仮に、上層のGaAs層、SiO2膜を
下層のSi基板を分離したとする。また、ΔTを成長温度
と室温との温度差とすると、 上層の長さは、l2×(1−α2×ΔT)×2+l3×
(1−α3×ΔT) 下層の長さは、l1×(1−α1×ΔT) となり、上層の長さ−下層の長さは、 l2×(−α2×ΔT)×2+l3×(−α3× ΔT)−l1×(−α1×ΔT) ={α1×l1−(α2×l2×2+α3×l3)}×ΔT ={2l2(α−α)+l3(α−α)}×ΔT となる。Si、SiO2、GaAsの熱膨張係数にはα3>α1>
α2の関係があるので、l2とl3を適当に選ぶことによ
り、上層の長さ>下層の長さの関係を得ることができ
る。この条件において、上層と下層が密着した本実施例
においては、上層が圧縮応力を受け、すなわち、圧縮応
力を有するGaAs層が得られることが理解できる。本実施
例では、l2=15μm、l3=10μmである。
Thereafter, a GaAs film 4 is selectively grown on the partially exposed Si substrate 1 by a vapor deposition method (FIG. 1 (e)). 5 is a hollow (hollow) part. Selectively grown Ga
A compressive stress was acting on the As film 4. Next, the reason why a compressive stress acts will be described with reference to FIG. FIG. 1 (e) shows the horizontal length of each layer (l 1 , l 2 ,
l 3 ). Here, l 1 indicates the lateral length of the SiN X film 2 before etching removal, l 2 indicates the hollow portion 5, and l 3 indicates the lateral length of the selectively grown GaAs film 4. Because of their close contact due to the selective growth, l 1 = l 2 × 2 + l 3 . The growth temperature is 630 ° C. After that, take it out at room temperature 30 ° C for normal operation,
The length of each layer decreases according to its respective coefficient of thermal expansion α1, α2, α3. Here, α 1 is Si, α 2 is SiO 2 , α 3
Indicates the thermal expansion coefficient of GaAs, and α 1 = 2.6 × 10
−6 (° C. −1 ), α 2 = 0.6 × 10 −6 (° C. −1 ), α 3 = 5.7 × 10
−6 (° C. −1 ). It is assumed that the upper GaAs layer and the SiO 2 film are separated from the lower Si substrate. When ΔT is the temperature difference between the growth temperature and room temperature, the length of the upper layer is l 2 × (1−α2 × ΔT) × 2 + l 3 ×
(1−α3 × ΔT) The length of the lower layer is l 1 × (1−α1 × ΔT), and the length of the upper layer−the length of the lower layer is l 2 × (−α2 × ΔT) × 2 + l 3 × ( -α3 × ΔT) -l 1 × ( -α1 × ΔT) = {α1 × l 1 - (α2 × l 2 × 2 + α3 × l 3)} × ΔT = {2l 2 (α 1 -α 2) + l 3 ( α 1 −α 3 )} ΔT. The thermal expansion coefficients of Si, SiO 2 and GaAs are α3>α1>
Since there are relationship between [alpha] 2, by choosing l 2 and l 3 appropriately, it is possible to obtain a top layer of length> lower length relationship. Under these conditions, it can be understood that in this embodiment in which the upper layer and the lower layer are in close contact with each other, the upper layer receives a compressive stress, that is, a GaAs layer having a compressive stress can be obtained. In this embodiment, l 2 = 15 μm and l 3 = 10 μm.

また、GaAs膜4の転位密度を測定したところ、105cm
-2と高品質膜が得られていた。これは、従来のGaAs/Si
では、引張り応力により、成長温度からの冷却過程にお
いて、106cm-2の転位が導入されていたのに対して、本
実施例においては、圧縮応力となって、その冷却過程の
転位導入が無くなったことによるものである。
When the dislocation density of the GaAs film 4 was measured, the dislocation density was 10 5 cm.
-2 and a high quality film were obtained. This is the traditional GaAs / Si
In the example, in the cooling process from the growth temperature, the dislocation of 10 6 cm −2 was introduced due to the tensile stress, whereas in the present embodiment, the dislocation was introduced in the cooling process due to the compressive stress. It is due to disappearance.

実施例 2 次に、本発明による実施例2として、InP基板上にInP
膜を形成する例について述べる。第2図は、実施例2の
構造を示す断面図である。
Embodiment 2 Next, as Embodiment 2 according to the present invention, InP was formed on an InP substrate.
An example of forming a film will be described. FIG. 2 is a sectional view showing the structure of the second embodiment.

本実施例の構造は、実施例1において、Si基板の代わ
りにInP基板6を、またGaAs層の代わりにInP膜7を用い
たものであり、その作製工程は実施例1と同じである。
The structure of this embodiment is the same as that of the first embodiment except that the InP substrate 6 is used instead of the Si substrate and the InP film 7 is used instead of the GaAs layer.

実施例1と同様に、上層のInP層7は圧縮応力を受け
ていた。また、この上層のInP層7をInP層で挾まれたIn
GaAs活性層からなるLDのDH(ダブルヘテロ構造)とした
ところ、圧縮応力を受けたことによりキャリヤの寿命が
長くなり、その発光強度は増加していた。
As in Example 1, the upper InP layer 7 was subjected to compressive stress. The upper InP layer 7 is sandwiched between the InP layers.
When the DH (double heterostructure) of the LD composed of the GaAs active layer was used, the carrier life was extended due to compressive stress, and the emission intensity was increased.

実施例 3 第3図は、実施例3の構造を示す断面図である。実施
例1、2では、Si基板1とSiO2膜3の間に中空部5を設
けていた。本実施例においては、この中空部を軟化温度
の低い(400℃)低融点ガラス8を用いた。作製工程
は、SiNX膜の代わりに低融点ガラス8を用い、ほぼ実施
例1と同様であるが、実施例1におけるSiNX膜除去の工
程は省略した。
Third Embodiment FIG. 3 is a sectional view showing a structure of a third embodiment. In the first and second embodiments, the hollow portion 5 is provided between the Si substrate 1 and the SiO 2 film 3. In the present embodiment, a low melting point glass (400 ° C.) having a low softening temperature (400 ° C.) is used for the hollow portion. The manufacturing process is almost the same as that of the first embodiment using the low melting point glass 8 instead of the SiN X film, but the step of removing the SiN X film in the first embodiment is omitted.

本実施例の場合においても、冷却過程での熱膨張係数
差により生じる歪は、低融点ガラス8に吸収され、GaAs
層4には圧縮応力が働き、実施例1と同様の効果があっ
た。本実施例の場合、低融点ガラスの選択エッチングの
工程を省略できる利点がある。さらには、最終形態にお
いて中空部の無い、従って、信頼性の高い基板が作製で
きるという利点がある。
Also in the case of the present embodiment, the strain caused by the difference in thermal expansion coefficient during the cooling process is absorbed by the low melting point glass 8 and
A compressive stress acts on the layer 4, and the same effect as in the first embodiment is obtained. In the case of this embodiment, there is an advantage that the step of selective etching of the low melting point glass can be omitted. Further, there is an advantage that a hollow substrate is not formed in the final form, and thus a highly reliable substrate can be manufactured.

実施例 4 第4図(a)〜(d)は、実施例4の工程断面図であ
る。
Fourth Embodiment FIGS. 4A to 4D are process cross-sectional views of a fourth embodiment.

まず、InP基板6上の一部にSiO2膜3′をArスパッタ
無しの条件でつける(第4図(a))。
First, a SiO 2 film 3 ′ is formed on a part of the InP substrate 6 under the condition without Ar sputtering (FIG. 4A).

その上に、今度はArスパッタを行い、InP基板6の表
面処理をしながらSiO2膜3をつける(第4図(b))。
このようにして形成すると、後で示すように付着力が強
くなる。
Then, an SiO 2 film 3 is formed on the InP substrate 6 while Ar sputtering is performed this time (FIG. 4B).
When formed in this manner, the adhesion becomes stronger as will be described later.

次に、前の実施例と同様に、SiO2膜3の一部をエッチ
ングする(第4図(c))。できあがったSiO2膜は、全
て同一の膜であるが、InP基板6との界面を考えると、
図中、細線で示した箇所と太線で示した箇所の付着力が
異なっている(太線の方が付着力が強い)。
Next, similarly to the previous embodiment, a part of the SiO 2 film 3 is etched (FIG. 4C). Although the completed SiO 2 films are all the same, considering the interface with the InP substrate 6,
In the drawing, the adhesive force is different between the portion shown by the thin line and the portion shown by the thick line (the thicker line has stronger adhesive force).

次に、この部分的に露出したInP基板6上にInP膜7を
選択成長させる。
Next, an InP film 7 is selectively grown on the partially exposed InP substrate 6.

このようにすると、InPの成長温度(650℃)において
は、Arスパッタ無しの箇所(細線)はSiO2膜3とInP基
板6との間の結合が切れる。太線の箇所は結合したまま
である。
In this manner, at the growth temperature of InP (650 ° C.), the portion between the SiO 2 film 3 and the InP substrate 6 is broken at a portion (thin wire) where no Ar sputtering is performed. Bold lines remain connected.

応力などの結果は実施例2と同じである。また、でき
上がった構造は、普通の選択成長の場合と同じである。
The results such as stress are the same as those in the second embodiment. The resulting structure is the same as in the case of normal selective growth.

以上、本発明を前記実施例に基づいて具体的に説明し
たが、本発明は前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。例えば本発明は、上記実施例の他、
ZnSSe/Si、GaP/Si、InP/Si、AlGaAs/Si、InGaAsP/Si、G
aAs/Geなどの、単結晶基板上のIII−V(II−VI)化合
物半導体あるいはIII−V(II−VI)混晶半導体におい
ても同様の効果が得られる。また、ZnSSe/GaAsなどの族
の異なるヘテロエピ基板、AlGaAs/GaAs、InGaAsP/InPな
どの同族ヘテロエピ基板においても同様の効果が得られ
る。GaAs/GaAs、InP/InPなどのホモエピにおいても、圧
縮応力を有するGaAs膜、InP膜が得られることは勿論の
こと、歪InP層デバイス、歪GaAs層デバイスなどに応用
できるなどの効果を有する。
As described above, the present invention has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment.
Of course, various changes can be made without departing from the scope of the invention. For example, the present invention provides, in addition to the above embodiments,
ZnSSe / Si, GaP / Si, InP / Si, AlGaAs / Si, InGaAsP / Si, G
A similar effect can be obtained in a III-V (II-VI) compound semiconductor or a III-V (II-VI) mixed crystal semiconductor such as aAs / Ge on a single crystal substrate. A similar effect can be obtained in a hetero-epitaxial substrate of a different group such as ZnSSe / GaAs or a hetero-epitaxial substrate of a similar group such as AlGaAs / GaAs or InGaAsP / InP. Even in the case of homoepitaxy such as GaAs / GaAs and InP / InP, it is possible to obtain a GaAs film and an InP film having a compressive stress, as well as to apply the invention to a strained InP layer device, a strained GaAs layer device, and the like.

〔発明の効果〕〔The invention's effect〕

上記のように、本発明の半導体基板によれば、基板上
に圧縮応力のかかったあるいは引張り応力の減少した所
望の膜が得られ、低転位密度の高品質膜が得られる。
As described above, according to the semiconductor substrate of the present invention, a desired film having a compressive stress or a reduced tensile stress can be obtained on the substrate, and a high-quality film having a low dislocation density can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(e)は、本発明の実施例1の半導体基
板を示す工程断面図、第2図は、実施例2の半導体基板
を示す断面図、第3図は、実施例3の半導体基板を示す
断面図、第4図(a)〜(d)は、実施例4の半導体基
板を示す工程断面図である。 1……Si基板 2……SiNX膜 3……SiO2膜 4……GaAs膜 5……中空部 6……InP基板 7……InP膜 8……低融点ガラス
1 (a) to 1 (e) are process sectional views showing a semiconductor substrate of Example 1 of the present invention, FIG. 2 is a sectional view showing a semiconductor substrate of Example 2, and FIG. 4 (a) to 4 (d) are process cross-sectional views showing a semiconductor substrate of Example 4. FIG. 1 ...... Si substrate 2 ...... SiN X film 3 ...... SiO 2 film 4 ...... GaAs layer 5 ...... hollow section 6 ...... InP substrate 7 ...... InP layer 8 ...... low melting glass

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/20 H01L 21/205──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/20 H01L 21/205

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板となる第1の物質と、上記第1の物質
上に形成された上記第1の物質とは異なる第2の物質か
らなる薄膜と、上記薄膜の一部が上記第1の物質の表面
まで除去された部分に選択成長させた上記第2の物質と
は異なる第3の物質で構成される半導体基板において、
上記第2の物質と上記第1の物質の間で上記第3の物質
の近傍が中空または上記第1、第2、第3の物質とは異
なる第4の物質で構成され、上記中空または第4の物質
の長さおよび上記除去された部分の長さが制御され、上
記第3の物質に加わる応力が制御されたことを特徴とす
る半導体基板。
A first material to be a substrate, a thin film formed on the first material and made of a second material different from the first material, and a part of the thin film formed by the first material. A semiconductor substrate composed of a third substance different from the second substance selectively grown on the portion removed to the surface of the substance,
In the vicinity of the third substance between the second substance and the first substance, the vicinity of the third substance is hollow or a fourth substance different from the first, second, and third substances, and the hollow or fourth substance is used. 4. The semiconductor substrate according to claim 4, wherein the length of the substance and the length of the removed portion are controlled, and the stress applied to the third substance is controlled.
【請求項2】基板となる第1の物質と、上記第1の物質
上に形成された上記第1の物質とは異なる第2の物質か
らなる薄膜と、上記薄膜の一部が上記第1の物質の表面
まで除去された部分に選択成長させた上記第2の物質と
は異なる第3の物質で構成される半導体基板において、
上記第2の物質と上記第1の物質の付着力が上記第3の
物質の近傍で弱い部分を有し、上記弱い部分の長さおよ
び上記除去された部分の長さが制御され、上記第3の物
質に加わる応力が制御されたことを特徴とする半導体基
板。
2. A first substance to be a substrate, a thin film formed on the first substance and made of a second substance different from the first substance, and a part of the thin film is formed on the first substance. A semiconductor substrate composed of a third substance different from the second substance selectively grown on the portion removed to the surface of the substance,
The adhesive force between the second substance and the first substance has a weak part near the third substance, and the length of the weak part and the length of the removed part are controlled. 3. A semiconductor substrate, wherein the stress applied to the substance is controlled.
JP14864090A 1990-06-08 1990-06-08 Semiconductor substrate Expired - Fee Related JP2862018B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14864090A JP2862018B2 (en) 1990-06-08 1990-06-08 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14864090A JP2862018B2 (en) 1990-06-08 1990-06-08 Semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH0444219A JPH0444219A (en) 1992-02-14
JP2862018B2 true JP2862018B2 (en) 1999-02-24

Family

ID=15457316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14864090A Expired - Fee Related JP2862018B2 (en) 1990-06-08 1990-06-08 Semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2862018B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6123452B2 (en) * 2013-04-19 2017-05-10 富士通株式会社 Ge-based nanowire optical device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0444219A (en) 1992-02-14

Similar Documents

Publication Publication Date Title
US6146457A (en) Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
JP3114809B2 (en) Semiconductor device
JP2862018B2 (en) Semiconductor substrate
JPH07249573A (en) Method for manufacturing semiconductor substrate
JPH07283487A (en) Semiconductor device and manufacturing method thereof
JPH07147461A (en) Semiconductor device and manufacturing method thereof
JPH0294663A (en) Semiconductor device and manufacture thereof
JPH0752713B2 (en) Method for growing compound semiconductor
JP2706592B2 (en) Crystal substrate manufacturing method
KR100359739B1 (en) Method of fusion for heteroepitaxial layers and overgrowth thereon
JPH0963951A (en) Manufacture of semiconductor substrate and manufacture of semiconductor device
JP2690769B2 (en) Method for manufacturing compound semiconductor substrate
JP2802439B2 (en) Semiconductor substrate
JP2845551B2 (en) Crystal substrate and method of manufacturing the same
JP2527227B2 (en) Semiconductor device and manufacturing method thereof
JP4747319B2 (en) Heteroepitaxial growth method
JPH06349692A (en) Semiconductor device and manufacturing method thereof
JP7074038B2 (en) Method of forming a semiconductor layer
JP2779954B2 (en) Semiconductor substrate manufacturing method
JP2005045182A (en) Method for forming compound semiconductor layer
JPH0334531A (en) Semiconductor substrate
JP3609840B2 (en) Manufacturing method of semiconductor light emitting device
JP2791900B2 (en) Semiconductor substrate and method of manufacturing the same
JP2694488B2 (en) Semiconductor substrate and semiconductor light receiving and emitting device
JPH05175144A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees