JP2862709B2 - Ａｔｍ網における帯域制御装置及び帯域制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＡＴＭ網における帯域制
御装置及び帯域制御方法に関し，特にＡＴＭ網の通信路
上へ送出されるセルの帯域が申告値通りに守られている
かを監視するポリシング機構を備える帯域制御装置及び
帯域制御方法に関する。

【０００２】ＡＴＭ（Asynchronous Transfer Mode) の
通信では，一定速度の音声やデータの他に可変速度の画
像やバーストデータのような情報を扱うため，網側では
通信帯域を把握することが非常に困難である。従って，
瞬時的に申告された帯域よりも大きいトラヒックが入力
されることがある。そのため，網が過負荷状態となって
サービス品質が低下（セル廃棄など）する可能性があ
る。

【０００３】このような問題に対処するために，網の入
力部にトラヒック量を監視して何らかの規制処理を行う
帯域制御を行う必要がある。

【０００４】

【従来の技術】図８は従来例１の構成である。図８にお
いて，８０は入力通信路の各セルのヘッダに含まれたＶ
ＣＩ（各呼に対応して付与された仮想チャネル番号：Vi
rtual Channel Identifire) を識別するＶＣＩ識別手
段，８１は各ＶＣＩの番号＃１〜＃ｎに対応して設けら
れたセル通過計数手段，８２は各ＶＣＩに対応する呼に
ついて予め申告された帯域（例えば，ピーク値）に対応
するセル数の値（一定時間内のセル数）を保持する申告
計数保持手段，８３は比較手段，８４は論理和手段，８
５は廃棄手段である。

【０００５】動作を説明すると，入力通信路上に複数の
呼のセルが多重化されて入力すると，ＶＣＩ識別手段８
０において各セルのＶＣＩが識別され，識別されたＶＣ
Ｉに対応する出力（ＶＣＩ＃１〜＃ｎ）を発生する。こ
れにより，出力が供給された各ＶＣＩ番号毎のセル通過
計数手段８１が計数を行う。各ＶＣＩに対応するセル通
過計数手段８１の一定時間内の計数値（これをＡとす
る）と，申告計数保持手段８２に設定された申告数（こ
れをＢとする）は比較手段８３で比較され，Ａの値がＢ
の値をオーバすると，そのＶＣＩを表示する出力が発生
し，論理和手段８４から廃棄手段８５に対してこのＶＣ
Ｉを持つセルを廃棄する指示が与えられる。これにより
廃棄手段は，該当ＶＣＩを持つセルを廃棄して出力通信
路へ送出しない。

【０００６】次に図９に示す従来例２の構成を説明す
る。図９の，９０は帯域監視手段，９１はマーク付加手
段，９２はＡＴＭ網である。この従来例２は，マークド
セル（marked cell)方式と称され，帯域監視手段９０
は，上記従来例１と同様に入力通信路上のセルをＶＣＩ
毎に一定時間内の到着数を計数し，各ＶＣＩ毎の申告値
（制御部より入力する）と比較して到着セル数が申告値
をオーバすると，該当ＶＣＩが違反したことをマーク付
加手段９１に指示する。これにより，マーク付加手段９
１は，該当ＶＣＩを持つセルに対しマーク（例えば，ヘ
ッダ内の予め決められた特定ビットに“１”を設定）を
付して，ＡＴＭ網９２に送出する。ＡＴＭ網９２では，
網内において輻輳が発生するとマークが付されたセルを
優先的に廃棄する処理を行う。

【０００７】

【発明が解決しようとする課題】上記した従来例１の方
式では，一定時間内のセルの到着数を監視していたため
平均的なトラヒックの変動にしか対応できず，瞬時的に
トラヒックが増大した場合には制御できないという問題
があった。

【０００８】従来例２の方式では，平均的には帯域が守
られているにも関わらず何らかの影響で瞬時的にバース
ト性が増大したセルの場合，ポリシング制御部から出力
するセルのトラヒック特性は何ら変化しないためＡＴＭ
網でセルが廃棄されてサービス品質が低下するという問
題があった。

【０００９】本発明は瞬時的にトラヒックが増大したセ
ルに対してセル廃棄を少なくすると共に申告された帯域
を越えないように制御することができるＡＴＭ網におけ
る帯域制御装置及び帯域制御方法を提供することを目的
とする。

【００１０】

【課題を解決するための手段】図１は本発明の原理構成
図，図２は読出し制御手段の第１の原理構成図，図３は
読出し制御手段の第２の原理構成図である。

【００１１】図１において，１はセルをＶＣＩに応じて
分離するセル分離手段，２は各ＶＣＩに対応して設けら
れたセル蓄積手段，３はセル蓄積手段２に蓄積可能なセ
ル数が設定される最大セル蓄積量設定手段，４はセル多
重手段，５は申告帯域に応じてセル蓄積手段からのセル
を読出す読出し制御手段である。

【００１２】また，図２，図３において，２０は選択番
号蓄積手段，２１は周期カウンタ，２２はランダムカウ
ンタを表す。本発明は入力セルをＶＣＩ毎に設けられた
セル蓄積手段に各ＶＣＩのセルを蓄積し，その際最大セ
ル蓄積量設定手段に設定されたセル量以上のセルは廃棄
する一方で，各セル蓄積手段に蓄積したセルはそれぞれ
のＶＣＩの申告帯域に対応した周期で読み出すものであ
る。

【００１３】

【作用】図１において入力通信路からのセルはセル分離
手段１に入力してセルのヘッダに設定されたＶＣＩの番
号に応じて分離され，各ＶＣＩに対応する各セル蓄積手
段２に蓄積される。各セル蓄積手段２はＦＩＦＯ（Firs
t In First Out) 型のメモリで構成され一定容量を持
ち, 蓄積されたデータはセル多重手段４により選択され
た１つのセル蓄積手段２の先頭のセルを読出すと，次の
タイミングでは他のセル蓄積手段２が選択され，その中
の先頭のセルを読出すことにより出力通信路に多重化し
て出力される。

【００１４】読出しは読出し制御手段５により行われ，
読出し制御手段５には予め各ＶＣＩ（呼）に対して予め
申告された帯域申告値に対応するデータが制御部（図示
せず）から設定されており，各タイミング毎に読出し制
御手段５からセル蓄積手段２を選択する信号が発生する
と，対応するセル蓄積手段２からセルが読出される。

【００１５】このように各ＶＣＩに応じてそれぞれの申
告帯域に対応した割合の周期で各セル蓄積手段２を読出
すことにより，出力通信路には各ＶＣＩのセルが申告帯
域内の速度で且つバースト的なセルを平滑化して出力す
ることができる。

【００１６】図１には各セル蓄積手段２に対応して最大
セル蓄積量設定手段３が設けられている。この最大セル
蓄積量設定手段３には，制御部から各ＶＣＩ毎に申告さ
れた帯域申告値に応じたセル蓄積手段２に蓄積格納なセ
ル数（最大値）を設定してセル蓄積量を制御可能にする
場合に使用する。この最大セル蓄積量設定手段３から最
大値がセル蓄積手段２に供給されると，セル蓄積手段２
は蓄積されたセル数が最大値に達するとそれ以上のセル
が入力されても蓄積を行わない（セル廃棄）。このた
め，バースト的に瞬間的にセルが多数到着してもこの段
階で抑制することができる。

【００１７】図２に示す読出し制御手段（図１の５）の
第１の原理構成を説明する。制御部から，選択番号蓄積
手段２０の各アドレスに，ＶＣＩの番号（またはセル蓄
積手段２の番号）のデータが書き込まれる。このデータ
は，各セル蓄積手段２に蓄積される各ＶＣＩの申告帯域
に比例した個数だけ均等な間隔をおいたアドレスに格納
される。選択番号蓄積手段２０は，周期カウンタ２１の
カウント値を読出しアドレスとして読出され，読出され
たデータはセル多重手段４へ供給される。この例では，
選択番号蓄積手段２０の各アドレスは周期カウンタ２１
によりアドレスの順に読出される。

【００１８】次に図３に示す読出し制御手段の第２の原
理構成を説明する。図３の選択番号蓄積手段２０は，上
記図２の第１の原理構成と同様に各アドレスにＶＣＩの
番号（またはセル蓄積手段２の番号）のデータが制御部
から書き込まれるが，書き込み位置は任意である（均等
間隔にする必要がない）。このデータを読み出すアドレ
スはランダムカウンタ２２から発生する。このため，選
択番号蓄積手段２０の書き込みアドレスの位置に関係の
無い順にセル蓄積手段２の読み出しが行われる。

【００１９】

【実施例】図４は実施例１の構成図，図５は実施例２の
構成図，図６はＦＩＦＯの構成例，図７はＡＴＭ網にお
ける本発明が適用される部分を示す図である。

【００２０】図４の実施例１の構成では入力通信路が８
Ｍｂｐｓ（メガビット・パー・セコンド）の帯域を持つ
ものとし，入力通信路上にＶＣＩが１番（＃１で表示）
のセル（申告帯域が４Ｍｂｐｓ）と，ＶＣＩが４番（＃
４）のセル（申告帯域が１Ｍｂｐｓ）が現在入力されて
いるものとする。

【００２１】図４において，４０はＶＣＩ抽出部，４１
はデコーダ，４２は各ＶＣＩ毎に設けられセル蓄積用の
バッファであるＦＩＦＯ（書き込みと読み出しを同時に
行う２ポートメモリ），４３は各ＦＩＦＯに対応してセ
ル蓄積量のしきい値（セル蓄積量の最大値）が設定され
るしきい値設定部，４４はセルを多重化するセレクタ，
４５はデコーダ，４６はセレクタにおける選択動作を制
御するデータが格納されたＲＡＭ（Random Access Memo
ry) ，４７は８周期カウンタである。なお，ＲＡＭは８
個のアドレスに対応するデータ蓄積容量を持つ。

【００２２】図４の実施例の動作を説明すると，８Ｍｂ
ｐｓの入力通信路上に申告帯域４ＭｂｐｓのＶＣＩ＃１
のセルと申告帯域１ＭｂｐｓのＶＣＩ＃４のセルが統計
多重されて入力通信路に送られくると，しかしこれらの
セルは申告値どうりの帯域で到着するとは限らない。

【００２３】ＶＣＩ抽出部４０は入力通信路上のセルの
ヘッダからＶＣＩを抽出してデコーダ４１において識別
する。デコーダ４１の識別結果に応じて対応する番号の
ＦＩＦＯ４２が書込み駆動され，到着したセルが対応す
るＦＩＦＯ４２，即ちＦＩＦＯ＃１とＦＩＦＯ＃４に書
込まれる。

【００２４】各ＶＣＩに対応するＦＩＦＯ４２に対し，
最大蓄積セル量を設定して蓄積量の制御を行う場合，予
め制御部（図示せず）よりしきい値をしきい値設定部４
３に設定する。この出力は対応するＦＩＦＯ４２に供給
され，各ＦＩＦＯ４２はそのしきい値を越えない範囲で
入力するセルの蓄積動作を行う。

【００２５】図６にＦＩＦＯの構成例を示す。この動作
を説明すると，ＦＩＦＯに入力したセルは，書込信号が
供給されるとセルバッファに書込まれ，セル数カウンタ
６１がカウントアップ（＋１）し，読出し信号が入力し
てセルが１つ読出されると，セル数カウンタ６１はカウ
ントダウン（−１）する。従って，このセル数カウンタ
６１のカウント数はセルバッファ６０に蓄積されている
セル数を表す。

【００２６】セル数カウンタ６１のカウント値は比較回
路６２において，しきい値設定部（図４の４３）から出
力されたしきい値と比較され，カウンタ値がしきい値を
越えると“０”が発生し，それ以外の場合は“１”が発
生する。このため，セルバッファ６０の書込み信号は，
アンド回路６３が比較回路６２から“１”が供給されて
いる時セルバッファに供給され，“０”の時セルバッフ
ァに供給されず，この時入力したセルは書込まれない
（廃棄される）。

【００２７】このしきい値設定設定部４３に設定するし
きい値に応じて入力トラヒック特性に対するセル廃棄等
の通信品質を調整する。例えば，しきい値を高めに設定
すると，瞬時的なバーストに対するセルの廃棄率を少な
くすることができる。

【００２８】なお，このＦＩＦＯのバッファは，図６の
場合１つのＶＣＩに対応して１つ設けられているが，実
際には物理的に１つのバッファを論理的にＶＣＩ毎に分
離して複数個のＶＣＩのセルを蓄積させる構成をとるこ
とができる。

【００２９】図４の説明に戻って，ＲＡＭ４６には制御
部よりＶＣＩ＃１とＶＣＩ＃４の申告帯域４Ｍｂｐｓと
１Ｍｂｐｓに応じて，図６に示すようにアドレスの間隔
ができるだけ均等になるようにＶＣＩ番号が割り付けら
れる（書込む）。すなわち，ＶＣＩ＃１のセルの帯域は
４Ｍｂｐｓなので，通信路の帯域８Ｍｂｐｓに対し１／
２であり，ＲＡＭ４６の全アドレス８個の内の４個（Ａ
ＤＤＲ１，３，５，７）を使用し，更にその割り付け方
は１アドレスおきとする。同様にＶＣＩ＃４のセルの帯
域は１Ｍｂｐｓなので通信路の帯域８Ｍｂｐｓの１／
８，つまり１アドレス（ＡＤＤＲ２）を割り付ける。

【００３０】このＲＡＭ４６は，８周期カウンタ４７か
ら出力されるカウンタ値をアドレスとして順次読出さ
れ，ＲＡＭ４６から読み出されるＶＣＩ番号はデコーダ
４５で識別され，番号に対応するＦＩＦＯ４２に対し読
出し信号が出力される一方，セレクタ４４にも読み出さ
れたＶＣＩ番号が供給される。セレクタ４４は読出しを
行ったＦＩＦＯ４２を選択して読み出されたセルを出力
通信路に送出する。

【００３１】このようにして到着したセルがバースト的
なトラヒック特性を持っていて瞬間的にセルの到着数が
多くなってもＦＩＦＯから読み出した後は申告された帯
域を守ることができ，更にトラヒック特性を平滑化され
る。

【００３２】図５に示す実施例２の構成を説明すると，
図５の５０〜５６はそれぞれ図４の４０〜４６と同様の
回路または装置であり説明を省略する。５７は８周期疑
似乱数発生カウンタである。

【００３３】実施例２の場合，ＲＡＭ５６に制御部から
の指示により通信路の帯域中の各ＶＣＩが申告された帯
域の割合でＲＡＭ５６のアドレスを割り付ける。この
時，上記実施例１の場合と違い，各ＶＣＩの割り付け方
はＲＡＭ５６の空きアドレスに自由に設定できる。

【００３４】このＲＡＭ５６は，８周期疑似乱数発生カ
ウンタ５７の出力をアドレスとして読出され，出力され
たＶＣＩ番号のＦＩＦＯ５２からセルを取り出し出力通
信路へ送出する。これによって，到着したセルがバース
ト的なトラヒック特性を持っていても，ＦＩＦＯ５２か
ら読出した後は申告された帯域を守ることができ，更に
トラヒック特性も平滑化される。

【００３５】次に，ＡＴＭ網における本発明が適用され
る部分を図７を用いて説明する。図７のＡ．は中央交換
機の配置図であり，複数の遠隔集線部からの入力通信路
が交換機に入力する位置に本発明の帯域制御方式による
機構（例えば，ポリシング機構）を設けることができ
る。また，図７のＢ．の場合は，各遠隔集線部において
各加入者線が入力される部分に本発明の帯域制御方式に
より機構を設けた場合である。同様に，他の複数のＶＣ
Ｉのセルを伝送する部分に適用できる。

【００３６】

【発明の効果】本発明によれば瞬時的にトラヒックが増
大したセルが発生してもセル蓄積手段から出力された後
のトラヒック特性は申告帯域内で平滑化（Traffic shap
ing)されるため，瞬時的にトラヒックが増大した場合に
も制御することができ，セル廃棄等のサービス品質を向
上することができる。

【００３７】また，トラヒック特性が平滑化される結果
として網を設定する場合にバッファ量を少なくすること
ができ経済的である。更に，ＶＣＩ毎に設けられたセル
蓄積手段のキュー長を自由に設定できる最大セル蓄積量
設定手段を付加することにより，入力トラヒック特性に
バーストが発生してもセル蓄積手段からのセルの廃棄量
を調整することができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】読出し制御手段の第１の原理構成図である。

【図３】読出し制御手段の第２の原理構成図である。

【図４】実施例１の構成図である。

【図５】実施例２の構成図である。

【図６】ＦＩＦＯの構成例である。

【図７】ＡＴＭ網における本発明が適用される部分を示
す図である。

【図８】従来例１の構成図である。

【図９】従来例２の構成図である。

【符号の説明】

１ セル分離手段 ２ セル蓄積手段 ３ 最大セル蓄積量設定手段 ４ セル多重手段 ５ 読出し制御手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 武智 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川崎 健 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−170645（ＪＰ，Ａ) 特開 平４−336831（ＪＰ，Ａ) 特開 平６−6373（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28 H04L 12/56

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 受信したセルの呼識別用番号を識別する
   識別手段と， 受信したセルを呼識別番号毎に読出し制御可能に 蓄積す
   るセル蓄積手段と， 前記セル蓄積手段に蓄積したセルの読出しを各呼識別番
   号に対応して予め申告された帯域情報に基づいて，前記
   セル蓄積手段より読出す読出し制御手段とを備えたこと
   を特徴とするＡＴＭ網における帯域制御装置。
2. 【請求項２】 請求項１において，前記 セル蓄積手段は，呼識別番号毎に蓄積可能なキュー
   長を設定する最大蓄積量設定手段を有し，該最大蓄積量
   設定手段の設定値により入力トラヒック特性にバースト
   が発生した時のセル蓄積手段におけるセル廃棄量を調整
   することを特徴とするＡＴＭ網における帯域制御装置。
3. 【請求項３】 請求項１において， 前記セル蓄積手段は，呼識別番号に対応した複数のファ
   ーストインファーストアウトメモリから構成されたこと
   を特徴とするＡＴＭ網における帯域制御装置。
4. 【請求項４】 通信路から受信したセルの呼識別番号を
   識別し，該セルを呼識別番号毎に読出し制御可能にメモ
   リに記憶し， 各呼識別番号に対応して予め申告された帯域識別情報に
   基づいて該メモリより該セルを読出すことを特徴とする
   ＡＴＭ網における帯域制御方法。