JP2864686B2

JP2864686B2 - プリント基板の設計方法

Info

Publication number: JP2864686B2
Application number: JP2195231A
Authority: JP
Inventors: 修皆川; 三千正赤石
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-07-24
Filing date: 1990-07-24
Publication date: 1999-03-03
Anticipated expiration: 2014-03-03
Also published as: JPH0480877A

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は１枚のプリント基板を複数のパターン・ブロ
ックに分割して設計するプリント基板の設計方法の改良
に関するものである。

〈従来の技術〉従来より、プリント基板の設計時の効率アップをはか
るため、第11図に示すように、１枚のプリント基板を例
えば機能別に分けたパターン・ブロックA₁，A₂，A₃に分
割して設計し、設計したブロックを編集合成して１枚の
プリント基板に統合する設計方法があった。

〈発明が解決しようとする課題〉しかし、このような設計方法では、各ブロック・パタ
ーンを個々にアートワーク的に設計して合成することが
多く、必ずしも回路図上の結線情報と一致しているとは
限らず、これらが不一致なものが少なくない。

また、回路図の結線情報に基づいて設計された場合に
も、その後の設計変更が実際の基板上で多く行なわれて
いるため、同様な不整合が発生している。

さらに、第12図に示すように第11図のパターン・ブロ
ックA₁を標準回路として再利用し、パターン・ブロック
B₁と組合わせる場合も同様である。

本発明はこのような問題点を解決するためになされた
ものであり、基板をパターン・ブロックに分割して設計
する場合でも、各ブロックのパターンは基板の回路図と
整合がとれていて、容易にブロックを組み合わせて１枚
の基板に統合できるプリント基板の設計方法を実現する
ことを目的とする。

〈課題を解決するための手段〉本発明は、プリント基板を複数のパターン・ブロックに分割して
設計し、各ブロックを編集合成して１枚のプリント基板
に統合するプリント基板の設計方法において、各パターン・ブロックのパターン図から、回路素子の
種類と結線状態を示したネット情報を抽出するネット抽
出工程と、抽出したネット情報の中で、パターン・ブロック相互
間を接続する外部端子のネット情報を削除し、外部端子
のネット情報を介さないでパターン・ブロック間で回路
素子どうしを直接接続した表現形式にしてネット情報を
削減するマージ工程と、プリント基板の回路図から得た結線情報と、前記マー
ジ工程を経た後のネット情報を比較し、ピン交換とゲー
ト交換を考慮し論理的に不一致な部分がある場合は、い
ずれか一方の情報を修正する比較工程、を具備したことを特徴とするプリント基板の設計方法で
ある。

〈作用〉このような本発明では、パターン・ブロックを編集合
成するときには、ブロックどうしの境界線にある外部端
子のネット情報を削除してネット情報を削減するととも
に、プリント基板の回路図から得た結線情報と、マージ
工程を経た後のネット情報を比較し、これらを一致させ
てプリント基板を設計する。

〈実施例〉以下、図面を用いて本発明を説明する。

第１図は本発明にかかる方法を実施するためのシステ
ムの構成例を示した図である。

図において、1₁と1₂はパターン・データ入力装置であ
り、プリント基板を２分割するパターン・ブロックＡと
パターン・ブロックＢのパターン図をそれぞれ読み込
み、これらのパターンのグラフィック・データをシステ
ムに入力する。

２はネット抽出部であり、パターン・データ入力装置
1₁と1₂から入力されたグラフィック・データをもとにパ
ターンのつながりかたを示したつながりデータを抽出す
るつながりデータ抽出手段21₁と21₂と、抽出したつなが
りデータを格納するつながりデータ記憶部22₁，22₂から
なる。

31₁と31₂はネット情報作成手段であり、つながりデー
タ記憶部22₁，22₂の格納データからネット情報を作成す
る。32₁と32₂は作成したネット情報を格納するネット情
報記憶部である。

４はパターン・データ入力装置1₁，1₂のグラフィック
・データとネット情報記憶部32₁と32₂のネット情報を整
合するマージ手段、５は整合を行った後のネット情報を
格納するネット情報記憶部、６は整合を行った後のグラ
フィック・データを用いてパターン・ブロックＡとＢを
編集し合成する編集合成手段、７は合成した後の基板パ
ターンを記憶する基板パターン記憶部である。

8₁と8₂はプリント基板の回路図を読み込む回路図入力
装置、９は回路図入力装置8₁と8₂の読み込みデータから
結線情報を抽出する結線情報抽出手段、10は抽出した結
線情報を格納する結線情報記憶部である。11はネット情
報記憶部５の内容と結線情報記憶部10の内容を比較する
ことによって基板パターン上の結線と回路図上の結線を
比較する比較手段である。12は比較手段11から得られた
差分を検出する差分データ検出手段である。この検出結
果は回路図入力装置8₁と8₂へ帰還されることによりバッ
ク・アノテーションが行なわれる。

13は差分データ検出手段12の検出結果をもとに編集合
成した基板パターン図を修正するパターン修正手段であ
る。

このように構成したシステムを用いて、次の手順でプ
リント基板を設計する。

設計手順としては次の３つの工程に分けられる。

（１）ブロックからのネット抽出工程（２）ネット情報とパターンの整合工程（３）回路図とパターンのネット比較工程これらの工程を具体的に説明する。

（１）ブロックからのネット抽出工程パターンデータ入力装置1₁，1₂は、基板パターンを読
み込み、読込んだグラフィックデータをもとに、つなが
りデータ抽出手段21₁，21₂は第２図に示すようなつなが
りテーブルに、基板パターンの各部分について、座標デ
ータ、線幅、信号レベル等の属性データを書込む。この
とき、ネットIDの欄は空白にしておく。

すべての属性データが書込まれたところで、つながり
データ抽出手段31₁，31₂は、つながりテーブルに書込ま
れた座標データ、線幅、信号レベル等をもとに接続をチ
ェックし、つながりデータを抽出する。図形上、同一の
つながり上に存在するデータには、つながりテーブルに
は同一のネットIDを与える。

つながりテーブルにネットIDが書込まれたところで、
ネット情報作成手段31₁，31₂は、つながりテーブルの内
容をもとにネット情報を作成する。

例えば、第３図のようなパターン・ブロックでは、ネ
ット情報は第４図に示すとおりになる。

ここで、パターン・ブロックの相互間にまたがる信号
には外部端子を設ける。外部端子には、ブロック間の同
一信号を示す同一リファレンスを与える。

ネット抽出時、外部端子はあたかも部品ピンのような
データになっている。

外部端子は、回路図上では、部品扱いして記述しても
よいが、パターン・ブロック設計時に、アークワーク結
像のターミネータとして付加してもよい。

（２）ネット情報とパターンの整合工程この工程は、パターンのマージと、ネット情報の
マージの２つの工程からなる。

パターンのマージ１枚の基板データにするために必要な複数のパターン
・ブロック内のパターン・データのみを合成する。

また、各パターン・ブロックに使用されている外部端
子は、合成の対象から除く。すなわち、外部端子が扱う
信号のリファレンスまたは外部端子の識別IDをマージ手
段４に入力し、自動削除する。

ネット情報のマージこの工程では、各パターン・ブロックより抽出したネ
ット情報の合成を行う。

このとき、（１）の工程で抽出した各ブロックのネッ
ト情報を外部端子をキーに１つのネット情報とする。

具体的には、つながりテーブルより求めた各パターン
・ブロックのネット情報と外部端子のリファレンスまた
は識別IDををマージ手段４へ入力し、部品名より外部端
子を削除し、同一外部端子をネットの構成にもつネット
どうしをマージし、ネット情報より外部端子を削除す
る。

例を挙げると、第５図に示すようにSIGN（Ｎは整数）
をリファレンスにもつ外部端子を有するパターン・ブロ
ックＡとＢでは、ネット情報は第６図のとおりにマージ
される。

すなわち、抽出されたネット情報は第６図（ａ）のよ
うになる。マージ手段４は、このネット情報は次の処理
を施してマージする。

（ｉ）部品データ＄COMPは、SIGN（Ｎは整数）をリファ
レンスにもつシンボルを削除する。

（ii）ネットデータ＄NETSは、同一外部端子をもつネッ
トを１つにまとめ、外部端子を削除する。

これにより、ネット情報は第６図（ｂ）図に示すとお
りになる。マージにより、SIG1とSIG2が削除され、パタ
ーン・ブロックＡとＢの間で回路素子どうしが直接接続
される表現形式にネット情報が書き替えられる。

このとき、マージ後のネット情報中のネット名と、各
パターン・ブロックのネット情報のネット名の対応を出
力し、（１）で作成した各パターン・ブロックのつなが
りテーブルをもとに、グラフィックデータに名前付けを
行う。

例えば、マージ後のネット情報中のネット名は第７図
に示すとおりになる。この図で、ネット名は、NET001,N
ET002,NET003の1,2,3である。このようなパターンを第
８図に示すような対応表によりネット名をA,B,Cに付け
かえて、パターンを第９図に示すとおりにする。

なお、第７図のパターンは、つながりテーブルを書く
と第10図に示すとおりになる。

（３）回路図とパターンのネット比較工程この工程では、回路図入力装置8₁，8₂より抽出した結
線情報と、（２）の工程で求めたネット情報を比較
し、部品データの過不足及びネットデータの差異を検出
する。

検出した差異をもとに、回路図またはパターンを修正
し、両方の整合を図る。

このようにしてパターン・ブロックＡとＢが編集合成
されて１枚のプリント基板に統合される。

〈効果〉本発明によれば、ブロック・パターンの設計過程にお
いて、各ブロックのパターンと回路図の間に不整合が発
生していても、パターンのマージとパターンより得たネ
ット情報のマージを行うことにより基板データが一元化
される。これによって、基板をパターン・ブロックに分
割して設計する場合でも、各ブロックのパターンは基板
の回路図と整合がとれていて、容易にブロックを組合わ
せて１枚の基板に統合できる。

また、既設計のブロックを標準ブロックとして他のブ
ロックと容易に組合わせて設計することができる。

【図面の簡単な説明】

第１図は本発明にかかる方法を実施するためのシステム
の構成例を示した図、第２図〜第10図は本発明にかかる
方法の手順を示した図、第11図及び第12図は従来におけ
るプリント基板の設計方法の手順を示した図である。 1₁，1₂パターン・データ入力装置、21₁，21₂……つなが
りデータ抽出手段、22₁，22₂……つながりデータ記憶
部、31₁，31₂……ネット情報作成手段、32₁，32₂,5……
ネット情報記憶部、４……マージ手段、６……編集合成
手段、７……基板パターン記憶部、8₁，8₂……回路図入
力装置、９……結線情報抽出手段、10……結線情報記憶
部、11……ネット比較手段、12……差分データ検出手
段、13……パターン修正手段。

Claims

(57)【特許請求の範囲】

【請求項１】プリント基板を複数のパターン・ブロック
に分割して設計し、各ブロックを編集合成して１枚のプ
リント基板に統合するプリント基板の設計方法におい
て、各パターン・ブロックのパターン図から、回路素子の種
類と結線状態を示したネット情報を抽出するネット抽出
工程と、抽出したネット情報の中で、パターン・ブロック相互間
を接続する外部端子のネット情報を削除し、外部端子の
ネット情報を介さないでパターン・ブロック間で回路素
子どうしを直接接続した表現形式にしてネット情報を削
減するマージ工程と、プリント基板の回路図から得た結線情報と、前記マージ
工程を経た後のネット情報を比較し、ピン交換とゲート
交換を考慮し論理的に不一致な部分がある場合は、いず
れか一方の情報を修正する比較工程、を具備したことを特徴とするプリント基板の設計方法。