JP2865572B2 - Digital-to-analog converter with analog multiplication method - Google Patents
Digital-to-analog converter with analog multiplication methodInfo
- Publication number
- JP2865572B2 JP2865572B2 JP6223246A JP22324694A JP2865572B2 JP 2865572 B2 JP2865572 B2 JP 2865572B2 JP 6223246 A JP6223246 A JP 6223246A JP 22324694 A JP22324694 A JP 22324694A JP 2865572 B2 JP2865572 B2 JP 2865572B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- digital signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、アナログ乗算方式のデ
ィジタル/アナログ変換器に関し、特に、構造が簡単で
無変動性の直流値によりポップノイズの発生を有効に抑
制したアナログ乗算方式のディジタル/アナログ変換器
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / analog converter of an analog multiplication system, and more particularly to a digital / analog converter of an analog multiplication system which has a simple structure and effectively suppresses the generation of pop noise by a non-variable DC value. It relates to an analog converter.
【0002】[0002]
【従来の技術】図5において、従来の音声合成技術は、
図中(a)で示した音調(トーン)波形と図中(b)で
示したエンベロープ(Envelope ,包絡線ともいう)波
形とを乗算することにより両者を音声として合成するも
ので、合成された音声波形は、図中(c)または(d)
に示すようなものとなっていた。そして、このような音
声合成結果となるものとしては、次の2方式があった。2. Description of the Related Art In FIG.
The two waveforms are synthesized by multiplying the tone waveform shown in FIG. 2A by the envelope waveform also shown in FIG. 2B. The sound waveform is (c) or (d) in the figure.
It was as shown in the figure. The following two methods have been used as such speech synthesis results.
【0003】デジタル方式の音声合成:音調(トー
ン)波形およびエンベロープ波形のディジタルデータを
ディジタル/アナログ変換器への入力に先立って乗算器
で乗算してから、その積をディジタル/アナログ変換器
に入力して音声を合成するものである。しかしながら、
その欠点としては、乗算器ならびに比較的大きなシステ
ム作動周波数を必要とすることがあった。Digital speech synthesis: Digital data of a tone (tone) waveform and an envelope waveform are multiplied by a multiplier prior to input to a digital / analog converter, and the product is input to the digital / analog converter. And synthesizes the voice. However,
Disadvantages include the need for multipliers and relatively high system operating frequencies.
【0004】アナログ方式の音声合成:ディジタル/
アナログ変換器自体には、オフセット調整および適正な
正負信号処理機能がないために、例えば図中(d)に示
したように、その合成信号は変動性のある直流(DC)
値となっていた。従って、実用に際しては、この変動性
のある直流値に起因するバチッというポップノイズ(p
op noise)を抑制するために、通常は対結合の
コンデンサを追加して直流成分を除去しなければならな
かったので、コスト的に難点があった。Analog voice synthesis: digital /
Since the analog converter itself does not have an offset adjustment function and an appropriate positive / negative signal processing function, for example, as shown in FIG.
Value. Therefore, in practical use, pop noise (p
In order to suppress the noise, it is usually necessary to add a pair-coupled capacitor to remove the DC component, which is disadvantageous in cost.
【0005】[0005]
【発明が解決しようとする課題】本発明が解決しようと
する問題点は、従来技術にかかるディジタル/アナログ
変換器が、別に乗算器を設けたり、また、ポップノイズ
を除去するために、対結合のコンデンサを追加しなけれ
ばならなかったりして、構造が複雑なものとなり、その
結果、製造コストの削減が困難であったことである。The problem to be solved by the present invention is that the digital-to-analog converter according to the prior art has a problem in that a separate multiplier is provided or a pair coupling is performed to remove pop noise. And the need to add a capacitor, the structure becomes complicated, and as a result, it is difficult to reduce the manufacturing cost.
【0006】[0006]
【課題を解決するための手段】本発明は上記目的を達成
するために、第1ディジタル信号と第2ディジタル信号
とを乗算して、スピーカーからアナログ信号を出力する
ディジタル/アナログ変換器であって、第1ディジタル
信号が入力され、この第1ディジタル信号を変換コード
信号に変換するとともに、当該第1ディジタル信号の最
上位ビットを当該変換コード信号の正負値を表わす最上
位ビットとし、かつ第1ディジタル信号の中間値に対す
る当該第1ディジタル信号の偏差の絶対値を当該変換コ
ード信号の絶対値とするコード変換手段と、前記コード
変換手段に接続され、入力される変換コード信号および
第2ディジタル信号を乗算して、乗算信号を生成する乗
算手段と、前記乗算手段に接続され、乗算手段からの乗
算信号が入力されるとともに、駆動信号を出力して、前
記スピーカーを駆動してアナログ信号を出力させる駆動
手段とを具備するアナログ乗算方式のディジタル/アナ
ログ変換器を提供するにある。According to the present invention, there is provided a digital / analog converter which multiplies a first digital signal by a second digital signal and outputs an analog signal from a speaker. , A first digital signal is input, the first digital signal is converted into a conversion code signal, the most significant bit of the first digital signal is made the most significant bit representing the positive / negative value of the conversion code signal, and the first Code conversion means for setting an absolute value of a deviation of the first digital signal from an intermediate value of the digital signal as an absolute value of the conversion code signal; a conversion code signal and a second digital signal connected to the code conversion means and inputted; And a multiplying means for generating a multiplied signal by multiplying the multiplied signal by the multiplying means. Together, it outputs a drive signal, to provide a digital / analog converter of the analog multiplier system having a driving means for outputting an analog signal by driving the speaker.
【0007】[0007]
【作用】本発明は、まずコード変換手段で第1ディジタ
ル信号を変換コード信号にコード変換して、当該第1デ
ィジタル信号の最上位ビットを当該変換コード信号の正
負値を表わす最上位ビットとし、かつ第1ディジタル信
号の中間値に対する当該第1ディジタル信号の偏差の絶
対値を当該変換コード信号の絶対値とした上で、第2デ
ィジタル信号と乗算し、これにより変動性の直流値の発
生を有効に抑制して、ポップノイズを除去するという目
的を、簡単な回路構成によって、音声合成効果を損なう
ことなく達成するようにしたものである。According to the present invention, first, a first digital signal is code-converted into a conversion code signal by code conversion means, and the most significant bit of the first digital signal is set as the most significant bit representing the positive / negative value of the conversion code signal. The absolute value of the deviation of the first digital signal from the intermediate value of the first digital signal is used as the absolute value of the conversion code signal, and is then multiplied by the second digital signal. The object of effectively suppressing and removing pop noise is achieved by a simple circuit configuration without impairing the speech synthesis effect.
【0008】[0008]
【実施例】以下、本発明にかかる好適な実施例を図面に
基づいて説明する。図1から図3(a)〜(c)におい
て、本発明にかかるアナログ乗算方式のディジタル/ア
ナログ変換器は、第1ディジタル信号T4′〜T0′及
び第2ディジタル信号E4〜E0を乗算して乗算信号と
し、スピーカー500 からアナログ信号(例えば音声波)
として出力するものである。ここで、第1ディジタル信
号T4′〜T0′は、具体的にはトーン、ボイス、スピ
ーチなどのデータ信号であり、説明に便利なように5ビ
ットに限定して図示及び説明している。また、第2ディ
ジタル信号E4〜E0は、具体的にはエンベローブ、ボ
リュームなどのデータ信号であって、これも説明に便利
なように5ビットに限定している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments according to the present invention will be described below with reference to the drawings. 1 to 3 (a) to 3 (c), an analog multiplication type digital / analog converter according to the present invention multiplies a first digital signal T4 'to T0' and a second digital signal E4 to E0. Analog signal (for example, sound wave) from speaker 500 as a multiplication signal
Is output. Here, the first digital signals T4 'to T0' are specifically data signals such as tones, voices, and speeches, and are illustrated and described by limiting them to 5 bits for convenience of description. The second digital signals E4 to E0 are specifically data signals such as envelopes and volumes, which are also limited to 5 bits for convenience of explanation.
【0009】そして、図1に示すように、本発明にかか
るアナログ乗算方式のディジタル/アナログ変換器は、
コード変換手段としてのコード変換回路100 と、乗算手
段としての乗算回路200 と、駆動手段としての駆動回路
300 とから構成されている。As shown in FIG. 1, a digital / analog converter of the analog multiplication type according to the present invention comprises:
Code conversion circuit 100 as code conversion means, multiplication circuit 200 as multiplication means, and drive circuit as drive means
300.
【0010】コード変換回路100 は、その一回路構成例
を図2に示しているが、第1ディジタル信号T4′〜T
0′が入力されると共に、この第1ディジタル信号T
4′〜T0′を変換コード信号T4〜T0に変換する。
そして、第1ディジタル信号T4′〜T0′の最上位ビ
ットT4′を変換コード信号T4〜T0の正負値を表わ
す最上位ビットT4とすると同時に、第1ディジタル信
号T4′〜T0′の中間値(16)に対する第1ディジ
タル信号T4′〜T0′の偏差の絶対値を変換コード信
号の数値部分T3〜T0の絶対値とする。すなわち、第
1ディジタル信号T4′〜T0′の最上位ビットT4′
=0ならばT4=0となるため変換コード信号はマイナ
ス値となり、T4′=1ならばT4=1となるため変換
コード信号はプラス値となる。その場合、次の表1に示
すように、第1ディジタル信号T4′〜T0′はその中
間値(16)に対する偏差を求められ、その偏差の絶対
値は変換コード信号の数値部分T3〜T0の絶対値とな
る。FIG. 2 shows an example of the circuit configuration of the code conversion circuit 100. The first digital signals T4'-T
0 'is input and the first digital signal T
4 'to T0' are converted into conversion code signals T4 to T0.
The most significant bit T4 'of the first digital signals T4' to T0 'is used as the most significant bit T4 representing the positive / negative value of the conversion code signals T4 to T0, and at the same time, the intermediate value of the first digital signals T4' to T0 '( The absolute value of the deviation of the first digital signals T4 'to T0' with respect to 16) is taken as the absolute value of the numerical value part T3 to T0 of the converted code signal. That is, the most significant bit T4 'of the first digital signals T4' to T0 '
If = 0, T4 = 0, so the converted code signal has a negative value. If T4 '= 1, T4 = 1, so the converted code signal has a positive value. In this case, as shown in the following Table 1, the first digital signals T4 'to T0' are obtained with a deviation with respect to the intermediate value (16), and the absolute value of the deviation is determined by the numerical value T3 to T0 of the conversion code signal. It is an absolute value.
【0011】[0011]
【表1】 [Table 1]
【0012】乗算回路200 は、その一回路構成例を図3
(a)〜(c)に示しているが、主要には1対の電流ミ
ラーから構成され、変換コード信号T4〜T0及び第2
ディジタル信号信号E4〜E0をそれぞれ図3(b)の
レジスタRI1及び図3(c)のレジスタRI2に保存する
ことで、比較的大きな周波数のクロック信号CKT,C
KEによって変換コード信号T4〜T0及び第2ディジ
タル信号E4〜E0の入力を制御することができるとと
もに、時間分割方式によるマルチチャンネル合成が可能
となる。図3(b)中、クロック信号CKTで変換コー
ド信号T4〜T0の一時保存を制御し、図3(c)中、
クロック信号CKEで第2ディジタル信号E4〜E0の
一時保存を制御する。図3(a)の電気抵抗Rは、電流
Ib1 を調整することにより、第2ディジタル信号E44
〜E00がスイッチ素子(例えばMOSトランジスタ)を
介して電流Ib2 の大きさを制御するために使用され
る。図3(b)の変換コード信号T33〜T00は、スイッ
チ素子(例えばMOSトランジスタ)を介して出力電流
Iの大きさを制御するために使用されるが、出力電流I
の大きさは、変換コード信号T33〜T00と第2ディジタ
ル信号E44〜E00を乗算した積(乗算信号)に正比例す
る。そして、変換コード信号T44すなわち/SIGN
(/SIGNは便宜上、信号SIGNの反転信号を表わ
すものとする)、SIGNは後述する駆動回路300 の出
力経路のみを制御して正負信号を出力させる。なお、変
換コード信号T33〜T00と第2ディジタル信号E44〜E
00とは、本発明にかかる乗算回路の他の一構成例を示し
た図4を見ると分かるように、相互の入れ替え調整が可
能である。FIG. 3 shows an example of a circuit configuration of the multiplying circuit 200.
As shown in (a) to (c), it is mainly composed of a pair of current mirrors, and the conversion code signals T4 to T0 and the second
By storing the digital signal signals E4 to E0 in the register RI1 of FIG. 3B and the register RI2 of FIG. 3C, respectively, clock signals CKT and CKT having relatively large frequencies are stored.
The input of the conversion code signals T4 to T0 and the second digital signals E4 to E0 can be controlled by the KE, and the multi-channel synthesis by the time division method becomes possible. In FIG. 3B, the temporary storage of the conversion code signals T4 to T0 is controlled by the clock signal CKT, and in FIG.
The clock signal CKE controls temporary storage of the second digital signals E4 to E0. The electric resistance R shown in FIG. 3A can be adjusted by adjusting the current Ib1 to obtain the second digital signal E44.
E00 are used to control the magnitude of the current Ib2 via a switching element (for example, a MOS transistor). The conversion code signals T33 to T00 in FIG. 3B are used to control the magnitude of the output current I via a switch element (for example, a MOS transistor).
Is directly proportional to the product (multiplied signal) obtained by multiplying the conversion code signals T33 to T00 and the second digital signals E44 to E00. Then, the conversion code signal T44, that is, / SIGN
(/ SIGN represents an inverted signal of the signal SIGN for convenience). SIGN controls only an output path of a drive circuit 300 described later to output a positive / negative signal. The conversion code signals T33 to T00 and the second digital signals E44 to E44
As can be seen from FIG. 4 showing another example of the configuration of the multiplication circuit according to the present invention, the value of “00” can be interchanged and adjusted.
【0013】駆動回路300 は、図1に示したように、ブ
リッジ出力回路とすることができるもので、電流Iの大
きさ及び信号/SIGN,SIGN(電流Iの経路を決
定する)に基づいて、スピーカー500 を駆動し、アナロ
グ信号(音声波)を出力する。The drive circuit 300 can be a bridge output circuit as shown in FIG. 1, and is based on the magnitude of the current I and the signals / SIGN and SIGN (determining the path of the current I). The speaker 500 is driven to output an analog signal (audio wave).
【0014】以上、好適な実施例をあげて、本発明の技
術思想を説明したが、もとより、本発明を限定するため
のものではなく、本発明の技術的範囲を逸脱しない限
り、本発明の開示事項に基づいて本発明は適宜修正ある
いは変更を加えることができるものとする。Although the technical concept of the present invention has been described with reference to the preferred embodiments, the present invention is not intended to limit the present invention, but to the extent that it does not depart from the technical scope of the present invention. The present invention can be appropriately modified or changed based on the disclosed matter.
【0015】[0015]
【発明の効果】上記したように、本発明にかかるアナロ
グ乗算方式のディジタル/アナログ変換器は、まずコー
ド変換手段で第1ディジタル信号を変換コード信号にコ
ード変換して、当該第1ディジタル信号の最上位ビット
を当該変換コード信号の正負値を表わす最上位ビットと
し、かつ第1ディジタル信号の中間値に対する当該第1
ディジタル信号の偏差の絶対値を当該変換コード信号の
絶対値とした上で、第2ディジタル信号と乗算するの
で、変動性の直流値を生成させることがなく、ポップノ
イズを有効に抑制することができる。また、変換コード
信号と第2ディジタル信号とをレジスタに一時保存して
おいて、比較的大きなクロック周波数でレジスタ制御を
行うことで、時分割方式のマルチチャンネル合成を実現
できるので、産業上の利用価値が極めて高いものであ
る。As described above, the digital-to-analog converter of the analog multiplication system according to the present invention first converts the first digital signal into a converted code signal by the code converting means, and converts the first digital signal into a converted code signal. The most significant bit is the most significant bit representing the positive / negative value of the conversion code signal, and the first bit relative to the intermediate value of the first digital signal is
Since the absolute value of the deviation of the digital signal is used as the absolute value of the conversion code signal and then multiplied by the second digital signal, pop noise can be effectively suppressed without generating a variable DC value. it can. In addition, by temporarily storing the conversion code signal and the second digital signal in a register and performing register control at a relatively large clock frequency, time-division multi-channel synthesis can be realized. It is extremely valuable.
【図1】本発明にかかるアナログ乗算方式のディジタル
/アナログ変換器の構成要素を示すブロック図である。FIG. 1 is a block diagram showing components of a digital / analog converter of an analog multiplication system according to the present invention.
【図2】図1中のコード変換回路につき、その回路構成
例を示すコード変換回路図である。FIG. 2 is a code conversion circuit diagram showing a circuit configuration example of the code conversion circuit in FIG. 1;
【図3】図3(a),(b),(c)は図1中の乗算回
路につき、その回路構成例を示す乗算回路図である。3 (a), 3 (b) and 3 (c) are multiplier circuit diagrams showing circuit configuration examples of the multiplier circuit in FIG.
【図4】図1中の乗算回路につき、他の回路構成例を示
す乗算回路図である。FIG. 4 is a multiplication circuit diagram showing another example of a circuit configuration of the multiplication circuit in FIG. 1;
【図5】従来の音声合成技術を示す説明図である。FIG. 5 is an explanatory diagram showing a conventional speech synthesis technique.
100 コード変換手段(コード変換回路) 200 乗算手段(乗算回路) 300 駆動手段(駆動回路) 500 スピーカー T4′ 第1ディジタル信号 T3′ 第1ディジタル信号 T2′ 第1ディジタル信号 T1′ 第1ディジタル信号 T0′ 第1ディジタル信号 T4 変換コード信号 T3 変換コード信号 T2 変換コード信号 T1 変換コード信号 T0 変換コード信号 E4 第2ディジタル信号 E3 第2ディジタル信号 E2 第2ディジタル信号 E1 第2ディジタル信号 E0 第2ディジタル信号 RI1 レジスタ RI2 レジスタ CKT クロック信号 CKE クロック信号 REFERENCE SIGNS LIST 100 Code conversion means (code conversion circuit) 200 Multiplication means (multiplication circuit) 300 Driving means (drive circuit) 500 Speaker T4 'First digital signal T3' First digital signal T2 'First digital signal T1' First digital signal T0 '1st digital signal T4 conversion code signal T3 conversion code signal T2 conversion code signal T1 conversion code signal T0 conversion code signal E4 second digital signal E3 second digital signal E2 second digital signal E1 second digital signal E0 second digital signal RI1 register RI2 register CKT clock signal CKE clock signal
Claims (4)
号とを乗算して、スピーカーからアナログ信号を出力す
るディジタル/アナログ変換器であって、 第1ディジタル信号が入力され、この第1ディジタル信
号を変換コード信号に変換するとともに、当該第1ディ
ジタル信号の最上位ビットを当該変換コード信号の正負
値を表わす最上位ビットとし、かつ第1ディジタル信号
の中間値に対する当該第1ディジタル信号の偏差の絶対
値を当該変換コード信号の絶対値とするコード変換手段
と、 前記コード変換手段に接続され、入力される変換コード
信号および第2ディジタル信号を乗算して、乗算信号を
生成する乗算手段と、 前記乗算手段に接続され、乗算手段からの乗算信号が入
力されるとともに、駆動信号を出力して、前記スピーカ
ーを駆動してアナログ信号を出力させる駆動手段とを具
備することを特徴とするアナログ乗算方式のディジタル
/アナログ変換器。1. A digital / analog converter for multiplying a first digital signal by a second digital signal and outputting an analog signal from a speaker, wherein the first digital signal is input and the first digital signal is A conversion code signal is converted, the most significant bit of the first digital signal is set as the most significant bit representing the positive / negative value of the conversion code signal, and the absolute value of the deviation of the first digital signal with respect to the intermediate value of the first digital signal is converted. Code conversion means for setting a value as an absolute value of the conversion code signal; multiplication means connected to the code conversion means for multiplying the input conversion code signal and the second digital signal to generate a multiplication signal; The multiplication means is connected to the multiplication means, the multiplication signal is input from the multiplication means, a driving signal is output, and the speaker is A digital-to-analog converter of an analog multiplication method, comprising: a driving unit for driving to output an analog signal.
具備するものであることを特徴とする請求項1記載のア
ナログ乗算方式のディジタル/アナログ変換器。2. The digital / analog converter according to claim 1, wherein said multiplying means comprises a current mirror circuit.
ル信号が、それぞれレジスタを介して上記電流ミラー回
路に接続されるものであることを特徴とする請求項2記
載のアナログ乗算方式のディジタル/アナログ変換器。3. The digital / analog conversion according to claim 2, wherein the conversion code signal and the second digital signal are respectively connected to the current mirror circuit via a register. vessel.
ることを特徴とする請求項1記載のアナログ乗算方式の
ディジタル/アナログ変換器。4. The digital / analog converter according to claim 1, wherein said driving means is a bridge output circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223246A JP2865572B2 (en) | 1994-09-19 | 1994-09-19 | Digital-to-analog converter with analog multiplication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223246A JP2865572B2 (en) | 1994-09-19 | 1994-09-19 | Digital-to-analog converter with analog multiplication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0898294A JPH0898294A (en) | 1996-04-12 |
| JP2865572B2 true JP2865572B2 (en) | 1999-03-08 |
Family
ID=16795095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6223246A Expired - Fee Related JP2865572B2 (en) | 1994-09-19 | 1994-09-19 | Digital-to-analog converter with analog multiplication method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865572B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658784A (en) * | 1979-10-16 | 1981-05-21 | Nec Corp | Output circuit |
| JPH01129298A (en) * | 1987-11-13 | 1989-05-22 | Matsushita Electric Ind Co Ltd | electronic musical instruments |
-
1994
- 1994-09-19 JP JP6223246A patent/JP2865572B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0898294A (en) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000341131A (en) | Method and device for generating pulse-width modulated signal | |
| JP4747835B2 (en) | Audio reproduction effect adding method and apparatus | |
| JP3430985B2 (en) | Synthetic sound generator | |
| US7224728B2 (en) | Pulse width modulator and pulse width modulation method | |
| JPH09171399A (en) | Speech synthesis method and its synthesis circuit | |
| US5541597A (en) | Digital/analog converter for compensation of DC offset | |
| JP2865572B2 (en) | Digital-to-analog converter with analog multiplication method | |
| US5631647A (en) | Analog multiplying type of digital/analog converter circuit | |
| JP3379348B2 (en) | Pitch converter | |
| JP3374765B2 (en) | Digital echo circuit | |
| JP3729524B2 (en) | Acoustic signal processing method and apparatus | |
| WO2003005342A1 (en) | Signal coupling method and apparatus | |
| JPS5885997A (en) | Analog signal reproducer | |
| CN2217254Y (en) | Analog Multiplicative Digital-to-Analog Converter | |
| JPS5925239B2 (en) | Parameter interpolation method | |
| JPH04104200A (en) | Device and method for voice speed conversion | |
| KR950009327B1 (en) | Voice synthesizer and voice synthesis method | |
| JP2739665B2 (en) | Sound equipment distortion device | |
| JP2554616B2 (en) | All-pole digital filter for speech synthesis | |
| JPS5848920B2 (en) | Speech synthesizer sound source creation device | |
| JP2890530B2 (en) | Audio speed converter | |
| JPH05276035A (en) | D/a converter | |
| JPH08123421A (en) | Music signal synthesizer | |
| JP3097324B2 (en) | Digital sound data output device | |
| JPS61245200A (en) | Voice analyzer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |