JP2869943B2 - Hybrid IC with relay board with resistance - Google Patents
Hybrid IC with relay board with resistanceInfo
- Publication number
- JP2869943B2 JP2869943B2 JP3152179A JP15217991A JP2869943B2 JP 2869943 B2 JP2869943 B2 JP 2869943B2 JP 3152179 A JP3152179 A JP 3152179A JP 15217991 A JP15217991 A JP 15217991A JP 2869943 B2 JP2869943 B2 JP 2869943B2
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- resistance
- relay board
- pattern
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、各種信号処理機能を得
ることができるハイブリッドICに関し、特に内部回路
において用いられる電子部品として改良された抵抗体、
中継台が設けられる抵抗付中継台を有し、超高周波帯域
で使用されるハイブリッドICに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid IC capable of obtaining various signal processing functions, and more particularly to an improved resistor as an electronic component used in an internal circuit.
The present invention relates to a hybrid IC having a relay board with a resistor provided with a relay board and used in an ultra-high frequency band.
【0002】[0002]
【従来の技術】図4に示すのは、従来のハイブリッドI
Cを示す部分斜視図である。ハイブリッドICの基板2
0上には、予め所定の配線パターン21が形成されてい
る。配線パターン21は、信号路を形成する信号パター
ン21a、および信号パターン21aを除く基板全面に
形成されたアースパターン21bで構成されている。そ
して、この信号パターン21aに沿って各種回路素子が
ハンダ付等で固定配置される。2. Description of the Related Art FIG.
It is a fragmentary perspective view showing C. Hybrid IC substrate 2
On 0, a predetermined wiring pattern 21 is formed in advance. The wiring pattern 21 includes a signal pattern 21a forming a signal path, and an earth pattern 21b formed on the entire surface of the substrate excluding the signal pattern 21a. Various circuit elements are fixedly arranged along the signal pattern 21a by soldering or the like.
【0003】同図に示す回路素子は、カップリングコン
デンサとしての積層形セラミックコンデンサ22であ
り、両端の端子22aがそれぞれ信号パターン21aに
固定配置される。また、このコンデンサ22部分の信号
パターン21a端部は、アースパターン21bに接続さ
れており、この接続部には、コンデンサ22の共振を防
止するために数オームの抵抗膜23が設けられている。The circuit element shown in FIG. 1 is a multilayer ceramic capacitor 22 as a coupling capacitor, and terminals 22a at both ends are fixedly arranged on a signal pattern 21a. The end of the signal pattern 21a of the capacitor 22 is connected to the ground pattern 21b. A resistance film 23 of several ohms is provided at this connection to prevent resonance of the capacitor 22.
【0004】次に、図5に示すのは、別の従来例を示す
平面図であり、前記基板20のアースパターン21b上
に中継台30、抵抗体31がそれぞれ設けられ、この中
継台30上に前記コンデンサ22が設けられるものであ
り、中継台30と抵抗体31間、及び抵抗体31とアー
スパターン21b間はワイヤ32により接続されてい
る。Next, FIG. 5 is a plan view showing another conventional example, in which a relay board 30 and a resistor 31 are provided on the ground pattern 21b of the substrate 20, respectively. The capacitor 22 is provided on the base 30. A wire 32 is connected between the relay stand 30 and the resistor 31 and between the resistor 31 and the ground pattern 21b.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、図4に
示す構造では、配線パターン21が固定されるものであ
るため、制作後における配線パターン21の変更を行う
ことができず、自由度がないものであった。例えば、部
分的な回路パターンを変更するにも全体のパターンを再
度作り直さなければならなかった。また、抵抗膜23を
作成するためにエッチング処理が複雑となり、容易に制
作できるものではなかった。さらに、配線パターン21
を構成する信号パターン21a、およびアースパターン
21bが同一面に形成されるものであるため、コンデン
サ22を半田付けする際の半田が信号パターン21aか
らアースパターン21b側に流れ出す危険性を有してい
た。However, in the structure shown in FIG. 4, since the wiring pattern 21 is fixed, it is not possible to change the wiring pattern 21 after production and there is no flexibility. Met. For example, even if a partial circuit pattern is changed, the entire pattern must be recreated. In addition, the etching process for forming the resistive film 23 becomes complicated, and it cannot be easily manufactured. Further, the wiring pattern 21
Since the signal pattern 21a and the ground pattern 21b are formed on the same surface, there is a risk that the solder when the capacitor 22 is soldered flows out from the signal pattern 21a to the ground pattern 21b side. .
【0006】また、図5に示す構造によれば、配線パタ
ーンの自由度が増す利点を有するものの、接続箇所が増
し、故障率の増大化を招くとともに、大きな接地面積を
必要とした。とくに、超高周波帯域では、接続不良であ
ってもある状態で動作する場合がある等、目視のみでの
接続状態を確認しても実際の動作が保証されないという
危険性があり、接続箇所の増大化は故障率の低減化を図
る上で避けなければならない課題であった。そしてハイ
ブリッドICは、現在、ギガヘルツ帯までの超高周波化
により一層の高密度化が進むとともに、多品種少量生産
化されているが、上記いずれの従来技術も、これらのハ
イブリッドICに適用することが困難となってきてい
る。Although the structure shown in FIG. 5 has the advantage of increasing the degree of freedom of the wiring pattern, the number of connection points is increased, the failure rate is increased, and a large ground area is required. In particular, in the ultra-high frequency band, there is a risk that actual operation may not be guaranteed even if the connection state is checked only visually, for example, the connection may operate in a certain state even if the connection is poor. Has been an issue that must be avoided in order to reduce the failure rate. Hybrid ICs are now being manufactured at higher densities with the use of ultra-high frequencies up to the gigahertz band, and are being produced in a variety of types and in small quantities. Any of the conventional technologies described above can be applied to these hybrid ICs. It's getting harder.
【0007】本発明は、上記課題に鑑みて成されたもの
であり、超高周波帯域で使用されるハイブリッドICに
おいて、配線パターンの設計、及び作成後に自由度をも
って電子部品を配置することができるとともに、この電
子部品を配置するための設置面積を増加することなく行
え、容易に制作することができる抵抗付中継台を有した
ハイブリッドICを提供することを目的としている。The present invention has been made in view of the above problems, and in a hybrid IC used in an ultra-high frequency band, electronic components can be arranged with a degree of freedom after designing and creating a wiring pattern. It is another object of the present invention to provide a hybrid IC having a junction board with a resistor that can be easily manufactured without increasing the installation area for arranging the electronic components.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するた
め、本発明の抵抗付中継台を有したハイブリッドIC
は、このハイブリッドICを構成する基板1上には、所
定のアースパターン2bが形成され、このアースパター
ン2b上において、前記電子部品が配置される箇所の直
下には、基部5の面に沿って薄膜状に導電膜6a,6
b、及び抵抗膜7が形成された抵抗付中継台4が設けら
れることを特徴としている。In order to achieve the above object, a hybrid IC having a relay board with a resistor according to the present invention is provided.
A predetermined ground pattern 2b is formed on the substrate 1 constituting the hybrid IC, and on the ground pattern 2b, immediately below the place where the electronic components are arranged, along the surface of the base 5 Conductive films 6a, 6 in thin film form
b, and a relay board with resistance 4 on which the resistive film 7 is formed.
【0009】[0009]
【作用】ハイブリッドICの基板1上のアースパターン
2b上には、電子部品を任意に配置自在である。この電
子部品は、抵抗付中継台4を介してアースパターン2b
に対して電気的に接続される。抵抗付中継台4は、基部
5上に薄膜状の導電膜6a,6b、および抵抗膜7を有
して形成されている。したがって、電子部品は、抵抗付
中継台4上に半田等で固定するのみで、抵抗膜7での所
定値の抵抗体を介してアースすることができ、これを小
さなスペースで高密度に実装するとができる。The electronic components can be freely arranged on the ground pattern 2b on the substrate 1 of the hybrid IC. This electronic component is connected to the earth pattern 2b via the relay board 4 with resistance.
Is electrically connected to The relay stand with resistance 4 is formed to have thin film conductive films 6 a and 6 b and a resistance film 7 on a base 5. Therefore, the electronic component can be grounded via the resistor of a predetermined value in the resistance film 7 only by fixing it on the relay stand 4 with resistance by soldering or the like. Can be.
【0010】[0010]
【実施例】図1は、本発明の抵抗付中継台を有したハイ
ブリッドICを示す斜視図である。基板1上面には、配
線パターン2として、図示しない信号パターン2a、お
よびアースパターン2bが形成されている。そして、こ
のアースパターン2b上には、以下に示す抵抗付中継台
4を固定配置することができる。FIG. 1 is a perspective view showing a hybrid IC having a relay board with resistance according to the present invention. A signal pattern 2a and a ground pattern 2b (not shown) are formed as wiring patterns 2 on the upper surface of the substrate 1. On the ground pattern 2b, a relay board 4 with a resistor shown below can be fixedly arranged.
【0011】この抵抗付中継台4は、図2の断面図に示
す如く、絶縁材質の基板材料で構成される基部5と、こ
の基部5上面及び側面に設けられる導通膜6a,6b、
さらに導通膜6a,6b間に設けられる抵抗膜7で構成
される。作成手順を説明すると、まず、基部5上にタン
タルからなる抵抗体を膜状に設けて抵抗膜7を形成す
る。次に、基部5の上面、側面を金メッキして、導通膜
6a,6bを形成する。次に、抵抗膜7部分をエッチン
グして抵抗膜7部分の導通膜6a,6bを抜き、抵抗膜
7部分を表出させる。上記の如く制作する際、図1に示
す如く、導通膜6a,6b、抵抗膜7は、いずれも側縁
部から所定距離pだけ内側に形成しておく。上記作成法
により、抵抗膜7の大きさを正確に作成数することがで
き、所定の抵抗値を得ることができる。As shown in the cross-sectional view of FIG. 2, the relay board with resistance 4 has a base 5 made of an insulating substrate material, and conductive films 6a, 6b provided on the upper surface and side surfaces of the base 5.
Further, it is composed of a resistance film 7 provided between the conductive films 6a and 6b. Explaining the preparation procedure, first, a resistor made of tantalum is provided on the base 5 in a film shape to form the resistor film 7. Next, the upper and side surfaces of the base 5 are plated with gold to form conductive films 6a and 6b. Next, the resistive film 7 is etched to remove the conductive films 6a and 6b from the resistive film 7 and the resistive film 7 is exposed. When manufacturing as described above, as shown in FIG. 1, the conductive films 6a and 6b and the resistive film 7 are all formed inside by a predetermined distance p from the side edge. According to the above-described forming method, the size of the resistance film 7 can be accurately formed and the predetermined resistance value can be obtained.
【0012】上述した抵抗付中継台4は、図1に示す如
く、前記カップリングコンデンサ22が配置される箇所
に設けられる。アースパターン2b上には、一方が他の
中継台10、あるいは図示しない信号パターン2aに接
続された形でコンデンサ22の一方の端子22aが固定
接続される。そして、コンデンサ22の他方の端子22
aが設けられる箇所には、下方に前記抵抗付中継台4が
固定配置される。この抵抗付中継台4は、基部5底面が
導電性の接着剤、あるいは半田付によりアースパターン
2b上に固定される。The above-described relay stand 4 with a resistor is provided at a position where the coupling capacitor 22 is arranged, as shown in FIG. On the ground pattern 2b, one terminal 22a of the capacitor 22 is fixedly connected so that one is connected to the other relay stand 10 or the signal pattern 2a (not shown). Then, the other terminal 22 of the capacitor 22
In the place where “a” is provided, the relay stand 4 with resistance is fixedly disposed below. The bottom surface of the base 5 of the relay stand 4 with resistance is fixed on the ground pattern 2b by a conductive adhesive or soldering.
【0013】この抵抗付中継台4上面の導体膜6a部分
にコンデンサ22の他方の端子22aを半田付固定す
る。なお、この半田付の際、導通膜6aが側縁部から所
定距離pだけ内側に形成されている点、及び導通膜6a
がエッジ形成された側縁部を介してアースパターン2b
面から所定高さ上方に位置している点により、この半田
は導通膜6a部分のみで滞留し、アースパターン2bに
流れ込みことがない。The other terminal 22a of the capacitor 22 is fixed by soldering to the conductor film 6a on the upper surface of the resistance relay stand 4. During the soldering, the conductive film 6a is formed inside the side edge by a predetermined distance p, and the conductive film 6a
Is connected to the ground pattern 2b via the side edge portion where the edge is formed.
Since the solder is located at a predetermined height above the surface, the solder stays only in the conductive film 6a and does not flow into the ground pattern 2b.
【0014】次に、導通膜6bとアースパターン2b間
をワイヤ11等を用いてボンディングして、電気的に接
続する。これにより、コンデンサ22の一端には前記抵
抗膜7による所定値の抵抗体が接続されることとなり、
このコンデンサ22の共振防止作用を得ることができ
る。Next, the conductive film 6b and the ground pattern 2b are electrically connected by bonding using a wire 11 or the like. As a result, a resistor having a predetermined value by the resistance film 7 is connected to one end of the capacitor 22.
The resonance preventing action of the capacitor 22 can be obtained.
【0015】上述した抵抗付中継台4は、アースパター
ン2b上において任意の箇所に自由に設けることができ
るため、配線パターンを決定し、作成した後においても
自由度をもって容易に設置することができる。また、基
板1上にアースパターン2の領域を多く取り、例えば、
全面をアースパターン2として、この上に中継台をおい
て回路を構成することもでき、この場合、あるいは前述
の如きアースパターン2上に抵抗付中継台4を設置する
場合も含めてアースの面積を大きく取ることができ、超
高周波帯域まで保証された性能を有するハイブリッドI
Cを作成することができるようになった。Since the above-mentioned relay stand 4 with resistance can be freely provided at an arbitrary position on the ground pattern 2b, it can be easily installed with a degree of freedom even after a wiring pattern is determined and created. . Also, a large area of the ground pattern 2 is formed on the substrate 1 and, for example,
A circuit can also be constructed by placing the relay board on the entire surface as the ground pattern 2, and in this case, or the area of the ground including the case where the relay board 4 with a resistor is installed on the ground pattern 2 as described above. And a hybrid I having a guaranteed performance up to the ultra-high frequency band.
C can now be created.
【0016】次に、図3に示すのは、前記抵抗付中継台
の変形例を示す側面図である。この図に示すように、前
記導通膜6bを基部5底面まで連続して設けてもよい。
これにより、アースパターン2に直接、導通膜6bが接
し、前記ワイヤ11を用いず、この基部5底面部分の導
通膜6bとアースパターン2とを直接、導電性接着剤、
あるいは半田等で固定接続することもでき、上記実施例
と同様の作用、効果を得ることができる。Next, FIG. 3 is a side view showing a modification of the relay board with resistance. As shown in this figure, the conductive film 6b may be provided continuously up to the bottom surface of the base 5.
As a result, the conductive film 6b is in direct contact with the ground pattern 2, and the conductive film 6b on the bottom portion of the base 5 and the ground pattern 2 are directly connected to each other without using the wire 11 by a conductive adhesive.
Alternatively, it can be fixedly connected by solder or the like, and the same operation and effect as those of the above embodiment can be obtained.
【0017】[0017]
【発明の効果】本発明の抵抗付中継台を有するハイブリ
ッドICは、アースパターン上に抵抗体を備えた中継台
を任意に配置して成る構成であるため、配線パターンの
設計、及び作成後に自由度をもって電子部品を配置する
ことができるとともに、この電子部品を配置するための
面積を増加することなく小さな面積で設置でき、容易に
制作することができる効果を有する。The hybrid IC having a relay board with a resistor according to the present invention has a structure in which a relay board provided with a resistor is arbitrarily arranged on a ground pattern. The electronic components can be arranged with a certain degree, and the electronic components can be installed in a small area without increasing the area for arranging the electronic components.
【図1】本発明の抵抗付中継台を有するハイブリッドI
Cを示す斜視図。FIG. 1 shows a hybrid I having a relay board with resistance according to the present invention.
The perspective view showing C.
【図2】同抵抗付中継台部分の側面図。FIG. 2 is a side view of the relay stand portion with the resistor.
【図3】同抵抗付中継台の変形例を示す側面図。FIG. 3 is a side view showing a modification of the relay stand with resistance.
【図4】従来のハイブリッドICを示す斜視図。FIG. 4 is a perspective view showing a conventional hybrid IC.
【図5】別の従来例を示す平面図。FIG. 5 is a plan view showing another conventional example.
1…基板、2配線パターン、2a信号パターン、2bア
ースパターン、4抵抗付中継台、5基部、6a,6b導
通膜、7抵抗膜、11ワイヤ、22コンデンサ。1 ... substrate, 2 wiring patterns, 2a signal pattern, 2b ground pattern, relay board with 4 resistors, 5 bases, 6a and 6b conductive films, 7 resistive films, 11 wires, 22 capacitors.
Claims (1)
密度に実装されるハイブリッドICにおいて、ハイブリ
ッドICを構成する基板(1)上には、所定のアースパ
ターン(2b)が形成され、このアースパターン上にお
いて、前記電子部品が配置される箇所の直下には、基部
(5)の面に沿って薄膜状に導電膜(6a,6b)、及
び抵抗膜(7)が形成された抵抗付中継台(4)が設け
られることを特徴とする抵抗付中継台を有したハイブリ
ッドIC。In a hybrid IC in which electronic circuit elements are mounted at a high density in an ultra-high frequency band, a predetermined ground pattern (2b) is formed on a substrate (1) constituting the hybrid IC. Above, just below the place where the electronic component is arranged, a relay board with a resistor in which a conductive film (6a, 6b) and a resistive film (7) are formed in a thin film along the surface of the base (5) (4) A hybrid IC having a relay board with a resistor, characterized by being provided with (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152179A JP2869943B2 (en) | 1991-05-29 | 1991-05-29 | Hybrid IC with relay board with resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152179A JP2869943B2 (en) | 1991-05-29 | 1991-05-29 | Hybrid IC with relay board with resistance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04352382A JPH04352382A (en) | 1992-12-07 |
| JP2869943B2 true JP2869943B2 (en) | 1999-03-10 |
Family
ID=15534782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3152179A Expired - Lifetime JP2869943B2 (en) | 1991-05-29 | 1991-05-29 | Hybrid IC with relay board with resistance |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869943B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2604138Y2 (en) | 1992-02-28 | 2000-04-17 | アンリツ株式会社 | Hybrid IC using coupling capacitor |
-
1991
- 1991-05-29 JP JP3152179A patent/JP2869943B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2604138Y2 (en) | 1992-02-28 | 2000-04-17 | アンリツ株式会社 | Hybrid IC using coupling capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04352382A (en) | 1992-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| JP3899059B2 (en) | Electronic package having low resistance and high density signal line and method of manufacturing the same | |
| EP0148506B1 (en) | Circuit board | |
| JPH0318112A (en) | Fitting structure for chip type noise filter | |
| JP2869943B2 (en) | Hybrid IC with relay board with resistance | |
| JP2646091B2 (en) | Substrates for electronic components | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JPH0661609A (en) | Circuit board | |
| JPS627109A (en) | Manufacture of network electronic component | |
| JPH07263849A (en) | Printed circuit board | |
| JPH05102621A (en) | Conductive pattern | |
| US7701323B1 (en) | Low profile discrete electronic components and applications of same | |
| JPH0653414A (en) | Microwave integrated circuit | |
| JPH0318110A (en) | Fitting structure for noise filter | |
| JPH065784A (en) | Input protection circuit | |
| JP3071893B2 (en) | Connector with noise filter | |
| JP2863358B2 (en) | Ceramic multilayer substrate | |
| KR900009645Y1 (en) | Printed Wiring Board | |
| JPS5923408Y2 (en) | Composite circuit components | |
| JPH0735413Y2 (en) | Mounting structure for chip electronic components in hybrid integrated circuits | |
| JPH06334316A (en) | Circuit board for mounting chip components | |
| JPH0230843Y2 (en) | ||
| KR900009644Y1 (en) | A planing circuit board for high frequency circuit | |
| JPH10163587A (en) | Printed board | |
| JPH05211380A (en) | Mounting structure of electronic part |