JP2872020B2 - Gamma correction circuit - Google Patents
Gamma correction circuitInfo
- Publication number
- JP2872020B2 JP2872020B2 JP5286000A JP28600093A JP2872020B2 JP 2872020 B2 JP2872020 B2 JP 2872020B2 JP 5286000 A JP5286000 A JP 5286000A JP 28600093 A JP28600093 A JP 28600093A JP 2872020 B2 JP2872020 B2 JP 2872020B2
- Authority
- JP
- Japan
- Prior art keywords
- gamma correction
- amplifier
- correction circuit
- differential amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002131 composite material Substances 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明はガンマ補正回路に関し、
特に液晶テレビジョン受像機に用いられ映像信号を逆ガ
ンマ補正して出力する映像信号補正回路に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gamma correction circuit,
In particular, the present invention relates to a video signal correction circuit used in a liquid crystal television receiver and which performs reverse gamma correction on a video signal and outputs the result.
【0002】[0002]
【従来の技術】CRTの代りに液晶表示装置を用いて画
像表示を行う液晶テレビジョン受像機等においては、C
RTと液晶表示器との特性の相違に基づいてCRTの発
光特性に従ってガンマ補正されたテレビジョン信号等の
映像信号に対して、逆ガンマ補正処理を施し、ガンマ補
正に基づく映像信号の非直線性を元に戻して増幅し、更
に液晶のV―T特性(電圧―透過率特性)に合わせて信
号処理する必要がある。2. Description of the Related Art In a liquid crystal television receiver or the like which displays an image using a liquid crystal display device instead of a CRT, a C
Inverse gamma correction processing is performed on a video signal such as a television signal that has been gamma-corrected according to the light-emitting characteristics of a CRT based on the difference in characteristics between the RT and the liquid crystal display, and the non-linearity of the video signal based on the gamma correction Must be restored and amplified, and further signal processing must be performed in accordance with the VT characteristic (voltage-transmittance characteristic) of the liquid crystal.
【0003】図7はこの種のガンマ補正回路の従来例を
示す図である。このガンマ補正回路は3つの差動増幅器
A〜Cからなっている。差動増幅器Aは差動対トランジ
スタQ11,Q12と、定電流源I11とからなり、ト
ランジスタQ11のコレクタ抵抗R11が設けられてい
る。トランジスタQ12のベースには基準電圧VH が印
加されている。FIG. 7 is a diagram showing a conventional example of this kind of gamma correction circuit. This gamma correction circuit includes three differential amplifiers A to C. The differential amplifier A includes a differential pair of transistors Q11 and Q12 and a constant current source I11, and a collector resistor R11 of the transistor Q11 is provided. The reference voltage VH is applied to the base of the transistor Q12.
【0004】差動増幅器Bは差動対トランジスタQ1
3,Q14と、エミッタ抵抗R12,R13と、定電流
源I12とからなり、トランジスタQ14のベースには
基準電圧VM が印加されている。A differential amplifier B has a differential pair transistor Q1.
3, Q14, emitter resistors R12, R13, and a constant current source I12. A reference voltage VM is applied to the base of the transistor Q14.
【0005】差動増幅器Cは差動対トランジスタQ1
5,Q16と、エミッタ抵抗R14,R15と、定電流
源I13とからなり、トランジスタQ16のベースには
基準電圧VL が印加されている。The differential amplifier C has a differential pair transistor Q1.
5, Q16, emitter resistors R14 and R15, and a constant current source I13. A reference voltage VL is applied to the base of the transistor Q16.
【0006】そして、各トランジスタQ11,Q13,
Q15の各ベースには、入力映像信号VINが共通に印加
されており、これ等各トランジスタのコレクタ出力は負
荷抵抗R11にて共通に導出されることにより回路出力
VOUT となっている。The transistors Q11, Q13,
The input video signal VIN is commonly applied to each base of Q15, and the collector outputs of these transistors are commonly led out by the load resistor R11 to become the circuit output VOUT.
【0007】図8は図7の回路の入出力特性を示す図で
あり、(B)〜(D)は図7の差動増幅器A〜Cの各入
出力特性図であって、(A)はこれ等3つの各入出力特
性を加算合成したものである。よってこの図8(A)に
示す特性が図7のガンマ補正回路の総合的なガンマ補正
特性を示すことになる。従って、入力信号VINの電圧が
VL 〜VH の範囲では、回路出力VOUT には図8(A)
に示す出力電圧が導出され、これが液晶テレビジョン受
像機へ与えられるのである。FIG. 8 is a diagram showing the input / output characteristics of the circuit of FIG. 7, and FIGS. 8B to 8D are the input / output characteristics of the differential amplifiers A to C of FIG. Is the sum of these three input / output characteristics. Therefore, the characteristic shown in FIG. 8A indicates the overall gamma correction characteristic of the gamma correction circuit of FIG. Therefore, when the voltage of the input signal VIN is in the range of VL to VH, the circuit output VOUT is shown in FIG.
Is derived and supplied to the liquid crystal television receiver.
【0008】[0008]
【発明が解決しようとする課題】従来のこの種のガンマ
補正回路では、回路の入出力特性であるガンマ補正特性
が固定的であるので、ガンマ値の調整をする必要がある
場合、これができないという問題がある。In a conventional gamma correction circuit of this kind, since the gamma correction characteristic, which is the input / output characteristic of the circuit, is fixed, it is not possible to adjust the gamma value if it is necessary. There's a problem.
【0009】そこで、本発明はこの様な従来のものの問
題点を解決すべくなされたものであって、その目的とす
るところは、ガンマ補正特性を適宜調整自在なガンマ補
正回路を提供することである。Therefore, the present invention has been made to solve such a problem of the conventional device, and an object of the present invention is to provide a gamma correction circuit capable of appropriately adjusting a gamma correction characteristic. is there.
【0010】[0010]
【課題を解決するための手段】各々が第1および第2の
入力端子を有する第1、第2および第3の差動増幅器を
有し、映像信号を前記第1乃至第3の差動増幅器の前記
第1の入力端子に共通に供給し、低、中、および高レベ
ルの基準電圧を前記第1、第2および第3の差動増幅器
の前記第2の入力端子にそれぞれ供給し、さらに前記第
1乃至第3の差動増幅器の各出力を合成して当該合成信
号を液晶表示器に供給するように構成したガンマ補正回
路において、少なくとも前記第2の差動増幅器に対しこ
の増幅器を構成するトランジスタのエミッタ間の合成イ
ンピーダンスを変更する第1の手段を設け、この第1の
手段による前記合成インピーダンスの変更によって、前
記映像信号に対する前記合成信号のうちの前記第2の差
動増幅器の出力が支配的となる部分の波形を変更できる
ように構成したことを特徴とする。 SUMMARY OF THE INVENTION Each of a first and a second
First, second and third differential amplifiers having input terminals
Having the video signal of the first to third differential amplifiers.
Commonly supplied to the first input terminal, low, medium, and high level
The first, second and third differential amplifiers
Respectively supplied to the second input terminals of
The respective outputs of the first to third differential amplifiers are combined and the combined signal is
Gamma correction circuit configured to supply the signal to the LCD
Path, at least to the second differential amplifier.
Between the emitters of the transistors that make up the amplifier
A first means for changing the impedance.
Means by changing the combined impedance by means
The second difference of the composite signal with respect to the video signal
Can change the waveform of the part where the output of the dynamic amplifier becomes dominant
It is characterized by having such a configuration.
【0011】本発明による他のガンマ補正回路は、前記
差動増幅器の少なくとも2つに夫々差動対トランジスタ
のエミッタ間に外部制御信号に応じてオンオフ動作する
スイッチング素子と抵抗素子との直列回路を複数組並列
に挿入し、これ等2つの差動増幅器の活性化を制御する
制御手段を更に含むことを特徴とする。In another gamma correction circuit according to the present invention, at least two of the differential amplifiers are turned on / off in response to an external control signal between the emitters of a differential pair transistor. And a control means for controlling the activation of these two differential amplifiers by inserting a plurality of series circuits in parallel.
【0012】[0012]
【実施例】以下に図面を用いて本発明の実施例について
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0013】図1は本発明の一実施例の回路図であり、
図7と同等部分は同一符号により示している。図7の回
路と異なる部分について述べると、差動増幅器Bの利得
が変化自在に構成されている点である。FIG. 1 is a circuit diagram of one embodiment of the present invention.
7 are denoted by the same reference numerals. The difference from the circuit of FIG. 7 is that the gain of the differential amplifier B is configured to be variable.
【0014】すなわち、差動対トランジスタQ13,Q
14のエミッタ間に、利得を決定するための抵抗R1
6,R17が挿入されており、この抵抗R16,R17
の接続状態を制御すべく、これ等各抵抗R16,R17
に直列にNチャネルMOSトランジスタM11,M12
が接続されている。That is, the differential pair transistors Q13, Q
A resistor R1 for determining gain between the 14 emitters
6, R17 are inserted, and these resistors R16, R17
In order to control the connection state of these resistors, these resistors R16, R17
N-channel MOS transistors M11, M12
Is connected.
【0015】そして、各MOSトランジスタM11,M
12のゲート制御信号としてVG11,VG12 が設けられ
ており、これ等制御信号VG11 ,VG12 に応じてトラン
ジスタM11,M12がオンオフ制御される。よって抵
抗R16,R17の回路接続のオンオフが行われ、結果
として差動増幅器Bの利得が変化自在となるのである。Then, each MOS transistor M11, M
Twelve gate control signals VG11 and VG12 are provided, and the transistors M11 and M12 are turned on / off in accordance with the control signals VG11 and VG12. Therefore, the circuit connection of the resistors R16 and R17 is turned on and off, and as a result, the gain of the differential amplifier B becomes variable.
【0016】図2は図1の差動増幅器Bの一般的表記を
行ったものであり、抵抗RXi(i=1〜n)とスイッ
チング用MOSトランジスタMXiとの直列回路が、差
動対トランジスタQ71,Q72のエミッタ間にn組並
列接続されている。尚、Iは定電流源,RCはコレクタ
負荷抵抗,RE1 ,RE2 はエミッタ抵抗,VREF は基
準電圧を夫々示している。FIG. 2 shows a general notation of the differential amplifier B shown in FIG. 1. In FIG. 2, a series circuit of a resistor RXi (i = 1 to n) and a switching MOS transistor MXi forms a differential pair transistor Q71. , Q72 are connected in parallel in n sets. Here, I is a constant current source, RC is a collector load resistance, RE1 and RE2 are emitter resistances, and VREF is a reference voltage.
【0017】トランジスタMXiのオン抵抗R0は直列
抵抗RXiに比し著しく小となるように、トランジスタ
MXiのゲートサイズ(W/L)を大とする。従って、
この差動増幅器の利得のうち最小利得Gmin は、全ての
トランジスタMX1 〜MXnがオフしている場合であ
り、 Gmin =Rc/{r0+(RE1 +RE2 )+R0} となる。尚、r0はNPNトランジスタQ71,Q72
のインピーダンスである。The gate size (W / L) of the transistor MXi is increased so that the on-resistance R0 of the transistor MXi is significantly smaller than the series resistance RXi. Therefore,
The minimum gain Gmin of the gain of this differential amplifier is when all the transistors MX1 to MXn are off, and Gmin = Rc / {r0 + (RE1 + RE2) + R0}. Note that r0 is the NPN transistor Q71, Q72
Is the impedance of
【0018】上式において、RE1 とRE2 とがR0,
r0に比して大きいと、 Gmin =Rc/(RE1 +RE2 ) となる。In the above equation, RE1 and RE2 are R0,
If it is larger than r0, then Gmin = Rc / (RE1 + RE2).
【0019】また、全てのトランジスタMX1 〜MXn
がオンした場合の利得は最大となり、 Gmax =Rc/{(RE1 +RE2 )‖RX1 ‖……‖
RXn } となる。尚、‖は並列であることを示す。Further, all the transistors MX1 to MXn
Becomes maximum, Gmax = Rc / {(RE1 + RE2)} RX1
RXn}. Note that ‖ indicates parallel.
【0020】従って、トランジスタMX1 〜MXn のう
ち1つまたは複数個を適当にオン制御することにより、
利得がGmin 〜Gmax の間で適宜選定可能となり、図3
(A)に示す様に入出力特性が変化自在となる。もっと
も、抵抗RXi の各値も適当に設定されるものとする。Therefore, by appropriately turning on one or more of the transistors MX1 to MXn,
The gain can be appropriately selected between Gmin and Gmax.
As shown in (A), the input / output characteristics can be changed freely. However, each value of the resistor RXi is also set appropriately.
【0021】この図2に示した回路を図1のガンマ補正
回路を構成する差動増幅器Bに適用するようにしたのが
本発明の一実施例であり、図1ではn=2の場合を示し
ており、図3(B)に示す入出力特性となる。In the embodiment of the present invention, the circuit shown in FIG. 2 is applied to the differential amplifier B constituting the gamma correction circuit shown in FIG. 1. In FIG. And the input / output characteristics shown in FIG.
【0022】図4は本発明の他の実施例の回路図であ
り、図1と同等部分は同一符号にて示す。図4において
は、3つの差動増幅器のうち2つの差動増幅器B,Cを
可変利得構造としており、共にn=2である場合を示し
ているが、nは3以上であっても良いことは明らかであ
る。FIG. 4 is a circuit diagram of another embodiment of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals. FIG. 4 shows a case where two of the three differential amplifiers B and C have a variable gain structure and both have n = 2, but n may be 3 or more. Is clear.
【0023】図5に図4の回路の入出力特性の変化例を
示す。FIG. 5 shows an example of changes in the input / output characteristics of the circuit of FIG.
【0024】図6は本発明の別の実施例を示す回路図で
あり、図1と同等部分は同一符号にて示している。本例
では、図1に示した差動増幅器B(可変利得構造のも
の)を2個(B1,B2で示す)並列に接続したもので
あり、これ等2つの差動増幅器B1,B2をスイッチS
W1 ,SW2 により活性制御自在とした構成である。FIG. 6 is a circuit diagram showing another embodiment of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals. In this example, two differential amplifiers B (of a variable gain structure) shown in FIG. 1 are connected in parallel (indicated by B1 and B2), and these two differential amplifiers B1 and B2 are connected to a switch. S
The configuration is such that the activity can be freely controlled by W1 and SW2.
【0025】スイッチSW1 ,SW2 のオンオフの組合
せにより、4通りの回路構成の選択が可能であり、更に
トランジスタM110 ,M120 ,M111 ,M121 のオンオ
フ選択が可能となって、多種のガンマ補正特性が得られ
る。The combination of the on / off states of the switches SW1 and SW2 allows four types of circuit configurations to be selected, and further allows the transistors M110, M120, M111 and M121 to be turned on / off, thereby obtaining various gamma correction characteristics. Can be
【0026】[0026]
【発明の効果】叙上の如く、本発明によれば、差動対ト
ランジスタのエミッタ間に、スイッチング素子と抵抗と
の直列回路を複数組並列に設け、これ等スイッチング素
子のオンオフを外部より制御することによって、多くの
ガンマ補正特性が得られるので、個々のLCDに適した
補正特性を得ることが可能となり、高画質のLCD表示
が可能となるという効果がある。As described above, according to the present invention, a plurality of series circuits of a switching element and a resistor are provided in parallel between the emitters of a differential pair transistor, and the on / off of these switching elements is externally controlled. By doing so, many gamma correction characteristics can be obtained, so that it is possible to obtain correction characteristics suitable for each LCD, and it is possible to achieve high quality LCD display.
【0027】また、製造時の抵抗値のバラツキに起因し
て設計どおりの補正特性が得られない場合でも、スイッ
チングトランジスタのオンオフ制御により設計どおりの
特性が得られるという効果もある。Further, even when a correction characteristic as designed cannot be obtained due to a variation in resistance value at the time of manufacturing, there is an effect that the characteristic as designed can be obtained by ON / OFF control of the switching transistor.
【図1】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of the present invention.
【図2】図1の回路の一部を一般的に示した図である。FIG. 2 is a diagram generally showing a part of the circuit of FIG. 1;
【図3】(A)は図2の回路の入出力特性の変化例を示
す図、(B)は図1の回路の入出力特性の変化例を示す
図である。3A is a diagram illustrating an example of a change in input / output characteristics of the circuit in FIG. 2; FIG. 3B is a diagram illustrating an example of a change in input / output characteristics of the circuit in FIG. 1;
【図4】本発明の他の実施例の回路図である。FIG. 4 is a circuit diagram of another embodiment of the present invention.
【図5】図4の回路の入出力特性の変化例を示す図であ
る。5 is a diagram illustrating an example of a change in input / output characteristics of the circuit of FIG.
【図6】本発明の別の実施例の回路図である。FIG. 6 is a circuit diagram of another embodiment of the present invention.
【図7】従来のガンマ補正回路を示す図である。FIG. 7 is a diagram showing a conventional gamma correction circuit.
【図8】(A)〜(D)は図7の回路の入出力特性例を
示す図である。FIGS. 8A to 8D are diagrams illustrating examples of input / output characteristics of the circuit of FIG. 7;
A〜C 差動増幅器 Q11〜Q16 NPNトランジスタ M11〜M14 NMOSトランジスタ R11〜R19 抵抗 I11〜I13 定電流源 VG11 〜VG14 外部制御信号 AC differential amplifier Q11 to Q16 NPN transistor M11 to M14 NMOS transistor R11 to R19 Resistance I11 to I13 Constant current source VG11 to VG14 External control signal
Claims (3)
第1、第2および第3の差動増幅器を有し、映像信号を
前記第1乃至第3の差動増幅器の前記第1の入力端子に
共通に供給し、低、中、および高レベルの基準電圧を前
記第1、第2および第3の差動増幅器の前記第2の入力
端子にそれぞれ供給し、さらに前記第1乃至第3の差動
増幅器の各出力を合成して当該合成信号を液晶表示器に
供給するように構成したガンマ補正回路において、少な
くとも前記第2の差動増幅器に対しこの増幅器を構成す
るトランジスタのエミッタ間の合成インピーダンスを変
更する第1の手段を設け、この第1の手段による前記合
成インピーダンスの変更によって、前記映像信号に対す
る前記合成信号のうちの前記第2の差動増幅器の出力が
支配的となる部分の波形を変更できるように構成したこ
とを特徴とするガンマ補正回路。 1. Each having first and second input terminals.
A first differential amplifier, a second differential amplifier, and a third differential amplifier.
To the first input terminal of the first to third differential amplifiers
Supply common and precede low, medium, and high level reference voltages
The second input of the first, second and third differential amplifiers;
And the first to third differentials
The outputs of the amplifier are combined and the combined signal is sent to the LCD
In a gamma correction circuit configured to supply
At least this amplifier is constituted for the second differential amplifier.
Changes the combined impedance between the emitters of the
A first means for changing the position of the first means.
The impedance of the video signal is
The output of the second differential amplifier of the combined signal
It is configured so that the waveform of the dominant part can be changed.
And a gamma correction circuit.
構成するトランジスタのエミッタ間の合成インピーダン
スを変更する第2の手段をさらに設け、この第2の手段
により前記映像信号に対する前記合成信号のうちの前記
第3の差動増幅器の出力が支配的となる部分の波形をさ
らに変更できるように構成されていることを特徴とする
請求項1記載のガンマ補正回路。 2. An amplifier according to claim 3, wherein said amplifier is
Composite impedance between emitters of constituent transistors
A second means for changing the data, the second means
By the of the composite signal for the video signal
The waveform where the output of the third differential amplifier is dominant is
It is configured so that it can be changed further
The gamma correction circuit according to claim 1.
ッチの直列回路でなる複数の回路を前記第2の差動増幅
器を構成するトランジスタのエミッタ間に設けて構成さ
れており、前記複数の回路における前記スイッチが選択
的に導通状態とされることを特徴とする請求項1記載の
ガンマ補正回路。 3. The first means comprises a resistor and a switch, respectively.
A plurality of circuits comprising a series circuit of
Between the emitters of the transistors that make up the
And the switches in the plurality of circuits are selected.
2. The method according to claim 1, wherein the conductive state is established.
Gamma correction circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286000A JP2872020B2 (en) | 1993-10-20 | 1993-10-20 | Gamma correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286000A JP2872020B2 (en) | 1993-10-20 | 1993-10-20 | Gamma correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07123298A JPH07123298A (en) | 1995-05-12 |
| JP2872020B2 true JP2872020B2 (en) | 1999-03-17 |
Family
ID=17698714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5286000A Expired - Fee Related JP2872020B2 (en) | 1993-10-20 | 1993-10-20 | Gamma correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2872020B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0491570A (en) * | 1990-08-07 | 1992-03-25 | Canon Inc | Gamma correction circuit |
| JPH04196770A (en) * | 1990-11-27 | 1992-07-16 | Matsushita Electric Ind Co Ltd | Gamma correction circuit |
-
1993
- 1993-10-20 JP JP5286000A patent/JP2872020B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123298A (en) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3558959B2 (en) | Temperature detection circuit and liquid crystal driving device using the same | |
| JP4103468B2 (en) | Differential circuit, amplifier circuit, and display device using the amplifier circuit | |
| JP3007431B2 (en) | Balanced microhorn preamplifier in CMOS technology. | |
| JPH08102628A (en) | Differential amplifier circuit | |
| US7336130B2 (en) | Attenuator, variable gain amplifier using the same, and electronic equipment | |
| US20090128217A1 (en) | Switching circuit | |
| JP2872020B2 (en) | Gamma correction circuit | |
| EP0661804B1 (en) | Volume controller | |
| US6831518B2 (en) | Current steering circuit for amplifier | |
| JP2713193B2 (en) | γ correction circuit | |
| US5157347A (en) | Switching bridge amplifier | |
| JP2740211B2 (en) | Video signal correction circuit | |
| JPH07105899B2 (en) | Digital video signal processor | |
| US5818300A (en) | Variable gain amplifier circuit with reduced power requirements | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| JP2908298B2 (en) | Variable gain amplifier | |
| US6278324B1 (en) | Analog amplifier with monotonic transfer function | |
| JPH10303656A (en) | Analog signal selection circuit | |
| JP2914738B2 (en) | D / A conversion circuit | |
| JP2003229736A (en) | Gain control circuit and electron volume circuit | |
| US6882183B2 (en) | Multi-level output circuit | |
| JP3310609B2 (en) | Gamma correction circuit | |
| JPH0510457Y2 (en) | ||
| JPH06118895A (en) | Video signal processing circuit of display device and liquid crystal display device using the same | |
| JPH09205366A (en) | Digital processing circuit with gain controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960820 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |