JP2878606B2 - D / A conversion circuit - Google Patents
D / A conversion circuitInfo
- Publication number
- JP2878606B2 JP2878606B2 JP18503094A JP18503094A JP2878606B2 JP 2878606 B2 JP2878606 B2 JP 2878606B2 JP 18503094 A JP18503094 A JP 18503094A JP 18503094 A JP18503094 A JP 18503094A JP 2878606 B2 JP2878606 B2 JP 2878606B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- resistor
- circuit
- resistors
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は重み付きインピーダン
スを用いたD/A変換回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a D / A conversion circuit using a weighted impedance.
【0002】[0002]
【従来の技術】図8は例えば特開平4―150229号
公報に示された従来の重み付きインピーダンスを用いた
D/A変換回路である。図において、1及び2は入力端
子、3及び4は出力端子、5〜7及び8〜10は抵抗、
11〜13は抵抗5〜7の両端をショートさせるか否か
を制御するためのb接点(常閉接点)を有するスイッチ
(b接点スイッチ)、14〜16は抵抗8〜10の両端
をショートさせるか否かを制御するためのa接点(常開
接点)を有するスイッチ(a接点スイッチ)であり、上
記抵抗5〜7とスイッチ11〜13とで回路#1を、上
記抵抗8〜10とスイッチ14〜16とで回路#2を構
成している。32、19、20はスイッチ11〜16の
オン、オフを制御するスイッチドライバ、21はスイッ
チドライバ32、19、20に制御信号29〜31を出
力する制御回路である。2. Description of the Related Art FIG. 8 shows a conventional D / A conversion circuit using a weighted impedance disclosed in Japanese Patent Application Laid-Open No. 4-150229. In the figure, 1 and 2 are input terminals, 3 and 4 are output terminals, 5 to 7 and 8 to 10 are resistors,
Switches 11 to 13 each have a b-contact (normally closed contact) for controlling whether or not both ends of the resistors 5 to 7 are short-circuited.
(B contact switch) 14 to 16 are a contacts (normally open) for controlling whether or not both ends of the resistors 8 to 10 are short-circuited.
A switch (a contact switch) having a contact (a contact) , a circuit # 1 is configured by the resistors 5 to 7 and the switches 11 to 13, and a circuit # 2 is configured by the resistors 8 to 10 and the switches 14 to 16 . Reference numerals 32, 19, and 20 denote switch drivers that control on / off of the switches 11 to 16, and reference numeral 21 denotes a control circuit that outputs control signals 29 to 31 to the switch drivers 32, 19, and 20.
【0003】次に動作について説明する。先ず、制御回
路21より制御信号29〜31が出力される。その信号
がスイッチドライバ32、19、20に入力されると、
スイッチドライバ32はスイッチ11、14のオン、オ
フを、スイッチドライバ19はスイッチ12、15のオ
ン、オフを、またスイッチドライバ20はスイッチ1
3、16のオン、オフを制御する。ここで、スイッチ1
1〜13はb接点スイッチであり、スイッチ14〜16
はa接点スイッチであるため、抵抗5と抵抗8、抵抗6
と抵抗9、抵抗7と抵抗10の一方のみの抵抗の両端が
ショートされる。このようにして、回路#1と回路#2
の抵抗値を変化させることにより、入力端子1と2の間
の電圧を8通りの値に分圧した電圧が出力端子3と4と
の間に得られる。Next, the operation will be described. First, control signals 29 to 31 are output from the control circuit 21. When the signal is input to the switch drivers 32, 19, and 20,
The switch driver 32 turns on and off the switches 11 and 14, the switch driver 19 turns on and off the switches 12 and 15, and the switch driver 20 turns on and off the switch 1.
On and off of 3, 16 are controlled. Here, switch 1
1 to 13 are b-contact switches, and switches 14 to 16
Is an a contact switch, so that the resistors 5 and 8 and the resistor 6
And both ends of the resistor 9 and only one of the resistors 7 and 10 are short-circuited. Thus, the circuit # 1 and the circuit # 2
, A voltage obtained by dividing the voltage between the input terminals 1 and 2 into eight values is obtained between the output terminals 3 and 4.
【0004】[0004]
【発明が解決しようとする課題】以上のような従来の回
路では、スイッチのばらつきによって一瞬全てのスイッ
チがオンになってしまい、入力端子1と入力端子2の間
が短絡し、過電流が流れることにより、抵抗やスイッチ
が破損してしまう可能性がある。例えば、制御信号29
〜31が「L、L、L」から「H、H、H」へ変化した
とき、回路#1の全てのスイッチの復帰時間が回路#2
の全てのスイッチの復帰時間より速ければ、入力端子1
と2の間が短絡してしまう。また、制御信号29〜31
が「H、H、H」から「L、L、L」へ変化したとき、
回路#2の全てのスイッチの動作時間が回路#1の全て
のスイッチの動作時間よりも速ければ、入力端子1と2
の間が短絡してしまうという問題があった。In the conventional circuit as described above, all the switches are momentarily turned on due to the variation of the switches, so that the input terminals 1 and 2 are short-circuited and an overcurrent flows. As a result, the resistor and the switch may be damaged. For example, the control signal 29
To 31 change from "L, L, L" to "H, H, H", the return time of all switches of the circuit # 1 is changed to the circuit # 2.
If it is faster than the reset time of all switches, input terminal 1
And 2 are short-circuited. Also, control signals 29 to 31
Changes from “H, H, H” to “L, L, L”,
If the operation time of all the switches of the circuit # 2 is faster than the operation time of all the switches of the circuit # 1, the input terminals 1 and 2
There is a problem that short circuit occurs between the two.
【0005】この発明は、上記のような問題点を解消す
るためになされたものであり、入力端子1と2との間
に、両端がショートされていない抵抗を常に存在させる
ことにより、入力端子1と2との間の短絡によるスイッ
チや抵抗の破損を防ぎ、重み付きインピーダンスを用い
たD/A変換回路の信頼性を向上させることを目的とし
ている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and by providing a resistor between the input terminals 1 and 2 that is not short-circuited at both ends, the input terminal An object of the present invention is to prevent a switch or a resistor from being damaged due to a short circuit between 1 and 2, and to improve the reliability of a D / A conversion circuit using a weighted impedance.
【0006】[0006]
【課題を解決するための手段】この発明に係るD/A変
換回路は、第1の入力端子と第1の出力端子との間に接
続され、重みを持った抵抗をn個直列に接続してなる第
1の抵抗群、上記第1の出力端子と第2の入力端子との
間に接続され、上記第1の抵抗群と同様に構成された第
2の抵抗群、上記第1の抵抗群の各々の抵抗に並列に接
続されたb接点を有する第1のスイッチ、上記第2の抵
抗群の各々の抵抗に並列に接続されたa接点を有する第
2のスイッチ、上記第1または第2のスイッチのいずれ
か一方を 閉、他方を開にすることによりいずれか一方の
抵抗の両端をショートさせるように制御するスイッチド
ライバ、上記各抵抗の両端が全て同時にショートされる
ことを防止する保護手段を備え、上記第1と第2の入力
端子間の電圧を上記抵抗により分圧した電位を、上記第
1の出力端子と、上記第2の入力端子と同じ電位を持つ
第2の出力端子との間に出力するよう構成したものであ
る。A D / A conversion circuit according to the present invention has a connection between a first input terminal and a first output terminal.
Connected by connecting n weighted resistors in series.
1 resistor group, the first output terminal and the second input terminal.
Between the first resistor group and the second resistor group.
2 and a resistor group connected in parallel to each resistor of the first resistor group.
A first switch having a continuous b-contact,
A having an a-contact connected in parallel with each resistor of the resistor group
2 switch, any of the above first or second switch
By closing one and opening the other
Switched to control to short both ends of the resistor
Driver, both ends of the above resistors are all short-circuited at the same time
Protection means for preventing the first and second inputs
The potential obtained by dividing the voltage between terminals by the resistor is
1 output terminal and the same potential as the second input terminal.
It is configured to output between the second output terminal .
【0007】また、上記保護手段を、第1の抵抗群の内
の一つの抵抗に接続された第1のスイッチと、その抵抗
に対応する第2の抵抗群の内の一つの抵抗に接続された
第2のスイッチとを、2対の接点を有するスイッチで構
成したものである。Further, the protection means is connected to a first switch connected to one resistor of the first resistor group and one resistor of a second resistor group corresponding to the resistor. and a second switch, in which have configured <br/> in switch having contacts of two pairs.
【0008】また、上記保護手段を、スイッチを制御す
る信号が変化したとき、第1の抵抗群の内の一つの抵抗
に接続されたb接点スイッチのオフの開始からオフの終
了時間内に、その抵抗に対応する第2の抵抗群の内の一
つの抵抗に接続されたa接点スイッチのオンの時間を収
める遅延回路で構成したものである。The protection means may be configured such that when the signal for controlling the switch changes, the b-contact switch connected to one of the first resistor group is turned off within the off-time, and The delay circuit includes an ON time of an a-contact switch connected to one of the second resistor group corresponding to the resistor.
【0009】また、保護手段を、スイッチを制御する信
号が変化したとき、第1の抵抗群の内の一つの抵抗に接
続されたb接点スイッチのオフの開始からオフの終了時
間内に、その抵抗に対応する第2の抵抗群の内の一つの
抵抗に接続されたa接点スイッチのオンの時間を収める
制御を行うマイクロプロセッサ装置(MPU)で構成し
たものである。Further, when the signal for controlling the switch is changed, the protection means is provided within the time from the start of turning off the b-contact switch connected to one of the first resistors to the end of turning off. A microprocessor unit (MPU) for controlling the ON time of the a-contact switch connected to one of the second group of resistors corresponding to the resistors.
【0010】さらにまた、D/A変換回路に電源断が発
生したときの保護手段として、第1の抵抗群の内の一つ
の抵抗に接続されたb接点スイッチのオンへの復帰時間
より、第2の抵抗群の内の一つの抵抗に接続されたa接
点スイッチのオフへの復帰時間を速くする電圧低下検出
回路を設けたものである。Further, as a protection means in the event of a power failure in the D / A conversion circuit, the time required for the b-contact switch connected to one of the first resistors to return to the on-state is determined by the return time. A voltage drop detection circuit is provided for shortening the time required for the a-contact switch connected to one of the two resistors to return to the off state.
【0011】[0011]
【作用】この発明におけるD/A変換回路は、スイッチ
の動作時間や復帰時間を制御することによって、スイッ
チの制御信号の変化や、電源断の発生時にも抵抗群の中
に必ず両端がショートされない抵抗が存在するようにす
ることにより、入力端子間が短絡して大電流によるスイ
ッチや抵抗の損傷するのを防止する。The D / A conversion circuit according to the present invention controls the operation time and the recovery time of the switch, so that both ends are not necessarily short-circuited in the resistor group even when the control signal of the switch changes or the power is cut off. The presence of the resistor prevents the input terminals from being short-circuited and the switch and the resistor from being damaged by a large current.
【0012】[0012]
実施例1. 図1はこの発明の実施例を示すもので、図において、3
3は2対の接点を有し、1対が他方のバック接点となっ
ているいわゆる2c接点スイッチであり、その内の一つ
のc接点は抵抗5と並列に接続されており、残りの一つ
のc接点は抵抗8と並列に接続されている。図2は抵抗
5、抵抗8と2c接点スイッチ33との接続を示してい
る。その他の構成は図8に示す従来装置と同じである。
2c接点スイッチ33は、二つのc接点を一つのコイル
によって制御しているため、二つのc接点は同時にオ
ン、オフする。そこで、抵抗5と抵抗8を図2のよう
に、片方の抵抗の両端がショートされているときはもう
一方の抵抗の両端はショートされないように2c接点ス
イッチ33に接続すると、抵抗5と抵抗8は同時にショ
ートされることはなく、入力端子1と2の間の短絡を防
ぐことができ、信頼性の高いD/A変換回路を得ること
ができる。Embodiment 1 FIG. FIG. 1 shows an embodiment of the present invention.
Reference numeral 3 denotes a so-called 2c contact switch having two pairs of contacts and one pair serving as the other back contact. One of the c contacts is connected in parallel with the resistor 5 and the other one is connected. The c contact is connected in parallel with the resistor 8. FIG. 2 shows the connection between the resistors 5 and 8 and the 2c contact switch 33. Other configurations are the same as those of the conventional device shown in FIG.
Since the 2c contact switch 33 controls two c contacts by one coil, the two c contacts are turned on and off at the same time. Therefore, as shown in FIG. 2, when the resistors 5 and 8 are connected to the 2c contact switch 33 such that when both ends of one resistor are short-circuited, both ends of the other resistor are not short-circuited. Are not simultaneously short-circuited, a short circuit between the input terminals 1 and 2 can be prevented, and a highly reliable D / A conversion circuit can be obtained.
【0013】 実施例2. 図3はさらに信頼性を高めるために、抵抗5と抵抗8に
接続されているスイッチの一方が完全にオフしてからも
う一方のスイッチをオンさせるための保護回路を備えた
重み付きインピーダンスを用いた3ビットD/A変換回
路の例である。図において、22は保護回路で、制御信
号29を遅延させるための遅延回路23と、この遅延回
路23からの出力の鈍りを修正するためのシュミット付
きインバータ24と、二つのインバータ25、26と、
スイッチドライバ18への入力信号を生成するAND回
路27と、スイッチドライバ17への入力信号を生成す
るNAND回路28とから構成されている。その他の構
成は図8と同じである。Embodiment 2 FIG. 3 uses a weighted impedance provided with a protection circuit for turning on one of the switches connected to the resistors 5 and 8 completely and then turning on the other switch to further increase the reliability. This is an example of a 3-bit D / A conversion circuit. In the figure, a protection circuit 22 is a delay circuit 23 for delaying a control signal 29, an inverter 24 with a Schmitt for correcting a dull output from the delay circuit 23, and two inverters 25 and 26;
The circuit includes an AND circuit 27 that generates an input signal to the switch driver 18 and a NAND circuit 28 that generates an input signal to the switch driver 17. Other configurations are the same as those in FIG.
【0014】図4に示すように、先ず、制御信号29が
出力される。制御信号29が「L」から「H」に変化し
た場合、インバータ26を介してNAND回路28の少
なくとも一方の入力が「L」になり、スイッチドライバ
17に「H」が入力され、b接点スイッチ11はオフす
る。また、制御信号29は遅延回路23によって遅延
し、シュミット付きインバータ24によって整形され、
インバータ25を介してAND回路27に入力される。
AND回路27のもう一方の入力は既に「H」となって
いるため、AND回路27は「H」を出力し、スイッチ
ドライバ18に「H」が入力され、a接点スイッチ14
は(時間34だけ遅れて)オンする。このようにして、
a接点スイッチ14の動作時間はb接点スイッチ11の
動作時間より遅くなる。As shown in FIG. 4, first, a control signal 29 is output. When the control signal 29 changes from "L" to "H", at least one input of the NAND circuit 28 becomes "L" via the inverter 26, "H" is input to the switch driver 17, and the b-contact switch 11 turns off. The control signal 29 is delayed by the delay circuit 23 and shaped by the Schmitt-equipped inverter 24.
The signal is input to the AND circuit 27 via the inverter 25.
Since the other input of the AND circuit 27 is already "H", the AND circuit 27 outputs "H", "H" is input to the switch driver 18, and the a-contact switch 14
Turns on (later by time 34). In this way,
The operation time of the a-contact switch 14 is later than the operation time of the b-contact switch 11.
【0015】次に、制御信号29が「H」から「L」に
変化した場合、AND回路27の一方の入力が「L」と
なり、スイッチドライバ18に「L」が入力され、スイ
ッチ14はオフする。また、制御信号29は遅延回路2
3によって遅延し、シュミット付きインバータ24によ
って整形、反転され、NAND回路28に「H」が入力
される。NAND回路28のもう一方の入力は、既にイ
ンバータ26を介して「H」となっているため、NAN
D回路28は「L」を出力し、スイッチドライバ17に
「L」が入力され、スイッチ11は(時間35だけ遅れ
て)オンする。このようにして、b接点の復帰時間はa
接点の復帰時間より遅くなる。以上より、制御信号29
とa接点スイッチ14の動作とb接点スイッチ11の動
作のタイミングは図4のようになる。よって、抵抗5と
抵抗8が同時にショートされることはなく、入力端子1
と2との間の短絡を防ぐことができる。Next, when the control signal 29 changes from "H" to "L", one input of the AND circuit 27 becomes "L", "L" is input to the switch driver 18, and the switch 14 is turned off. I do. Further, the control signal 29 is the delay circuit 2
3, the signal is shaped and inverted by the Schmitt-equipped inverter 24, and “H” is input to the NAND circuit 28. Since the other input of the NAND circuit 28 is already at “H” via the inverter 26,
The D circuit 28 outputs "L", "L" is input to the switch driver 17, and the switch 11 is turned on (with a delay of time 35). Thus, the return time of the contact b is a
It is slower than the contact recovery time. From the above, the control signal 29
The timing of the operation of the contact switch 14 and the operation of the contact switch 11 are as shown in FIG. Therefore, the resistor 5 and the resistor 8 are not short-circuited at the same time, and the input terminal 1
2 can be prevented.
【0016】 実施例3. 図5は電圧低下検出回路による保護回路を備えた重み付
きインピーダンス3ビットD/A変換回路である。図8
に示す従来の重み付きインピーダンスを用いたD/A変
換回路では、b接点スイッチ11〜13がオフの状態
で、a接点スイッチ14〜16がオンの状態であるとき
に、電源断が起こると、全てのb接点スイッチの復帰時
間が全てのa接点スイッチの復帰時間より速ければ、入
力端子1と2との間が短絡してしまう。この実施例3で
は上記の不都合をなくすために電圧低下検出回路37と
AND回路38とからなる保護回路36を設けたもの
で、電源断が起これば電圧低下検出回路37が、スイッ
チ駆動電圧の低下によりスイッチが復帰するより前に電
圧低下を検出し、「L」を出力し、AND回路38に
「L」が入力され、スイッチドライバ18に「L」が入
力され、a接点スイッチ14がオフする。このように、
保護回路36を設けることによって電源断時にb接点ス
イッチ11〜13が復帰する前にa接点スイッチ14が
復帰することから、入力端子1と2間の短絡を防ぐこと
ができる。Embodiment 3 FIG. 5 shows a weighted impedance 3-bit D / A conversion circuit provided with a protection circuit using a voltage drop detection circuit. FIG.
In the conventional D / A conversion circuit using the weighted impedance shown in FIG. 1, when power is cut off when the b contact switches 11 to 13 are off and the a contact switches 14 to 16 are on, If the return time of all the b-contact switches is faster than the return time of all the a-contact switches, the input terminals 1 and 2 are short-circuited. In the third embodiment, a protection circuit 36 including a voltage drop detection circuit 37 and an AND circuit 38 is provided in order to eliminate the above-mentioned inconvenience. A voltage drop is detected before the switch returns due to the drop, and "L" is output. "L" is input to the AND circuit 38, "L" is input to the switch driver 18, and the a-contact switch 14 is turned off. I do. in this way,
By providing the protection circuit 36, the a-contact switch 14 returns before the b-contact switches 11 to 13 return when the power is turned off, so that a short circuit between the input terminals 1 and 2 can be prevented.
【0017】実施例4.図6はソフトウェアにより保護
を行う重み付きインピーダンスを用いた3ビットD/A
変換回路の例であり、図7はMPU39で行うソフトウ
ェア処理のフローチャートである。図6において、制御
信号29が「L」から「H」に変化したとき、OR回路
40の一方の入力が「H」となり、スイッチドライバ1
7に「H」が入力されるため、b接点スイッチ11はオ
フする。一方、AND回路41のもう一方の入力信号
は、図7のフローチャートに従って遅延され、n秒後に
「H」が入力される。AND回路41のもう一方の入力
は既に「H」となっているため、AND回路41は
「H」を出力し、スイッチドライバ18に「H」が入力
されるため、a接点スイッチ14はオンする。ここで、
b接点スイッチ11の動作時間をn秒より小に設定すれ
ば、必ずb接点スイッチ11がオフしてからa接点スイ
ッチ14がオンする。Embodiment 4 FIG. FIG. 6 shows a 3-bit D / A using weighted impedance protected by software.
FIG. 7 is a flowchart of software processing performed by the MPU 39, which is an example of a conversion circuit. In FIG. 6, when the control signal 29 changes from “L” to “H”, one input of the OR circuit 40 becomes “H” and the switch driver 1
Since “H” is input to 7, the b-contact switch 11 is turned off. On the other hand, the other input signal of the AND circuit 41 is delayed according to the flowchart of FIG. 7, and “H” is input after n seconds. Since the other input of the AND circuit 41 is already at “H”, the AND circuit 41 outputs “H”, and “H” is input to the switch driver 18, so that the a-contact switch 14 is turned on. . here,
If the operating time of the b-contact switch 11 is set to be shorter than n seconds, the b-contact switch 11 is always turned off and then the a-contact switch 14 is turned on.
【0018】また、制御信号29が「H」から「L」に
変化したとき、AND回路41の一方の入力が「L」と
なり、スイッチドライバ18に「L」が入力されるた
め、a接点スイッチ14はオフする。一方、OR回路4
0の一方の入力には、図7のフローチャートに従ってm
秒後に「L」が入力され、他方の入力には既に「L」が
入力されているため、OR回路40は「L」を出力し、
スイッチドライバ17に「L」が入力され、b接点スイ
ッチ11はオンする。ここでa接点スイッチ14の復帰
時間がm秒より小とすれば、必ずa接点スイッチ14が
オフしてからb接点スイッチ11がオンする。以上によ
り、抵抗5と抵抗8が同時にショートされることはな
く、入力端子1と2との間の短絡を防ぐことができる。When the control signal 29 changes from "H" to "L", one input of the AND circuit 41 becomes "L" and "L" is inputted to the switch driver 18, so that the a contact switch 14 turns off. On the other hand, OR circuit 4
0 is input according to the flowchart of FIG.
Seconds later, since “L” is input and “L” is already input to the other input, the OR circuit 40 outputs “L”,
“L” is input to the switch driver 17, and the b-contact switch 11 is turned on. If the return time of the a-contact switch 14 is shorter than m seconds, the a-contact switch 14 is always turned off and then the b-contact switch 11 is turned on. As described above, the resistors 5 and 8 are not short-circuited at the same time, and a short circuit between the input terminals 1 and 2 can be prevented.
【0019】上記動作を図7のフローチャートにより説
明する。先ず、制御回路21が出力している制御信号2
9を読み取る(S1)。S1で読み取った制御信号
(「H」または「L」)をAに格納する(S2)。次
に、現在、制御回路21が出力している制御信号29を
読み取る(S3)。S3で読み取った制御信号(「H」
または「L」)をBに格納する(S4)。上記AとBを
比較し(S5)、A=Bであれば制御信号29は変化し
ていないため、MPU39では何の制御も行わずS3に
戻る。A<Bであれば制御信号は「L」から「H」へ変
化しているので、MPU39ではn秒スタートを開始す
る(S6)。A>Bであれば制御信号29が「H」から
「L」へ変化しているので、MPU39ではm秒スター
トを開始する(S9)。The above operation will be described with reference to the flowchart of FIG. First, the control signal 2 output from the control circuit 21
9 is read (S1). The control signal ("H" or "L") read in S1 is stored in A (S2). Next, the control signal 29 currently output by the control circuit 21 is read (S3). The control signal (“H”) read in S3
Alternatively, “L”) is stored in B (S4). The above A and B are compared (S5). If A = B, the control signal 29 has not changed, and the MPU 39 returns to S3 without performing any control. If A <B, the control signal has changed from “L” to “H”, so the MPU 39 starts n seconds (S6). If A> B, the control signal 29 has changed from “H” to “L”, so the MPU 39 starts a m-second start (S9).
【0020】制御信号29が「L」から「H」へ変化し
たとき、図6において入力端子1と2との間の短絡を防
ぐためには、b接点スイッチ11がオフしてからa接点
スイッチ14をオンすればよい。よってn秒スタートS
6ではn秒をカウントする(ただし、n>b接点スイッ
チの動作時間とする)。n秒カウントが終了すれば(S
7)、S8へ進み、MPU39から「H」を出力する。When the control signal 29 changes from "L" to "H", in order to prevent a short circuit between the input terminals 1 and 2 in FIG. Just turn on. Therefore, start n seconds S
In step 6, n seconds are counted (where n> b is the operating time of the contact switch). When the n-second count ends (S
7) The process proceeds to S8, and “H” is output from the MPU 39.
【0021】制御信号29が「H」から「L」へ変化し
たとき、図6において入力端子1と2との間の短絡を防
ぐためには、a接点スイッチ14がオフしてからb接点
スイッチ11をオンすればよい。よってm秒スタートS
9ではm秒をカウントする(ただし、m>a接点スイッ
チの復帰時間とする)。m秒カウントが終了すれば(S
10)、S11へ進み、MPU39から「L」を出力す
る。When the control signal 29 changes from "H" to "L", in order to prevent a short circuit between the input terminals 1 and 2 in FIG. Just turn on. Therefore m seconds start S
In step 9, m seconds are counted (where m> a is the return time of the contact switch). When the m-second count ends (S
10) The process proceeds to S11, and “L” is output from the MPU 39.
【0022】さらに、Bに格納している現在の制御信号
29の状態をAに書き込み(S12)、その後S3に戻
り、次の状態をBに格納し、再びAとBを比較する。以
上の制御をMPU39で行うことにより上記動作を実現
できる。Further, the current state of the control signal 29 stored in B is written in A (S12), and thereafter, the process returns to S3, the next state is stored in B, and A and B are compared again. The above operation can be realized by performing the above control by the MPU 39.
【0023】なお、上記いずれの実施例においても、ス
イッチは機械的構成のスイッチで説明をしているが、同
等の動作をする電気的構成のスイッチを用いても同等の
効果を奏するものであり、この発明はこのような電気的
構成のスイッチを用いたものをも含むことは勿論であ
る。In each of the above embodiments, the switch is described as a switch having a mechanical configuration. However, the same effect can be obtained by using a switch having an electrical configuration that performs the same operation. Needless to say, the present invention includes a device using a switch having such an electrical configuration.
【0024】[0024]
【発明の効果】以上のようにこの発明によれば、重み付
きインピーダンスを用いたD/A変換回路において、入
力端子間の短絡を防止する手段を設けたため、信頼性を
向上させることができる。As described above, according to the present invention, in the D / A conversion circuit using the weighted impedance, the means for preventing the short circuit between the input terminals is provided, so that the reliability can be improved.
【0025】また、入力端子間の短絡を防止する手段と
して2c接点スイッチを用いることにより、簡単な構成
で確実な動作を保証できる。Further, by using a 2c contact switch as a means for preventing a short circuit between input terminals, a reliable operation can be guaranteed with a simple configuration.
【0026】また、入力端子間の短絡を防止する手段と
して遅延回路またはMPUによる制御を行うことによ
り、a接点スイッチがオフしてからb接点スイッチをオ
ンさせ、b接点スイッチがオフしてからa接点スイッチ
をオンさせることにより、スイッチ制御信号が変化した
際に入力端子間の短絡を防ぎ、信頼性を向上させること
ができる。Also, as a means for preventing a short circuit between the input terminals, a delay circuit or an MPU is used to turn on the b-contact switch after the a-contact switch is turned off and to turn on the a-contact switch after the b-contact switch is turned off. By turning on the contact switch, a short circuit between the input terminals can be prevented when the switch control signal changes, and the reliability can be improved.
【0027】また、電源断時に電圧降下を検出する回路
を設けることにより、不測の事故発生時にも入力端子間
の短絡を抑え、スイッチや抵抗の損傷を防ぐことができ
る。Further, by providing a circuit for detecting a voltage drop when the power is turned off, a short circuit between input terminals can be suppressed even in the event of an accident, and damage to switches and resistors can be prevented.
【図1】 この発明の実施例1に係るD/A変換回路を
示す回路図である。FIG. 1 is a circuit diagram illustrating a D / A conversion circuit according to a first embodiment of the present invention.
【図2】 図1の一部を詳細に示す回路図である。FIG. 2 is a circuit diagram showing a part of FIG. 1 in detail.
【図3】 この発明の実施例2に係るD/A変換回路を
示す回路図である。FIG. 3 is a circuit diagram illustrating a D / A conversion circuit according to a second embodiment of the present invention.
【図4】 図3の動作を説明する波形図である。FIG. 4 is a waveform diagram illustrating the operation of FIG.
【図5】 この発明の実施例3に係るD/A変換回路を
示す回路図である。FIG. 5 is a circuit diagram showing a D / A conversion circuit according to Embodiment 3 of the present invention.
【図6】 この発明の実施例4に係るD/A変換回路を
示す回路図である。FIG. 6 is a circuit diagram showing a D / A conversion circuit according to Embodiment 4 of the present invention.
【図7】 図6の動作を説明するフローチャートであ
る。FIG. 7 is a flowchart illustrating the operation of FIG. 6;
【図8】 従来のD/A変改回路を示す回路図である。FIG. 8 is a circuit diagram showing a conventional D / A conversion circuit.
1、2 入力端子、3、4 出力端子、5、6、7、
8、9、10 抵抗、11、12、13 b接点スイッ
チ、14、15、16 a接点スイッチ、17、18、
19、20 スイッチドライバ、21 制御回路、22
保護回路、23遅延回路、24、25、26 インバ
ータ、27 AND回路、28 NAND回路、29、
30、31 制御信号、32 スイッチドライバ、33
2c接点スイッチ、36 保護回路、37 電圧低下
検出回路、38 AND回路、39 MPU、40 O
R回路、41 AND回路。1, 2, input terminal, 3, 4 output terminal, 5, 6, 7,
8, 9, 10 resistance, 11, 12, 13 b contact switch, 14, 15, 16 a contact switch, 17, 18,
19, 20 switch driver, 21 control circuit, 22
Protection circuit, 23 delay circuit, 24, 25, 26 inverter, 27 AND circuit, 28 NAND circuit, 29,
30, 31 control signal, 32 switch driver, 33
2c contact switch, 36 protection circuit, 37 voltage drop detection circuit, 38 AND circuit, 39 MPU, 40 O
R circuit, 41 AND circuit.
Claims (5)
に接続され、重みを持った抵抗をn個直列に接続してな
る第1の抵抗群、上記第1の出力端子と第2の入力端子
との間に接続され、上記第1の抵抗群と同様に構成され
た第2の抵抗群、上記第1の抵抗群の各々の抵抗に並列
に接続されたb接点を有する第1のスイッチ、上記第2
の抵抗群の各々の抵抗に並列に接続されたa接点を有す
る第2のスイッチ、上記第1または第2のスイッチのい
ずれか一方を閉、他方を開にすることによりいずれか一
方の抵抗の両端をショートさせるように制御するスイッ
チドライバ、上記各抵抗の両端が全て同時にショートさ
れることを防止する保護手段を備え、上記第1と第2の
入力端子間の電圧を上記抵抗により分圧した電位を、上
記第1の出力端子と、上記第2の入力端子と同じ電位を
持つ第2の出力端子との間に出力するよう構成したこと
を特徴とするD/A変換回路。A first resistor group connected between a first input terminal and a first output terminal, the first resistor group being formed by connecting n weighted resistors in series; A second resistor group connected between the second resistor and the second resistor, and configured in the same manner as the first resistor group, in parallel with the respective resistors of the first resistor group;
A first switch having a b-contact connected to
A contact connected in parallel with each resistor of
A second switch, a switch driver that closes one of the first and second switches and opens the other to short-circuit both ends of one of the resistors, and both ends of each of the resistors. And a protection means for preventing all of them from being short-circuited at the same time. A potential obtained by dividing the voltage between the first and second input terminals by the resistor is supplied to the first output terminal and the second input terminal. A D / A converter circuit configured to output between a terminal and a second output terminal having the same potential.
抵抗に接続された第1のスイッチと、その抵抗に対応す
る第2の抵抗群の内の一つの抵抗に接続された第2のス
イッチとを、2対の接点を有するスイッチで構成したこ
とを特徴とする請求項1記載のD/A変換回路。2. The protection means is connected to a first switch connected to one of the first group of resistors and to one resistor of a second group of resistors corresponding to the first switch. a second switch, according to claim 1 Symbol placement of the D / a converter circuit, characterized in that is constituted by a switch having contacts of two pairs.
変化したとき、第1の抵抗群の内の一つの抵抗に接続さ
れた第1のスイッチのオフの開始からオフの終了時間内
に、その抵抗に対応する第2の抵抗群の内の一つの抵抗
に接続された第2のスイッチのオン時間を収める遅延回
路で構成したことを特徴とする請求項1記載のD/A変
換回路。3. The protection means, when a signal for controlling the switch changes, within a time from the start of turning off the first switch connected to one of the first resistors to the end time of turning off the first switch. 2. The D / A conversion circuit according to claim 1 , wherein the D / A conversion circuit is constituted by a delay circuit for storing an ON time of a second switch connected to one of the second resistor group corresponding to the resistor.
変化したとき、第1の抵抗群の内の一つの抵抗に接続さ
れた第1のスイッチのオフの開始からオフの終了時間内
に、その抵抗に対応する第2の抵抗群の内の一つの抵抗
に接続された第2のスイッチのオン時間を収めるよう制
御するマイクロプロセッサ装置(MPU)で構成したこ
とを特徴とする請求項1記載のD/A変換回路。4. The protection means, when a signal for controlling the switch changes, within a time from the start of turning off the first switch connected to one of the first resistors to the end time of turning off the first switch. according to claim 1, characterized in that it has a microprocessor unit (MPU) that controls so as to keep the second switch on-time, which is connected to one resistor of the second resistor group corresponding to the resistance D / A conversion circuit.
発生したとき、電圧の低下を検出する電圧低下検出回路
によって、第1の抵抗群の内の一つの抵抗に接続された
第1のスイッチのオンへの復帰時間より、第2の抵抗群
の内の一つの抵抗に接続された第2のスイッチのオフへ
の復帰時間を早くするよう構成したことを特徴とする請
求項1記載のD/A変換回路。5. The protection means according to claim 1, wherein a voltage drop detection circuit detects a voltage drop when a power failure occurs in the D / A conversion circuit, and the protection means is connected to one of the first resistance groups. claim 1 than the recovery time of the on-the first switch, characterized by being configured so as to speed up the return time to the second switch-off which is connected to one resistor of the second resistor group The D / A conversion circuit according to the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18503094A JP2878606B2 (en) | 1994-08-05 | 1994-08-05 | D / A conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18503094A JP2878606B2 (en) | 1994-08-05 | 1994-08-05 | D / A conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851365A JPH0851365A (en) | 1996-02-20 |
| JP2878606B2 true JP2878606B2 (en) | 1999-04-05 |
Family
ID=16163562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18503094A Expired - Lifetime JP2878606B2 (en) | 1994-08-05 | 1994-08-05 | D / A conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878606B2 (en) |
-
1994
- 1994-08-05 JP JP18503094A patent/JP2878606B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0851365A (en) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08307221A (en) | Circuit for controlling power mos gate type circuit | |
| JPH05276761A (en) | Method and circuit for detecting overcurrent in power semiconductor element and inverter using the same | |
| CA2197376C (en) | Switching device for controlling thyristors | |
| JP2002185295A (en) | Semiconductor device | |
| JP2878606B2 (en) | D / A conversion circuit | |
| RU2208291C2 (en) | Voltage switch incorporating overcurrent protective gear | |
| US4486802A (en) | Driving circuit for short circuit-proof readout stages | |
| US4439803A (en) | Power interruption device | |
| JP2000013991A (en) | Method and circuit for limiting overcurrent using mosfet switch | |
| JP2000032650A (en) | Method and apparatus for load control | |
| JPH0578146U (en) | Current limiting circuit breaker | |
| JPH0879967A (en) | Overcurrent protection circuit | |
| JP3572844B2 (en) | Input interface circuit and control system using input interface circuit | |
| JP3490044B2 (en) | Power semiconductor circuit | |
| JP2806162B2 (en) | Switch | |
| JP4036317B2 (en) | Tracking breaker | |
| JPH11311651A (en) | Failure determination device for electromagnetic coil operation device | |
| JPH10127062A (en) | Inverter protection circuit for electric vehicles | |
| JPS6178020A (en) | Power switch | |
| JPS6264256A (en) | Relay driving circuit | |
| JP2004364367A (en) | Protective circuit | |
| JPS6115418A (en) | Electric circuit device | |
| JP3199550B2 (en) | Battery check circuit | |
| JPH05146049A (en) | Load state detection circuit | |
| SU1410177A1 (en) | Apparatus for protecting electric motor from abnormal duty |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130122 |
|
| EXPY | Cancellation because of completion of term |