JP2883471B2 - Radio receiver - Google Patents
Radio receiverInfo
- Publication number
- JP2883471B2 JP2883471B2 JP15879491A JP15879491A JP2883471B2 JP 2883471 B2 JP2883471 B2 JP 2883471B2 JP 15879491 A JP15879491 A JP 15879491A JP 15879491 A JP15879491 A JP 15879491A JP 2883471 B2 JP2883471 B2 JP 2883471B2
- Authority
- JP
- Japan
- Prior art keywords
- preset
- preset channel
- circuit
- frequency
- rds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、RDS(radio
data system)データが受信可能なラジオ受
信機に関する。BACKGROUND OF THE INVENTION The present invention relates to an RDS (radio
The present invention relates to a radio receiver capable of receiving data system data.
【0002】[0002]
【従来の技術】従来、局部発振回路をPLL回路で構成
したラジオ受信機は、例えば特開昭61−1112号公
報に開示されているように、プリセットチャンネルを指
定するプリセットキーと、プリセットチャンネルに対応
する記憶領域を有し、該記憶領域に周波数情報を記憶す
る記憶装置とを設け、前記プリセットキーにより指定さ
れたプリセットチャンネルに対応する周波数情報を前記
記憶装置から読み出し、局部発振回路に与えるようにし
ている。2. Description of the Related Art Conventionally, a radio receiver in which a local oscillation circuit is constituted by a PLL circuit is disclosed in, for example, Japanese Patent Application Laid-Open No. 61-1112, a preset key for designating a preset channel, and a preset channel. A storage device having a corresponding storage area and storing frequency information in the storage area; reading out frequency information corresponding to a preset channel specified by the preset key from the storage device, and providing the frequency information to a local oscillation circuit; I have to.
【0003】そして、このようなラジオ受信機は、指定
されたプリセットチャンネルの識別を容易にするため
に、表示器に受信周波数と共にプリセットチャンネルを
表示するようにしている。[0003] Such a radio receiver displays a preset channel together with a reception frequency on a display to facilitate identification of a designated preset channel.
【0004】[0004]
【発明が解決しようとする課題】しかし、上記のような
構成においては、例えば、A地点でプリセットチャンネ
ル1に対応して所定の放送局の周波数情報を記憶し、そ
してB地点に移動してそのプリセットチャンネル1の周
波数に同調した時、上記放送局と異なる放送局を受信す
ることがあるが、この場合でもプリセットチャンネル1
が表示されるため、使用者としてはプリセットチャンネ
ル1の内容が変わったものと錯覚を起こすことがある。However, in the above configuration, for example, at point A, the frequency information of a predetermined broadcasting station is stored in correspondence with preset channel 1, and then moved to point B, and When tuning to the frequency of the preset channel 1, a broadcast station different from the above broadcast station may be received.
Is displayed, the user may have an illusion that the content of the preset channel 1 has changed.
【0005】[0005]
【課題を解決するための手段】本発明のラジオ受信機
は、局部発振回路をPLL回路で構成したチューナ回路
と、該チューナ回路の出力信号からRDSデータを抽出
するRDS回路と、プリセットチャンネルを指定するプ
リセットキーと、プリセットチャンネルに対応する記憶
領域を有し、該記憶領域に周波数情報及び該周波数情報
に対応した番組認識情報を記憶する記憶手段と、受信周
波数及びプリセットチャンネルを表示する表示手段と、
プリセットキーにより指定されたプリセットチャンネル
に対応する周波数情報を前記記憶手段より読み出して前
記チューナ回路に送出すると共に受信周波数及びプリセ
ットチャンネルを前記表示手段に表示させ、且つ受信
後、前記RDS回路からのRDSデータに含まれる番組
認識情報を検出して前記記憶手段に記憶された番組認識
情報と比較し、一致しないときプリセットチャンネル表
示を禁止する制御手段とからなるものである。A radio receiver according to the present invention specifies a tuner circuit in which a local oscillation circuit is constituted by a PLL circuit, an RDS circuit for extracting RDS data from an output signal of the tuner circuit, and a preset channel. Storage means for storing a frequency information and program recognition information corresponding to the frequency information in the storage area, and a display means for displaying the reception frequency and the preset channel. ,
The frequency information corresponding to the preset channel designated by the preset key is read out from the storage means and transmitted to the tuner circuit, and the reception frequency and the preset channel are displayed on the display means. Control means for detecting program recognition information included in the data, comparing the program recognition information with the program recognition information stored in the storage means, and prohibiting the display of the preset channel when they do not match.
【0006】[0006]
【作用】本発明は、上記のように構成したものであり、
記憶手段に記憶した時点の放送局と異なる放送局を受信
した場合は、プリセットチャンネルの表示を禁止するよ
うにしたものである。The present invention is configured as described above,
When a broadcast station different from the broadcast station at the time of storage in the storage unit is received, display of the preset channel is prohibited.
【0007】[0007]
【実施例】本発明においては、近年注目を浴びているR
DSを利用するものであるが、これについては例えば特
開昭64−54942号公報に開示されているので、こ
こでは、その概略についてまず説明する。このRDSに
おいては、FM変調波の周波数帯域外で19KHzのス
テレオパイロット信号の3次高調波である57KHzを
副搬送波とし、この副搬送波をフィルタリングされかつ
バイフェーズ(Biphase)コード化された番組内
容等の放送に関連する情報を示すRDSデータにより振
幅変調し、この振幅変調された副搬送波を主搬送波に重
畳した後、周波数変調して放送するようになされてい
る。RDSデータは、そのベースバンドコーディング構
造を示す図4から明らかなように、104ビットを1グ
ループとして繰り返し多重伝送される。1つのグループ
は各々26ビット構成の4ブロックからなり、また各ブ
ロックは16ビットの情報ワードと10ビットのチェッ
クワードとからなっている。図5は1つのグループのフ
ォーマットを示し、ブロック1にはネットワークを表わ
す番組認識(PI)コードが、ブロック2には交通番組
認識(TP)コードが、ブロック3には同一番組を放送
しているネットワーク局の局周波数(AF)データが、
ブロック4には放送局名やネットワーク名等の番組サー
ビス名情報(PS)データがそれぞれ配置される。ま
た、各グループはその内容に応じて4ビットにてタイプ
0〜15の16通りに区別され、さらに各タイプ(0〜
15)に対しそれぞれA,Bの2つのバージョンが定義
されており、これらの認識コードはブロック2に配置さ
れている。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, the R
The use of DS is disclosed in, for example, Japanese Patent Application Laid-Open No. 64-54942, and the outline thereof will be described first. In the RDS, 57 kHz which is the third harmonic of the stereo pilot signal of 19 kHz outside the frequency band of the FM modulation wave is used as a subcarrier, and the subcarrier is filtered and bi-phase coded program contents, etc. Is amplitude-modulated by RDS data indicating information related to the broadcast, and the amplitude-modulated subcarrier is superimposed on the main carrier, and then frequency-modulated and broadcast. As is clear from FIG. 4 showing the baseband coding structure, the RDS data is repeatedly multiplex-transmitted with 104 bits as one group. One group is composed of four blocks each having a 26-bit structure, and each block is composed of a 16-bit information word and a 10-bit check word. FIG. 5 shows the format of one group, where block 1 broadcasts a program recognition (PI) code representing a network, block 2 broadcasts a traffic program recognition (TP) code, and block 3 broadcasts the same program. The station frequency (AF) data of the network station is
In block 4, program service name information (PS) data such as a broadcast station name and a network name are arranged. Further, each group is classified into 16 types of types 0 to 15 by 4 bits according to the contents, and each type (0 to 15) is further classified.
15), two versions of A and B are defined, and these recognition codes are arranged in block 2.
【0008】図1は、本発明のラジオ受信機のブロック
図を示し、(1)はアンテナ、(2)は該アンテナの信
号を入力し、FM復調信号を出力するFMチューナ回路
で、局部発振回路をPLL回路で構成している。(3)
は前記FMチューナ回路(2)の出力信号をR,L信号
に分離するMPX回路、(4)は該MPX回路の出力信
号を増幅するアンプ、(5)(6)はスピーカである。
(7)は前記FMチューナ回路(2)のFM復調出力か
ら取り出したRDS変調信号を復調し、クロックを再生
すると共に復調したRDSデータのグループ同期と誤り
訂正をするRDSデコーダ、(8)は表示器で、図2に
示す様に受信周波数表示部(8A)とプリセットチャン
ネル表示部(8B)とからなる。(9)は前記表示器
(8)を駆動する駆動回路、(P1)乃至(P3)はプ
リセットチャンネル(1〜3)を指定するプリセットキ
ー、(M)はメモリキーである。(10)は該夫々のキ
ーを入力するI/Oポート、(11)はCPUで、RO
Mからなるプログラムメモリ(12)に書き込まれたプ
ログラムにしたがって各回路を制御する。(13)はR
AMからなるプリセットメモリで、プリセットチャンネ
ル(1〜3)に対応する領域を有し、そしてこの領域に
は、周波数情報及びPIコードが記憶される。FIG. 1 is a block diagram of a radio receiver according to the present invention, in which (1) is an antenna, and (2) is an FM tuner circuit for inputting a signal of the antenna and outputting an FM demodulated signal. The circuit is constituted by a PLL circuit. (3)
Is an MPX circuit for separating the output signal of the FM tuner circuit (2) into R and L signals, (4) is an amplifier for amplifying the output signal of the MPX circuit, and (5) and (6) are speakers.
(7) is an RDS decoder for demodulating an RDS modulation signal extracted from the FM demodulation output of the FM tuner circuit (2), reproducing a clock, and performing group synchronization and error correction of the demodulated RDS data; As shown in FIG. 2, it comprises a reception frequency display section (8A) and a preset channel display section (8B). (9) is a drive circuit for driving the display (8), (P1) to (P3) are preset keys for specifying preset channels (1 to 3), and (M) is a memory key. (10) is an I / O port for inputting the respective keys, (11) is a CPU,
Each circuit is controlled according to a program written in a program memory (12) consisting of M. (13) is R
A preset memory made up of AM, which has an area corresponding to preset channels (1 to 3), and stores frequency information and a PI code in this area.
【0009】図3は、プログラムメモリ(12)に書き
込まれたプログラムの要部のフローチャートを示し、以
下これに基づいて動作を説明する。FIG. 3 shows a flowchart of a main part of the program written in the program memory (12), and the operation will be described based on the flowchart.
【0010】尚、上記構成にあっては、メモリキー
(M)の操作後、プリセットキー(P1)乃至(P3)
のいずれかを操作すると、そのプリセットキーのプリセ
ットチャンネルに対応するプリセットメモリ(13)の
領域に受信中の放送局の周波数情報及びその放送局のP
Iコードを記憶するようになっており、プリセットメモ
リ(13)には予めこの操作によって周波数情報及びP
Iコードが記憶されているものとする。In the above configuration, after operating the memory key (M), the preset keys (P1) to (P3)
Is operated, the frequency information of the broadcast station being received and the P
The I code is stored in the preset memory (13).
It is assumed that the I code is stored.
【0011】まず、電源投入後、プリセットキー(P
1)乃至(P3)のいずれかが操作されると、CPU
(11)は操作されたプリセットキーのプリセットチャ
ンネルに対応するプリセットメモリ(13)の領域から
周波数情報を読み出してFMチューナ回路(2)及び駆
動回路(9)に送出し、FMチューナ回路(2)をその
周波数に同調させると共に表示器(8)にその周波数及
びプリセットチャンネルを表示させる(ステップS−1
〜3)。次に、CPU(11)は、RDSデコーダ
(7)のRDSデータからPIコード検出し、プリセッ
トメモリ(13)に記憶されたPIコードと比較し、一
致すればプリセットチャンネル表示を継続し、そして一
致しなければプリセットチャンネル表示を中止する(ス
テップS−4〜7)。これにより、プリセットメモリ
(13)に記憶した時点の放送局と異なる放送局を受信
した場合は、プリセットチャンネル表示がなされないこ
とになり、プリセット内容が変更されたものと錯覚する
ことがない。First, after turning on the power, a preset key (P
When any one of 1) to (P3) is operated, the CPU
(11) reads out frequency information from the area of the preset memory (13) corresponding to the preset channel of the operated preset key, sends it out to the FM tuner circuit (2) and the drive circuit (9), and sends it to the FM tuner circuit (2). Is tuned to the frequency and the display (8) displays the frequency and the preset channel (step S-1).
~ 3). Next, the CPU (11) detects the PI code from the RDS data of the RDS decoder (7), compares the PI code with the PI code stored in the preset memory (13), and if they match, continues the preset channel display. If not, the display of the preset channel is stopped (steps S-4 to S-7). As a result, when a broadcast station different from the broadcast station stored at the time of storage in the preset memory (13) is received, the preset channel is not displayed, and there is no illusion that the preset contents have been changed.
【0012】上記状態で、再度プリセットキー(P1)
乃至(P3)のいずれかが操作されると、周波数表示、
プリセットチャンネル表示を中止し、前述したステップ
S−2に戻ることになる(ステップS−8、9)。In the above state, the preset key (P1) is again
When any one of (P3) to (P3) is operated, the frequency display,
The display of the preset channel is stopped, and the process returns to step S-2 (steps S-8 and S9).
【0013】尚、RDSにおいては、特開昭63−13
6830号公報に示されているように、AFデータを利
用することで、受信レベルが所定値以下になると同一番
組を放送している他のネットワーク局にスイッチするこ
とができるが、この他のネットワーク局にスイッチする
場合も前述したと同様にプリセットチャンネル表示を中
止することが好ましい。つまり、スイッチした時、周波
数表示部(8A)の表示内容も変化するため、この場合
にもプリセットチャンネル表示が継続されればプリセッ
ト内容が変更されたものと錯覚するからである。The RDS is disclosed in JP-A-63-13 / 1988.
As described in Japanese Patent No. 6830, the use of AF data makes it possible to switch to another network station broadcasting the same program when the reception level falls below a predetermined value. When switching to the station, it is preferable to stop the display of the preset channel as described above. In other words, when the switch is switched, the display content of the frequency display section (8A) also changes. Therefore, even in this case, if the preset channel display is continued, it is an illusion that the preset content has been changed.
【0014】[0014]
【発明の効果】本発明は、上記のように構成したもので
あるから、記憶手段に記憶した時点の放送局と異なる放
送局を受信した場合は、プリセットチャンネルの表示が
禁止されるので、使用者においてプリセット内容が変更
されたものと錯覚することを防止できる。Since the present invention is constructed as described above, when a broadcast station different from the broadcast station at the time of storage in the storage means is received, the display of the preset channel is prohibited. The user can be prevented from illusioning that the preset contents have been changed.
【図1】本発明のラジオ受信機のブロック図である。FIG. 1 is a block diagram of a radio receiver according to the present invention.
【図2】同じく、表示器の正面図である。FIG. 2 is a front view of the display.
【図3】同じく、プログラムメモリに書き込まれた要部
のプログラムのフローチャートである。FIG. 3 is a flowchart of a main part program similarly written in a program memory.
【図4】同じく、RDSデータのベースバンドコーディ
ング構造を示す図である。FIG. 4 is a diagram showing a baseband coding structure of RDS data.
【図5】同じく、1つのグループのフォーマットを示す
図である。FIG. 5 is a diagram showing a format of one group.
2 FMチューナ回路 7 RDSデコーダ P1 プリセットキー P2 プリセットキー P3 プリセットキー 8 表示器 11 CPU 12 プログラムメモリ 13 プリセットメモリ 2 FM tuner circuit 7 RDS decoder P1 preset key P2 preset key P3 preset key 8 display 11 CPU 12 program memory 13 preset memory
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−136829(JP,A) 特開 昭63−136828(JP,A) 特開 平2−291724(JP,A) 特開 平1−149528(JP,A) 特開 昭64−54937(JP,A) 特開 昭64−54941(JP,A) 特開 昭61−1112(JP,A) 特開 昭64−54942(JP,A) 特開 昭63−136830(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04B 1/16 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-136829 (JP, A) JP-A-63-136828 (JP, A) JP-A-2-291724 (JP, A) JP-A-1- 149528 (JP, A) JP-A 64-54937 (JP, A) JP-A 64-54941 (JP, A) JP-A 61-1112 (JP, A) JP-A 64-54942 (JP, A) JP-A-63-136830 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H04B 1/16
Claims (1)
ューナ回路と、該チューナ回路の出力信号からRDSデ
ータを抽出するRDS回路と、プリセットチャンネルを
指定するプリセットキーと、プリセットチャンネルに対
応する記憶領域を有し、該記憶領域に周波数情報及び該
周波数情報に対応した番組認識情報を記憶する記憶手段
と、受信周波数及びプリセットチャンネルを表示する表
示手段と、プリセットキーにより指定されたプリセット
チャンネルに対応する周波数情報を前記記憶手段より読
み出して前記チューナ回路に送出すると共に受信周波数
及びプリセットチャンネルを前記表示手段に表示させ、
且つ受信後、前記RDS回路からのRDSデータに含ま
れる番組認識情報を検出して前記記憶手段に記憶された
番組認識情報と比較し、一致しないときプリセットチャ
ンネル表示を禁止する制御手段とからなることを特徴と
するラジオ受信機。1. A tuner circuit comprising a local oscillation circuit constituted by a PLL circuit, an RDS circuit for extracting RDS data from an output signal of the tuner circuit, a preset key for designating a preset channel, and a storage area corresponding to the preset channel. Storage means for storing frequency information and program recognition information corresponding to the frequency information in the storage area; display means for displaying a reception frequency and a preset channel; and a preset channel corresponding to a preset channel designated by a preset key. Frequency information is read from the storage means and sent to the tuner circuit, and the received frequency and the preset channel are displayed on the display means,
And control means for detecting program recognition information included in the RDS data from the RDS circuit after reception, comparing the program recognition information with the program recognition information stored in the storage means, and prohibiting display of a preset channel when they do not match. A radio receiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15879491A JP2883471B2 (en) | 1991-06-28 | 1991-06-28 | Radio receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15879491A JP2883471B2 (en) | 1991-06-28 | 1991-06-28 | Radio receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514220A JPH0514220A (en) | 1993-01-22 |
| JP2883471B2 true JP2883471B2 (en) | 1999-04-19 |
Family
ID=15679491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15879491A Expired - Fee Related JP2883471B2 (en) | 1991-06-28 | 1991-06-28 | Radio receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2883471B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3108616B2 (en) * | 1995-11-01 | 2000-11-13 | シャープ株式会社 | Liquid crystal display device and wireless receiving device provided with liquid crystal display device |
-
1991
- 1991-06-28 JP JP15879491A patent/JP2883471B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514220A (en) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07312563A (en) | Rds data reception display method and its device | |
| JP2571247B2 (en) | Receiving frequency selection method for radio data receiver | |
| JP2693522B2 (en) | Control method of RDS receiver | |
| JP2883471B2 (en) | Radio receiver | |
| JP2536879B2 (en) | Radio data receiver | |
| JP3271722B2 (en) | Receiving machine | |
| JPH0334630A (en) | Rds receiver | |
| JP2567409B2 (en) | Radio data receiver | |
| JP2536878B2 (en) | Radio data receiver | |
| JP2569347B2 (en) | Radio data receiver | |
| JP2567431B2 (en) | Radio data receiver | |
| JPH01157625A (en) | Method for controlling rds receiver | |
| JP2562820B2 (en) | Radio data receiver | |
| JP3763560B2 (en) | Receiving machine | |
| JPH01160221A (en) | Method for selecting receiving frequency in rds receiver | |
| JP2688353B2 (en) | Receiver with control function by radio data | |
| JP2562821B2 (en) | Radio data receiver | |
| JP2647670B2 (en) | Receiving machine | |
| JP2803724B2 (en) | Receiver with same program tracking function | |
| JP2948137B2 (en) | Receiver having preset channel memory using broadcast wave multiplexed data | |
| JP2571249B2 (en) | Receiving frequency selection method for radio data receiver | |
| JPH07118664B2 (en) | Additional information receiver | |
| JP2583541B2 (en) | Control method in radio data receiver | |
| JPH01177722A (en) | Reception frequency selection method in rds receiver | |
| JPH0644190Y2 (en) | RDS receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |