JP2884837B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2884837B2 JP2884837B2 JP3209050A JP20905091A JP2884837B2 JP 2884837 B2 JP2884837 B2 JP 2884837B2 JP 3209050 A JP3209050 A JP 3209050A JP 20905091 A JP20905091 A JP 20905091A JP 2884837 B2 JP2884837 B2 JP 2884837B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film carrier
- pad
- lead
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は半導体装置に関し、特に
2層以上のフィルムキャリア半導体装置の積層構造を持
つ半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a laminated structure of two or more film carrier semiconductor devices.
【0002】[0002]
【従来の技術】従来のフィルムキャリア半導体装置の製
造方法は、図9(a),(b)に示すように、搬送及び
位置決め用のスプロケットホール1と半導体チップ5が
入るためのデバイスホール2を有するポリイミド等の絶
縁フィルム上に銅等の金属箔をエッチング等により所定
の形状のリード3及び電気選別用パッド4を形成したフ
ィルムキャリアテープと、あらかじめ電極端子上に金属
突起物であるバンプ6を形成した半導体チップ5を準備
し、次に、フィルムキャリアテープのリード3と半導体
チップ5上のバンプ6とを位置合せした後、熱圧着法又
は共晶法によりインナーリードボンディングを行なう。
その後、フィルムキャリアテープの状態で電気選別用パ
ッド4に接触子を接触させて電気選別やバイアス試験を
行なうことにより、フィルムキャリア半導体装置が完成
する。2. Description of the Related Art As shown in FIGS. 9A and 9B, a conventional method of manufacturing a film carrier semiconductor device includes a sprocket hole 1 for transport and positioning and a device hole 2 for a semiconductor chip 5 to enter. A film carrier tape in which leads 3 and electric selection pads 4 of a predetermined shape are formed by etching a metal foil such as copper on an insulating film of polyimide or the like and a bump 6 which is a metal protrusion on electrode terminals in advance. After the formed semiconductor chip 5 is prepared, the leads 3 of the film carrier tape and the bumps 6 on the semiconductor chip 5 are aligned, and then inner lead bonding is performed by a thermocompression bonding method or a eutectic method.
Thereafter, a contact is made to contact the electric selection pad 4 in the state of the film carrier tape to perform electric selection and a bias test, thereby completing the film carrier semiconductor device.
【0003】ここで、信頼性向上や機械的保護のため、
図10に示す様に、樹脂9を半導体チップ5の表面、又
は半導体チップ5の表面を含むデバイスホール2にポッ
ティングして樹脂封止を行なう場合が多い。又、絶縁フ
ィルムの枠であるサスペンダ7はリード3の変形を防止
するため一般的に設けられる。Here, in order to improve reliability and mechanical protection,
As shown in FIG. 10, the resin 9 is often potted to the surface of the semiconductor chip 5 or the device hole 2 including the surface of the semiconductor chip 5 to perform resin sealing. A suspender 7, which is a frame of the insulating film, is generally provided to prevent the lead 3 from being deformed.
【0004】この様な、フィルムキャリア半導体装置を
実装する場合は、図11に示す様に、リード3を所定の
長さに切断し、次いで、プリント基板11上に接着剤1
0により半導体チップ5を固着後、リード3をプリント
基板11上のボンディングパッド12にアウターリード
ボンディングするのが一般的である。In mounting such a film carrier semiconductor device, the lead 3 is cut into a predetermined length as shown in FIG.
Generally, after the semiconductor chip 5 is fixed with 0, the leads 3 are outer-lead-bonded to the bonding pads 12 on the printed circuit board 11.
【0005】これら、フィルムキャリア半導体装置は、
ボンディングがリード数と無関係に一度で可能であるた
め、ボンディングスピードが速いこと、フィルムキャリ
アテープを使用するため作業の自動化が容易であるこ
と、電気選別,バイアス試験を行なった後に実装するこ
とが可能であること、他の形態の半導体装置を使用した
場合に比べ、実装密度が高く、小型薄型、かつ、軽量化
が実現できる等の特徴を有している。[0005] These film carrier semiconductor devices are:
Bonding can be performed at once regardless of the number of leads, so that bonding speed is fast, work can be automated easily using a film carrier tape, and it can be mounted after conducting electrical sorting and bias testing. That is, as compared with the case where a semiconductor device of another form is used, the semiconductor device has features such as a higher mounting density, a small size, a small thickness, and a light weight.
【0006】[0006]
【発明が解決しようとする課題】しかし、近年の電子装
置の小型,薄型化の進展に対し、従来の実装方法では実
装密度の向上には限界がり、これに対し、種々の方法が
提案されている。However, with the recent progress in miniaturization and thinning of electronic devices, there has been a limit in improving the mounting density in the conventional mounting method, and various methods have been proposed. I have.
【0007】例えば、日経マイクロデバイス1989年
11月号15ページ、又は、特願昭62−36966号
公報にて開示されている如く、図12に示す様に、フィ
ルムキャリア半導体装置を複数個プリント基板11上の
同一ボンディングパッド12上に順次積み重ねてアウタ
ーリードボンディングすることにより実装密度を向上さ
せるものである。特に、メモリーについては、チップセ
レクト端子を設けて半導体チップ5の選択を行なうこと
により、単位面積当りのメモリー容量を向上させるもの
である。For example, as disclosed in Nikkei Microdevices, November 15, 1989, page 15 or Japanese Patent Application No. 62-36966, as shown in FIG. The mounting density is improved by successively stacking the outer bonding pads 11 on the same bonding pads 12 on the outer leads 11. In particular, the memory is provided with a chip select terminal to select the semiconductor chip 5, thereby improving the memory capacity per unit area.
【0008】しかし、一般的に、プリント基板等への実
装は、電子装置を製造する客先で行なわれるものであ
り、実装のための技術,装置等が必要であるという問題
点が生ずる。However, mounting on a printed circuit board or the like is generally performed by a customer who manufactures an electronic device, and there is a problem that mounting technology and devices are required.
【0009】又、これらの問題点を解決する方法とし
て、特開平01−191462号公報に開示されている
如く、図13に示す様に、あらかじめ別の外囲器13に
フィルムキャリア半導体装置を複数個積み重ねて実装
し、外部端子14にてプリント基板等へ従来の実装技術
を用いて実装可能な半導体装置が提案されている。しか
し、この方法では外囲器13の面積,厚さ,重さにより
実装密度の大幅な向上には効果がないという欠点があ
る。As a method of solving these problems, as disclosed in Japanese Patent Application Laid-Open No. 01-191462, as shown in FIG. There has been proposed a semiconductor device that can be stacked and mounted, and mounted on a printed circuit board or the like using external terminals 14 using a conventional mounting technique. However, this method has a drawback that it is not effective in greatly improving the mounting density due to the area, thickness, and weight of the envelope 13.
【0010】類似の方法として、特開平01−1848
60号公報に開示されている如く、図14に示す様に、
複数個のフィルムキャリア半導体装置を重ね合せた後に
封止樹脂15により封止を行なう方法が提案されている
が半導体チップ5の内部回路及び電極端子の位置関係に
制約が生じることや、封止樹脂15により全体の面積,
厚さ,重さが増し、実装密度の大幅な向上には効果がな
いという欠点がある。As a similar method, Japanese Patent Application Laid-Open No. 01-1848
No. 60, as disclosed in FIG.
A method has been proposed in which a plurality of film carrier semiconductor devices are stacked and then sealed with a sealing resin 15. However, there are restrictions on the positional relationship between the internal circuit of the semiconductor chip 5 and the electrode terminals. 15, the total area,
There is a disadvantage that the thickness and the weight are increased, and there is no effect on a great improvement in the mounting density.
【0011】本発明の目的は、従来と同じ実装方法で、
実装密度を大幅に向上できるフィルムキャリア半導体装
置を積層した半導体装置を提供することにある。An object of the present invention is to use the same mounting method as before,
It is an object of the present invention to provide a semiconductor device in which film carrier semiconductor devices capable of greatly improving a mounting density are stacked.
【0012】[0012]
【課題を解決するための手段】本発明は、絶縁フィルム
上に少くとも搬送及び位置決め用のスプロケットホール
と半導体チップが入るデバイスホールと金属より成るリ
ードと電気選別用パッドが形成されたフィルムキャリア
テープと、少くとも電極パッドと該電極パッド上に形成
された突起状の金属バンプを有する半導体チップとを備
え前記リードと前記バンプが接続されたフィルムキャリ
半導体装置が複数個積層された半導体装置において、最
下層の前記フィルムキャリア半導体装置に絶縁フィルム
枠のサスペンダと該サスペンダ上にOLBパッドを設
け、順次積層される前記フィルムキャリア半導体装置の
それぞれが前記OLBパッド上にアウターリードボンデ
ィングされた少くとも2層の積層構造を有する。SUMMARY OF THE INVENTION The present invention relates to a film carrier tape having at least a sprocket hole for carrying and positioning, a device hole for receiving a semiconductor chip, a lead made of metal, and a pad for electrical selection formed on an insulating film. And a semiconductor device in which at least an electrode pad and a semiconductor chip having a protruding metal bump formed on the electrode pad are provided, and a plurality of film-carry semiconductor devices to which the lead and the bump are connected are stacked. The lowermost film carrier semiconductor device is provided with a suspender of an insulating film frame and an OLB pad on the suspender, and each of the film carrier semiconductor devices sequentially laminated is at least two layers which are outer lead bonded on the OLB pad. Having a laminated structure of
【0013】[0013]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0014】図1は本発明の第1の実施例の一例の平面
図、図2は図1の断面図、図3は本発明の第1の実施例
の他の例の断面図、図4は図1の下層の第1のフィルム
キャリア半導体装置の平面図、図5は図4の第1のフィ
ルムキャリア半導体装置に積層される第2のフィルムキ
ャリア半導体装置の平面図、図6(a),(b)は第1
の実施例の一例の積層方法を説明する工程順に示した断
面図である。FIG. 1 is a plan view of an example of the first embodiment of the present invention, FIG. 2 is a sectional view of FIG. 1, FIG. 3 is a sectional view of another example of the first embodiment of the present invention, and FIG. FIG. 5 is a plan view of a lower first film carrier semiconductor device of FIG. 1; FIG. 5 is a plan view of a second film carrier semiconductor device laminated on the first film carrier semiconductor device of FIG. 4; , (B) is the first
FIG. 5 is a cross-sectional view illustrating a laminating method according to an example of the embodiment in the order of steps for explaining the laminating method.
【0015】第1の実施例は半導体チップのメモリーI
Cを使用した場合の例である。In the first embodiment, a memory I of a semiconductor chip is used.
This is an example when C is used.
【0016】第1の実施例の第1のフィルムキャリア半
導体装置には、図4に示す様に、スプロケットホール
1,デバイスホール2,が設けられており、表面には電
気選別用パッド4及びリード3が設けられている。デバ
イスホール2内のリード3は半導体チップ5上に形成さ
れたバンプ6の位置に対応するように形成されており、
バンプ6とリード3がボンディングされている。The first film carrier semiconductor device of the first embodiment is provided with sprocket holes 1, device holes 2 as shown in FIG. 3 are provided. The leads 3 in the device holes 2 are formed so as to correspond to the positions of the bumps 6 formed on the semiconductor chip 5,
The bump 6 and the lead 3 are bonded.
【0017】さらに、デバイスホールの外側にあるフィ
ルム枠のサスペンダ7上にはチップセレクト用リード1
6を除いて図5に示す第2のフィルムキャリア半導体装
置のリード3に対応する位置にOLBパッド8が設けら
れている。又、図示していないが、半導体チップ5の表
面を含むデバイスホール2内は樹脂9により封止されて
いる。Further, a chip select lead 1 is provided on the suspender 7 of the film frame outside the device hole.
An OLB pad 8 is provided at a position corresponding to the lead 3 of the second film carrier semiconductor device shown in FIG. Although not shown, the inside of the device hole 2 including the surface of the semiconductor chip 5 is sealed with a resin 9.
【0018】一方、第2のフィルムキャリア半導体装置
は、図5に示す様に、チップセレクト用リード16を除
いて、第1のフィルムキャリア半導体装置上のOLBパ
ッド8に対応する位置にリード3が設けられた第1のフ
ィルムキャリア半導体装置と同様の構造を有する。On the other hand, in the second film carrier semiconductor device, as shown in FIG. 5, the leads 3 are located at positions corresponding to the OLB pads 8 on the first film carrier semiconductor device except for the chip select leads 16. It has the same structure as the first film carrier semiconductor device provided.
【0019】まず、第1,第2のフィルムキャリア半導
体装置の電気選別,バイアス試験を実施する。First, the first and second film carrier semiconductor devices are subjected to an electrical selection and a bias test.
【0020】次に、図6(a)に示す第1のフィルムキ
ャリア半導体装置に、図6(b)に示す様に、第2のフ
ィルムキャリア半導体装置をリード3を切断した後に、
接着剤10を用いて第1のフィルムキャリア半導体装置
上に固着し、さらに、第2のフィルムキャリア半導体装
置のリード3を第1のフィルムキャリア半導体装置上の
OLBパッド8上にアウターリードボンディングするこ
とにより図1及び図2に示す第1の実施例の一例の半導
体装置が得られる。Next, as shown in FIG. 6B, the lead 3 of the second film carrier semiconductor device is cut into the first film carrier semiconductor device shown in FIG.
Fixing the first film carrier semiconductor device on the first film carrier semiconductor device using an adhesive 10; and bonding the leads 3 of the second film carrier semiconductor device to the OLB pads 8 on the first film carrier semiconductor device by outer lead bonding. As a result, an example of the semiconductor device of the first embodiment shown in FIGS. 1 and 2 is obtained.
【0021】尚、フィルクキャリアテープに対する半導
体チップ5の搭載方向を逆にすれば、図3に示す第1の
実施例の他の例の半導体装置の様にすることも可能であ
る。Incidentally, if the mounting direction of the semiconductor chip 5 with respect to the bulk carrier tape is reversed, the semiconductor device can be made like the semiconductor device of another example of the first embodiment shown in FIG.
【0022】この半導体装置は、この状態で第1のフィ
ルムキャリア半導体装置上の電気選別用パッドに接触子
を接触させることにより、電気選別及びバイアス試験を
実施することができる。In this state, the electric selection and the bias test can be performed by bringing the contact into contact with the electric selection pad on the first film carrier semiconductor device in this state.
【0023】図7(a),(b)は、図1の第1の実施
例の半導体装置をプリント基板に実装する方法を説明す
る工程順に示した断面図である。FIGS. 7A and 7B are cross-sectional views showing a method of mounting the semiconductor device of the first embodiment of FIG. 1 on a printed circuit board in the order of steps.
【0024】この半導体装置を実装する場合は、図7
(a)に示す様に、まず、従来技術同様、第1のフィル
ムキャリア半導体装置のリード3を所定の長さに切断し
た後、図7(b)に示す様に、プリント基板11上に接
着剤10を用いて固着し、プリント基板11上のボンデ
ィングパッド12上にリード3をアウターリードボンデ
ィングすれば良く、特別な方法,装置を使用することな
く積層構造の実装が実現でき、これにより、実装密度及
び単位面積当りのメモリー容量を高くすることができ
る。しかも、本実施例を使用した場合、実装時に順次積
み重ねたものと、実装密度に大きな差はない。In mounting this semiconductor device, FIG.
As shown in FIG. 7A, first, as in the prior art, the lead 3 of the first film carrier semiconductor device is cut into a predetermined length, and then the lead 3 is bonded onto the printed circuit board 11 as shown in FIG. The lead 3 may be fixed to the bonding pad 12 on the printed circuit board 11 by outer lead bonding, and the mounting of the laminated structure can be realized without using any special method or device. The density and the memory capacity per unit area can be increased. In addition, when this embodiment is used, there is no large difference in the mounting density from the one that is sequentially stacked at the time of mounting.
【0025】図8は、本発明の第2の実施例の平面図で
ある。FIG. 8 is a plan view of a second embodiment of the present invention.
【0026】第2の実施例は、図8に示す様に、第1の
実施例に対し、半導体チップにメモリーIC以外のもの
を使用した場合である。In the second embodiment, as shown in FIG. 8, a semiconductor chip other than the memory IC is used for the first embodiment.
【0027】このため、第1,第2のフィルムキャリア
半導体装置のリード3は、特殊な場合を除いて独立する
必要があり、OLBパッドは第1のフィルムキャリア半
導体装置に搭載されている半導体チップに接続されてい
るリードと接続されていない。For this reason, the leads 3 of the first and second film carrier semiconductor devices need to be independent except for special cases, and the OLB pad is used for the semiconductor chip mounted on the first film carrier semiconductor device. Not connected to the lead connected to
【0028】第2の実施例の場合、第1の実施例と同
様、実装前に電気選別及びバイアス試験を行なうことは
もちろん、実装密度の向上、即ち、機能の密度向上が実
現できる。In the case of the second embodiment, similarly to the first embodiment, it is possible not only to carry out an electrical selection and a bias test before mounting but also to improve the mounting density, that is, to improve the function density.
【0029】尚、第1,第2の実施例では、2個の積み
重ねによる構造を示したが積み重ねる個数に制限がない
ことは言うまでもない。In the first and second embodiments, the structure is shown by stacking two pieces. However, it is needless to say that the number of stacked pieces is not limited.
【0030】[0030]
【発明の効果】以上説明したように本発明は、第1のフ
ィルムキャリア半導体装置上のOLBパッド上に第2,
第3のフィルムキャリア半導体を重ねてアウターリード
ボンディングして接続することにより、客先でプリント
基板等に実装する特別な方法,装置を必要とすることな
く複数個の積層構造の実装が可能となり、実装密度を向
上できるという効果がある。As described above, according to the present invention, the second film carrier semiconductor device is provided on the OLB pad on the second film carrier semiconductor device.
By stacking the third film carrier semiconductors and connecting them by outer lead bonding, it is possible to mount a plurality of laminated structures without requiring a special method and device for mounting on a printed circuit board or the like at the customer's side. There is an effect that the mounting density can be improved.
【0031】又、積層構造とすることで配線長を短くで
きること等による電気的特性が向上するという効果もあ
る。The laminated structure also has the effect of improving the electrical characteristics due to the fact that the wiring length can be shortened.
【図1】本発明の第1の実施例の一例の平面図である。FIG. 1 is a plan view of an example of a first embodiment of the present invention.
【図2】図1の断面図である。FIG. 2 is a sectional view of FIG.
【図3】本発明の第1の実施例の他の例の断面図であ
る。FIG. 3 is a sectional view of another example of the first embodiment of the present invention.
【図4】図1の下層の第1のフィルムキャリア半導体装
置の平面図である。FIG. 4 is a plan view of a lower first film carrier semiconductor device of FIG. 1;
【図5】図4の第1のフィルムキャリア半導体装置に積
層される第2のフィルムキャリア半導体装置の平面図で
ある。FIG. 5 is a plan view of a second film carrier semiconductor device stacked on the first film carrier semiconductor device of FIG. 4;
【図6】第1の実施例の一例の積層方法を説明する工程
順に示した断面図である。FIG. 6 is a cross-sectional view showing the order of steps for explaining a laminating method according to an example of the first embodiment;
【図7】図1の第1の実施例の半導体装置をプリント基
板に実装する方法を説明する工程順に示した断面図であ
る。7A to 7C are cross-sectional views illustrating a method of mounting the semiconductor device of the first embodiment of FIG. 1 on a printed circuit board in a process order.
【図8】本発明の第2の実施例の平面図である。FIG. 8 is a plan view of a second embodiment of the present invention.
【図9】従来のフィルムキャリア半導体装置の一例の平
面図及びその断面図である。FIG. 9 is a plan view and a sectional view of an example of a conventional film carrier semiconductor device.
【図10】図9のフィルムキャリア半導体装置を樹脂封
止した断面図である。FIG. 10 is a cross-sectional view of the film carrier semiconductor device of FIG. 9 sealed with a resin.
【図11】図10の樹脂封止したフィルムキャリア半導
体装置をプリント基板に実装した断面図である。11 is a cross-sectional view of the resin-sealed film carrier semiconductor device of FIG. 10 mounted on a printed circuit board.
【図12】従来のフィルムキャリア半導体装置を積層し
た半導体装置の第1の例の断面図である。FIG. 12 is a cross-sectional view of a first example of a semiconductor device in which conventional film carrier semiconductor devices are stacked.
【図13】従来のフィルムキャリア半導体装置を積層し
た半導体装置の第2の例の断面図である。FIG. 13 is a cross-sectional view of a second example of a semiconductor device in which conventional film carrier semiconductor devices are stacked.
【図14】従来のフィルムキャリア半導体装置を積層し
た半導体装置の第3の例の断面図である。FIG. 14 is a sectional view of a third example of a semiconductor device in which conventional film carrier semiconductor devices are stacked.
【符号の説明】 1 スプロケットホール 2 デバイスホール 3 リード 4 電気選別用パッド 5 半導体チップ 6 バンプ 7 サスペンダ 8 OLBパッド 9 樹脂 10 接着剤 11 プリント基板 12 ボンディングパッド 13 外囲器 14 外部端子 15 封止樹脂 16 チップセレクト用リード[Description of Signs] 1 Sprocket hole 2 Device hole 3 Lead 4 Electric selection pad 5 Semiconductor chip 6 Bump 7 Suspender 8 OLB pad 9 Resin 10 Adhesive 11 Printed circuit board 12 Bonding pad 13 Envelope 14 External terminal 15 Sealing resin 16 Chip Select Lead
Claims (1)
決め用のスプロケットホールと半導体チップが入るデバ
イスホールと金属より成るリードと電気選別用パッドが
形成されたフィルムキャリアテープと、少くとも電極パ
ッドと該電極パッド上に形成された突起状の金属バンプ
を有する半導体チップとを備え前記リードと前記バンプ
が接続されたフィルムキャリ半導体装置が複数個積層さ
れた半導体装置において、最下層の前記フィルムキャリ
ア半導体装置に絶縁フィルム枠のサスペンダと該サスペ
ンダ上にOLBパッドを設け、順次積層される前記フィ
ルムキャリア半導体装置のそれぞれが前記OLBパッド
上にアウターリードボンディングされた少くとも2層の
積層構造を有することを特徴とする半導体装置。1. A film carrier tape having at least a sprocket hole for transport and positioning, a device hole for receiving a semiconductor chip, a lead made of metal, and a pad for electric selection formed on an insulating film; A semiconductor chip having a protruding metal bump formed on an electrode pad, and a plurality of film-carrying semiconductor devices having the leads and the bumps connected to each other; Wherein a suspender for an insulating film frame and an OLB pad are provided on the suspender, and each of the film carrier semiconductor devices sequentially laminated has a laminated structure of at least two layers which are outer lead bonded on the OLB pad. Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209050A JP2884837B2 (en) | 1991-08-21 | 1991-08-21 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209050A JP2884837B2 (en) | 1991-08-21 | 1991-08-21 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547834A JPH0547834A (en) | 1993-02-26 |
| JP2884837B2 true JP2884837B2 (en) | 1999-04-19 |
Family
ID=16566425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209050A Expired - Lifetime JP2884837B2 (en) | 1991-08-21 | 1991-08-21 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884837B2 (en) |
-
1991
- 1991-08-21 JP JP3209050A patent/JP2884837B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547834A (en) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| JP3481444B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3838331B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| US5894107A (en) | Chip-size package (CSP) using a multi-layer laminated lead frame | |
| US20030230801A1 (en) | Semiconductor device assemblies and packages including multiple semiconductor devices and methods | |
| JPS6355213B2 (en) | ||
| US6664618B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
| JP2002009236A (en) | Multilayer semiconductor device and method of manufacturing the same | |
| JPH07153903A (en) | Semiconductor device package | |
| JP2953899B2 (en) | Semiconductor device | |
| JPH05211275A (en) | Semiconductor device and manufacture thereof | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| KR100673379B1 (en) | Laminated package and its manufacturing method | |
| JP2001332580A (en) | Semiconductor device and manufacturing method thereof | |
| US6911721B2 (en) | Semiconductor device, method for manufacturing semiconductor device and electronic equipment | |
| US7154171B1 (en) | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor | |
| JP2002076251A (en) | Semiconductor device | |
| JP2884837B2 (en) | Semiconductor device | |
| JPH10242379A (en) | Semiconductor module | |
| KR100592785B1 (en) | Stacked package with chip scale packages | |
| JP2004200665A (en) | Semiconductor device and method of manufacturing the same | |
| JP2004200665A6 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003037244A (en) | Semiconductor device tape carrier and semiconductor device using the same | |
| JPH0810746B2 (en) | Memory module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |