Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2891199B2 - Design support equipment - Google Patents
[go: Go Back, main page]

JP2891199B2 - Design support equipment - Google Patents

Design support equipment

Info

Publication number
JP2891199B2
JP2891199B2 JP8240274A JP24027496A JP2891199B2 JP 2891199 B2 JP2891199 B2 JP 2891199B2 JP 8240274 A JP8240274 A JP 8240274A JP 24027496 A JP24027496 A JP 24027496A JP 2891199 B2 JP2891199 B2 JP 2891199B2
Authority
JP
Japan
Prior art keywords
design
macro
history file
connection information
editing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8240274A
Other languages
Japanese (ja)
Other versions
JPH1091658A (en
Inventor
牧子 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8240274A priority Critical patent/JP2891199B2/en
Publication of JPH1091658A publication Critical patent/JPH1091658A/en
Application granted granted Critical
Publication of JP2891199B2 publication Critical patent/JP2891199B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、設計データが階層
構造を持つ場合の設計手法を支援する設計支援装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a design support apparatus for supporting a design technique when design data has a hierarchical structure.

【0002】[0002]

【従来の技術】従来、設計支援装置が、集積回路の設計
に用いられている。また、近年の集積回路は大規模化
し、回路全体を階層構造化、下位階層の各機能ブロック
(以降、マクロとも言う。)に分割して、各マクロ別に
設計をすすめるケースが一般的である。その場合の処理
手順例を以下に説明する。
2. Description of the Related Art Conventionally, a design support apparatus has been used for designing an integrated circuit. Further, in recent years, the scale of an integrated circuit has been increased, and the entire circuit is generally structured in a hierarchical structure, divided into functional blocks (hereinafter, also referred to as macros) in lower layers, and design is generally performed for each macro. An example of the processing procedure in that case will be described below.

【0003】設計者が最上位回路を作成する。設計者
が、マクロAを選択する。設計者はマクロAの次に起動
する設計ステップを考え、設計支援装置上で各設計ステ
ップの選択メニューを開き、次のステップのツールを起
動する。マクロBに対しても同様である。
[0003] A designer creates a top-level circuit. The designer selects the macro A. The designer considers a design step to be started next to the macro A, opens a selection menu of each design step on the design support device, and starts a tool of the next step. The same applies to macro B.

【0004】本願発明と技術分野が類似する従来例とし
て、特開平5−159011号公報および特開平5−1
59012号公報の「設計支援装置」がある。本従来の
公報例では、論理装置の設計データを入力し、この論理
装置のシミュレーションを行った後、集積回路化すると
ころの設計データのみを自動的に抽出し、集積回路を製
造するものである。
[0004] As conventional examples similar in technical field to the present invention, Japanese Patent Laid-Open Nos. 5-159011 and 5-1 have been disclosed.
Japanese Patent Application Laid-Open No. 59012 discloses a “design support device”. In this conventional publication, design data of a logic device is input, a simulation of the logic device is performed, and then only design data to be integrated is automatically extracted to manufacture an integrated circuit. .

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記に
記述した従来の設計支援装置においては、各マクロ毎に
設計の進捗が異なる場合、設計者が各マクロについての
設計の進捗を把握し制御する必要がある。よって、複数
人数で設計作業を進めている場合、前回までの各マクロ
毎の設計の進捗を、別の設計者へ頻繁に情報伝達しなけ
ればならない。これは、考える以上に手間を要し、繁雑
である。また、複数人数で設計を進めている場合の各マ
クロの設計の進捗情報の伝達は、困難である問題を伴
う。
However, in the conventional design support apparatus described above, when the design progress differs for each macro, the designer needs to grasp and control the design progress for each macro. There is. Therefore, when the design work is being performed by a plurality of people, it is necessary to frequently transmit the progress of the design for each macro up to the previous time to another designer. This is more tedious and complicated than you think. In addition, when a plurality of people are designing, transmission of design progress information of each macro involves a problem that is difficult.

【0006】上記の各従来例の設計支援装置では、デー
タの管理、各設計ツールの起動といった機能が、フレー
ムワークにしかなかったので、設計のフローチャートの
中で、各ツールからフレームワークに戻るという作業が
必要である。
In each of the above-described conventional design support devices, functions such as data management and activation of each design tool exist only in the framework. Therefore, in the design flowchart, each tool returns to the framework. Work is needed.

【0007】本発明は、階層構造の各マクロ毎の設計手
順の制御を行う設計支援装置を提供することを目的とす
る。
An object of the present invention is to provide a design support apparatus for controlling a design procedure for each macro having a hierarchical structure.

【0008】[0008]

【課題を解決するための手段】かかる目的を達成するた
め、本発明の設計支援装置は、階層構造を有する回路接
続情報に対して下位階層の各マクロを抽出するマクロ抽
出装置と、抽出されたマクロ毎に履歴ファイルを作成す
る履歴ファイル作成装置と、履歴ファイルを参照して各
マクロに関する設計ステップを制御する設計制御装置
と、を有して構成されることを特徴としている。
In order to achieve the above object, a design support apparatus according to the present invention comprises: a macro extracting apparatus for extracting each macro of a lower hierarchy from circuit connection information having a hierarchical structure; It is characterized by having a history file creation device that creates a history file for each macro, and a design control device that controls a design step for each macro with reference to the history file.

【0009】さらに、上記の設計支援装置は、各マクロ
間および各マクロ内の接続情報をチェックするルールチ
ェック装置と、接続情報とパタンとを入力してシミュレ
ートするシミュレータと、パタンを作成・編集するパタ
ンエディタと、設計制御装置の命令を受け履歴ファイル
の処理記述の編集を行う履歴ファイル編集装置とを有し
て構成され、階層構造を持つ設計データの上位階層を作
成するとき、各マクロ毎の履歴ファイルを作成し、各マ
クロ毎の設計手順を制御するとよい。
Further, the above-mentioned design support device includes a rule check device for checking connection information between and within each macro, a simulator for inputting connection information and a pattern and simulating the same, and creating / editing a pattern. And a history file editing device that receives instructions from the design control device and edits the processing description of the history file. It is advisable to create a history file and control the design procedure for each macro.

【0010】なお、設計支援装置は、さらに、履歴ファ
イルを記録するヒストリーファイルを有して構成され、
設計の履歴の管理を可能とするとよい。
[0010] The design support device further includes a history file for recording a history file.
It is desirable to be able to manage the history of design.

【0011】[0011]

【発明の実施の形態】次に添付図面を参照して本発明に
よる設計支援装置の実施形態を詳細に説明する。図1お
よび図2を参照すると本発明の設計支援装置の一実施形
態が示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a design support apparatus according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 and FIG. 2 show an embodiment of the design support apparatus of the present invention.

【0012】図1は、本発明の設計支援装置の実施形態
を示す構成図である。本実施形態の設計支援装置は、接
続情報編集装置1、マクロ抽出装置2、履歴ファイル作
成装置3、設計ルールチェック装置4、パタンエディタ
5、シミュレータ6、設計制御装置7、履歴ファイル編
集装置8、マクロヒストリーファイル9および表示装置
10とで構成される。
FIG. 1 is a configuration diagram showing an embodiment of a design support apparatus according to the present invention. The design support device of the present embodiment includes a connection information editing device 1, a macro extraction device 2, a history file creation device 3, a design rule check device 4, a pattern editor 5, a simulator 6, a design control device 7, a history file editing device 8, It comprises a macro history file 9 and a display device 10.

【0013】上記構成各部において、接続情報編集装置
1は、設計データの最上位階層の接続情報を作成・編集
する機能と、各マクロ内部の接続情報を作成・編集する
機能とを有する。また、接続情報編集装置1からの最上
位階層の接続情報および各マクロ内部の接続情報が、表
示装置10において表示され、設計者が表示装置上でど
のマクロを選択したかを判断する機能も有する。
In each of the above components, the connection information editing apparatus 1 has a function of creating and editing connection information of the highest hierarchy of design data and a function of creating and editing connection information inside each macro. Further, the connection information of the highest hierarchy and the connection information inside each macro from the connection information editing device 1 are displayed on the display device 10 and have a function of determining which macro is selected by the designer on the display device. .

【0014】マクロ抽出装置2は、設計データの最上位
階層から、各マクロを抽出する機能を有する。履歴ファ
イル作成装置3は、抽出された各マクロのそれぞれにつ
いて履歴ファイル作成機能を有する。設計ルールチェッ
ク装置4は、接続情報をチェックする機能を有する。パ
タンエディタ5は、接続情報とともにシミュレータ6に
入力するパタンを作成・編集する機能を有する。
The macro extracting device 2 has a function of extracting each macro from the highest hierarchy of the design data. The history file creation device 3 has a history file creation function for each of the extracted macros. The design rule check device 4 has a function of checking connection information. The pattern editor 5 has a function of creating and editing a pattern to be input to the simulator 6 together with connection information.

【0015】シミュレータ6は、接続情報とパタンとを
入力してシミュレートする機能を有する。設計制御装置
7は、各マクロの履歴ファイルを参照して、図2で説明
されているような動作を行う機能を有する。履歴ファイ
ル編集装置8は、設計制御装置7の命令を受け、履歴フ
ァイルの処理記述の編集を行う。ヒストリーファイル9
は、履歴ファイルを記録する記憶部である。履歴ファイ
ルは、各マクロ毎に記録され、マクロ単位での設計履歴
の管理を可能とする。
The simulator 6 has a function of simulating by inputting connection information and a pattern. The design control device 7 has a function of performing the operation as described with reference to FIG. 2 by referring to the history file of each macro. The history file editing device 8 receives a command from the design control device 7 and edits the processing description of the history file. History file 9
Is a storage unit for recording a history file. The history file is recorded for each macro, and enables management of the design history in macro units.

【0016】図2は、上記構成の設計支援装置における
設計制御処理手順例を表わしたフローチャートである。
図2において、設計者が所定のマクロを選択すると、設
計制御装置7は、設計者が選択したマクロの履歴ファイ
ルを参照する。履歴ファイルの今までの処理履歴記述が
ない場合(S1/YES)、そのマクロ内部の接続情報
を作成するステップS11を起動する。ステップS11
の後、設計者がマクロ内部の接続情報の作成を終了する
と、履歴ファイル編集装置8に履歴ファイルの更新を要
求(S15)し、履歴ファイルの処理記述の最後に、
“マクロ内部接続情報作成終了”が記述される。この更
新の終了後に、履歴ファイルの処理記述のチェック工程
(S1)へ再度戻る。
FIG. 2 is a flow chart showing an example of a design control processing procedure in the design support apparatus having the above configuration.
In FIG. 2, when the designer selects a predetermined macro, the design control device 7 refers to the history file of the macro selected by the designer. If there is no description of the processing history so far in the history file (S1 / YES), step S11 for creating connection information inside the macro is started. Step S11
After that, when the designer finishes creating the connection information inside the macro, the history file editing device 8 is requested to update the history file (S15), and at the end of the processing description of the history file,
"End of macro internal connection information creation" is described. After the update is completed, the process returns to the process step (S1) for checking the process description of the history file.

【0017】次に設計者が選択したマクロの履歴ファイ
ルの処理記述の最後が、“マクロ内部接続情報作成終
了”であるとする(S1/NO、S2/YES)。この
場合は、次のステップとして設計ルールチェック装置を
起動する(S12)。その後に、処理ファイルの処理記
述の更新をして(S15)、ステップS1へ戻る。
Next, it is assumed that the end of the processing description of the macro history file selected by the designer is "macro internal connection information creation end" (S1 / NO, S2 / YES). In this case, the design rule check device is started as the next step (S12). Thereafter, the process description of the process file is updated (S15), and the process returns to step S1.

【0018】設計ルールチェック装置4にてエラーが検
出されたら(S3/YES)、ステップS11のマクロ
内部接続方法作成ステップを起動し、接続情報の編集作
業に戻る。設計ルールチェック装置4にてエラーが検出
されなければ(S4/YES)、次のステップであるパ
タンエディタステップS13を起動してパタン作成に進
む。パタン作成が終了したら(S5/YES)、次のス
テップであるシミュレーションステップS14を起動し
てシミュレータに進む。
If an error is detected by the design rule check device 4 (S3 / YES), the macro internal connection method creation step of step S11 is started, and the process returns to the connection information editing operation. If no error is detected by the design rule check device 4 (S4 / YES), the next step, a pattern editor step S13, is started to proceed to pattern creation. When the pattern creation is completed (S5 / YES), the next step, a simulation step S14, is started, and the process proceeds to the simulator.

【0019】シミュレータにてエラーが検出されたら
(S6/NO)、次のステップ選択メニューを起動して
(S16)、接続情報作成に戻るか(S17/YE
S)、パタン作成に戻るか(S17/NO)の判定を設
計者に促す。その結果によって、ステップS11の接続
情報作成か、ステップS13のパタン作成に戻る。シミ
ュレータ6にてエラーが検出されなければ(S6/YE
S)、本処理手順は終了となる。
If an error is detected in the simulator (S6 / NO), the next step selection menu is activated (S16) and the process returns to the connection information creation (S17 / YE).
S) The designer is prompted to determine whether to return to pattern creation (S17 / NO). Based on the result, the process returns to the connection information creation in step S11 or the pattern creation in step S13. If no error is detected in the simulator 6 (S6 / YE
S), this processing procedure ends.

【0020】上記において、抽出されたマクロがA・B
・Cの3つとした場合についての処理手順を述べる。設
計者が最上位回路接続情報を作成する。作成された最上
位回路接続情報から、マクロ抽出装置2にて各マクロ
A,B,Cを抽出する。履歴ファイル作成部3にて、抽
出された各マクロそれぞれについて、履歴ファイルを作
成する。設計者が、最上位回路接続情報が表示されてい
る表示装置10にて、例えば、マクロAを選択する。接
続情報編集装置1が、選択されたマクロはマクロAであ
ると判断し、設計制御装置7に情報を伝達する。設計制
御装置7が、表示装置上でマクロAが選択されたという
情報を受け取り、マクロAの履歴ファイルの参照を実行
する。
In the above, the extracted macros are AB
A processing procedure for the case of three Cs will be described. A designer creates top-level circuit connection information. The macros A, B, and C are extracted by the macro extracting device 2 from the created highest-level circuit connection information. The history file creation unit 3 creates a history file for each of the extracted macros. The designer selects, for example, macro A on the display device 10 on which the highest-level circuit connection information is displayed. The connection information editing device 1 determines that the selected macro is the macro A, and transmits the information to the design control device 7. The design control device 7 receives the information that the macro A has been selected on the display device, and refers to the history file of the macro A.

【0021】マクロAの履歴ファイルの今までの処理履
歴記述がない場合、マクロAの内部の接続情報を作成す
るための接続情報編集ステップを起動する。ユーザがマ
クロAの内部接続情報作成を終了すると、設計制御装置
7が履歴ファイル編集装置8に履歴ファイルの編集を要
求する。履歴ファイル編集装置8は、マクロAの履歴フ
ァイルの処理記述の最後に“マクロ内接続情報作成終
了”を記述し、最上位回路接続情報が表示されている回
路図エディタに戻る。
If there is no description of the processing history so far in the history file of the macro A, a connection information editing step for creating connection information inside the macro A is started. When the user finishes creating the internal connection information of the macro A, the design control device 7 requests the history file editing device 8 to edit the history file. The history file editing device 8 describes “completion of macro connection information creation” at the end of the processing description of the history file of the macro A, and returns to the circuit diagram editor displaying the highest-level circuit connection information.

【0022】以後同様に、設計者が任意のマクロを選択
すると、図2の設計制御装置処理フローチャートに基づ
き、設計制御装置7が各マクロに関する設計ステップを
コントロールする。
Similarly, when the designer selects an arbitrary macro, the design control device 7 controls the design steps for each macro based on the processing flow chart of the design control device shown in FIG.

【0023】上記の手順によれば、設計支援装置は、設
計上のステップが異なるマクロに対して、マクロ別に履
歴ファイルを作成し、設計制御装置7が履歴ファイルを
参照して各マクロに対する次の設計ステップを判断し、
設計者ではなく設計支援装置自身が各マクロに対する設
計ステップを制御してくれる。
According to the above procedure, the design support apparatus creates a history file for each macro for different macro steps, and the design control device 7 refers to the history file to create the next file for each macro. Judge the design steps,
The design support device itself, not the designer, controls the design steps for each macro.

【0024】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。
The above embodiment is an example of a preferred embodiment of the present invention, but the present invention is not limited thereto, and various modifications can be made without departing from the gist of the present invention.

【0025】[0025]

【発明の効果】以上の説明より明らかなように、本発明
の設計支援装置は、階層構造を有する回路接続情報に対
して下位階層の各マクロを抽出する。抽出されたマクロ
毎に履歴ファイルを作成し、この履歴ファイルを参照し
て各マクロに関する設計ステップを制御する。よって、
階層構造を持つ設計データにおいて、各マクロ毎に設計
ステップが異なる場合、設計者ではなく設計支援装置が
設計ステップをコントロールするため、設計者の工数が
削減される。
As is apparent from the above description, the design support apparatus of the present invention extracts each lower-level macro from circuit connection information having a hierarchical structure. A history file is created for each extracted macro, and a design step for each macro is controlled with reference to the history file. Therefore,
In the design data having a hierarchical structure, when the design steps are different for each macro, the design support device controls the design steps instead of the designer, so that the man-hour of the designer is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の設計支援装置の実施形態を示すブロッ
ク構成図である。
FIG. 1 is a block diagram showing a design support apparatus according to an embodiment of the present invention.

【図2】図1の設計制御装置の処理フローチャートであ
る。
FIG. 2 is a processing flowchart of the design control device of FIG. 1;

【符号の説明】[Explanation of symbols]

1 接続情報編集装置 2 マクロ抽出装置 3 履歴ファイル作成装置 4 設計ルールチェック装置 5 パタンエディタ 6 シミュレータ 7 設計制御装置 8 履歴ファイル編集装置 9 ヒストリーファイル 10 表示装置 DESCRIPTION OF SYMBOLS 1 Connection information editing device 2 Macro extraction device 3 History file creation device 4 Design rule check device 5 Pattern editor 6 Simulator 7 Design control device 8 History file editing device 9 History file 10 Display device

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 階層構造を有する回路接続情報に対して
下位階層の各マクロを抽出するマクロ抽出装置と、 前記抽出されたマクロ毎に履歴ファイルを作成する履歴
ファイル作成装置と、 前記履歴ファイルを参照して前記各マクロに関する設計
ステップを制御する設計制御装置と、を有して構成され
ることを特徴とする設計支援装置。
A macro extraction device for extracting each macro in a lower hierarchy with respect to circuit connection information having a hierarchical structure; a history file creation device for creating a history file for each of the extracted macros; A design control device for controlling a design step for each macro with reference to the design support device.
【請求項2】 前記設計支援装置は、さらに、前記各マ
クロ間および各マクロ内の接続情報をチェックするルー
ルチェック装置と、前記接続情報とパタンとを入力して
シミュレートするシミュレータと、前記パタンを作成・
編集するパタンエディタと、前記設計制御装置の命令を
受け前記履歴ファイルの処理記述の編集を行う履歴ファ
イル編集装置とを有して構成され、前記階層構造を持つ
設計データの上位階層を作成するとき、前記各マクロ毎
の履歴ファイルを作成し、各マクロ毎の設計手順を制御
することを特徴とする請求項1記載の設計支援装置。
2. The design support device further comprises: a rule check device for checking connection information between and within each of the macros; a simulator for inputting and simulating the connection information and a pattern; Create
When creating an upper layer of the design data having the hierarchical structure, the pattern editor includes a pattern editor for editing, and a history file editing device for editing the processing description of the history file in response to an instruction from the design control device. 2. The design support apparatus according to claim 1, wherein a history file is created for each macro, and a design procedure for each macro is controlled.
【請求項3】 前記設計支援装置は、さらに、前記履歴
ファイルを記録するヒストリーファイルを有して構成さ
れ、設計の履歴の管理を可能としたことを特徴とする請
求項1または2記載の設計支援装置。
3. The design according to claim 1, wherein the design support device further includes a history file for recording the history file, and enables management of a design history. Support equipment.
JP8240274A 1996-09-11 1996-09-11 Design support equipment Expired - Lifetime JP2891199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8240274A JP2891199B2 (en) 1996-09-11 1996-09-11 Design support equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8240274A JP2891199B2 (en) 1996-09-11 1996-09-11 Design support equipment

Publications (2)

Publication Number Publication Date
JPH1091658A JPH1091658A (en) 1998-04-10
JP2891199B2 true JP2891199B2 (en) 1999-05-17

Family

ID=17057061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8240274A Expired - Lifetime JP2891199B2 (en) 1996-09-11 1996-09-11 Design support equipment

Country Status (1)

Country Link
JP (1) JP2891199B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5233933B2 (en) * 2009-09-15 2013-07-10 株式会社リコー Circuit design support system, circuit design support method, and circuit design support program
CN105372579B (en) * 2015-10-16 2018-03-02 浙江工业大学 A kind of fast and effectively circuit unit importance measure method

Also Published As

Publication number Publication date
JPH1091658A (en) 1998-04-10

Similar Documents

Publication Publication Date Title
US5423023A (en) Method and apparatus for providing a user configurable system which integrates and manages a plurality of different task and software tools
US20020068989A1 (en) Method and apparatus for designing integrated circuits and storage medium for storing the method
US20090070686A1 (en) Method, system, and program product for controlling a display on a data editing screen
US5130932A (en) Generating device for production system simulator
JP2008217651A (en) Design support apparatus, design support method, and program
JP2891199B2 (en) Design support equipment
CN107273136A (en) Support multilingual method and device
JPH08263246A (en) Information processing apparatus and user interface control method
JP5979889B2 (en) Control logic updating apparatus, processing method thereof, and program
JP4113652B2 (en) Housing development design system
JP4259896B2 (en) Operation recording / playback program
JP2967174B2 (en) Design equipment
JP4617212B2 (en) Design support device
JP3102222B2 (en) Knowledge acquisition method and its implementation device
KR100284487B1 (en) Integrated Database Environment Management Method
JP2008225883A (en) Data processing apparatus and program therefor
JPH0896018A (en) CAD tool management method and automatic circuit design system
JP2002312206A (en) State transition information verification device and state transition information verification method
JPH06337826A (en) Communication protocol data editing device
JPH04367934A (en) System design/development supporting tool
JPH0485614A (en) Method for controlling hierarchical menu
JPH0573241A (en) Screen input editing/display control system
JP2006178545A (en) Information processing system and information processing method
JPH10260956A (en) Presentation system with scenario change function
JPH03116275A (en) Test pattern production method and its processing system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990126