JP2891264B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2891264B2 JP2891264B2 JP3006190A JP3006190A JP2891264B2 JP 2891264 B2 JP2891264 B2 JP 2891264B2 JP 3006190 A JP3006190 A JP 3006190A JP 3006190 A JP3006190 A JP 3006190A JP 2891264 B2 JP2891264 B2 JP 2891264B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- silicon wafer
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 230000002950 deficient Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Dicing (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、ダイオード、トランジスタ、IC等の半導
体装置の製造方法に関し、詳しく言えばウェハの分割不
良防止に関する。
体装置の製造方法に関し、詳しく言えばウェハの分割不
良防止に関する。
(ロ)従来の技術 従来の半導体装置の製造方法を、ダイオードの場合を
例に取り、第2図(a)〜(e)を参照しながら説明す
る。第2図(a)では、N+のシリコンウェハ11に、熱拡
散等の手段により、N層12b、P+層12aを順に形成し、P
−N接合を得た状態を示している。13は、シリコン酸化
膜である。
例に取り、第2図(a)〜(e)を参照しながら説明す
る。第2図(a)では、N+のシリコンウェハ11に、熱拡
散等の手段により、N層12b、P+層12aを順に形成し、P
−N接合を得た状態を示している。13は、シリコン酸化
膜である。
シリコンウェハ11の表面11a、裏面11bには、それぞれ
電極15a、15bが形成される〔第2図(b)参照〕。これ
ら電極15a、15bは、金属材料を真空蒸着、スパッタ、印
刷あるいはめっきにより成膜したものである。電極15
a、15bの形成されたシリコンウェハ11は、ダイシングラ
インに沿って、表面11aより裏面11bに向けてハーフダイ
シングされる〔第2図(c)参照〕。ハーフダイシング
とは、シリコンウェハ11の裏面11b側を切断しないで少
し残すことであり、ダイシング溝16aにより、ウェハの
形態を保ったままで、各ダイオードが電気的に分離され
る。従って、この状態で各ダイオードの特性を順次チェ
ックして行く。なお、ハーフダイシングは、上述のよう
に、シリコンウェハ裏面側の電極が比較的薄く形成され
ている場合に適用されるダイシング方法である。
電極15a、15bが形成される〔第2図(b)参照〕。これ
ら電極15a、15bは、金属材料を真空蒸着、スパッタ、印
刷あるいはめっきにより成膜したものである。電極15
a、15bの形成されたシリコンウェハ11は、ダイシングラ
インに沿って、表面11aより裏面11bに向けてハーフダイ
シングされる〔第2図(c)参照〕。ハーフダイシング
とは、シリコンウェハ11の裏面11b側を切断しないで少
し残すことであり、ダイシング溝16aにより、ウェハの
形態を保ったままで、各ダイオードが電気的に分離され
る。従って、この状態で各ダイオードの特性を順次チェ
ックして行く。なお、ハーフダイシングは、上述のよう
に、シリコンウェハ裏面側の電極が比較的薄く形成され
ている場合に適用されるダイシング方法である。
さらに、シリコンウェハ裏面11bには延伸性を有する
ウェハシート17が貼着される〔第2図(d)参照〕。ウ
ェハシート17を貼着した状態で、シリコンウェハ11をク
ラッキングして、シリコンウェハ11を各チップ18に分割
する。そして、ウェハシート17を引き伸ばすと、各チッ
プ18が一つ一つ分離する〔第2図(e)参照〕。こうし
て分離されたチップ18を、コレット等で吸着し、リード
上にダイボンディングする。
ウェハシート17が貼着される〔第2図(d)参照〕。ウ
ェハシート17を貼着した状態で、シリコンウェハ11をク
ラッキングして、シリコンウェハ11を各チップ18に分割
する。そして、ウェハシート17を引き伸ばすと、各チッ
プ18が一つ一つ分離する〔第2図(e)参照〕。こうし
て分離されたチップ18を、コレット等で吸着し、リード
上にダイボンディングする。
(ハ)発明が解決しようとする課題 上記従来の半導体装置の製造方法では、シリコンウェ
ハ11をクラッキングして、ウェハシート17を引き伸ばす
際、電極15bを構成する金属のじん性により、チップ18
同志が完全に分離せず、第2図(f)に示すようにつな
がった状態となることがある。このようにチップ18がつ
ながっていると、ダイボンディングの前に手で切り離す
必要があり、製品不良にもつながる。
ハ11をクラッキングして、ウェハシート17を引き伸ばす
際、電極15bを構成する金属のじん性により、チップ18
同志が完全に分離せず、第2図(f)に示すようにつな
がった状態となることがある。このようにチップ18がつ
ながっていると、ダイボンディングの前に手で切り離す
必要があり、製品不良にもつながる。
この発明は、上記に鑑みなされたもので、ウェハの分
割不良を防止できる、半導体装置の製造方法の提供を目
的としている。
割不良を防止できる、半導体装置の製造方法の提供を目
的としている。
(ニ)課題を解決するための手段 上記課題を解決するため、この発明の半導体装置の製
造方法は、ウェハの表面及び裏面のそれぞれに電極を形
成し、このウェハを表面より裏面に向けてハーフダイシ
ングし、このウェハ裏面にシートを貼着したのち、この
ウェハをクラッキングし、前記シートを引き伸ばしてウ
ェハを個々のチップに分離する方法において、前記ウェ
ハ裏面に電極を形成する前に、この裏面にダイシングラ
インに沿ってマスクを形成し、このマスク以外のウェハ
裏面部分に電極を形成した後に且つシート貼着前に、前
記マスクを除去することを特徴とするものである。
造方法は、ウェハの表面及び裏面のそれぞれに電極を形
成し、このウェハを表面より裏面に向けてハーフダイシ
ングし、このウェハ裏面にシートを貼着したのち、この
ウェハをクラッキングし、前記シートを引き伸ばしてウ
ェハを個々のチップに分離する方法において、前記ウェ
ハ裏面に電極を形成する前に、この裏面にダイシングラ
インに沿ってマスクを形成し、このマスク以外のウェハ
裏面部分に電極を形成した後に且つシート貼着前に、前
記マスクを除去することを特徴とするものである。
(ホ)作用 この発明の半導体装置の製造方法では、マスクがあっ
た所には電極が形成されない。従って、ウェハ裏面で
は、ダイシングラインに沿って電極が形成されていない
ことにより、クラッキングの際に、電極金属のじん性に
より生じる分割不良を防止することが可能となる。
た所には電極が形成されない。従って、ウェハ裏面で
は、ダイシングラインに沿って電極が形成されていない
ことにより、クラッキングの際に、電極金属のじん性に
より生じる分割不良を防止することが可能となる。
(ヘ)実施例 この発明の一実施例を第1図に基づいて以下に説明す
る。
る。
第1図(a)は、シリコンウェハ1の断面を示してい
る。このシリコンウェハ1は、例えばN+型のシリコン
で、その表面1a側には、N層2b、P+層2aが熱拡散層等の
手段により形成され、P−N接合が構成される。3は、
シリコン酸化膜(SiO2)であり、P+層2a表面を除いてシ
リコンウェハ表面1aを被覆する。
る。このシリコンウェハ1は、例えばN+型のシリコン
で、その表面1a側には、N層2b、P+層2aが熱拡散層等の
手段により形成され、P−N接合が構成される。3は、
シリコン酸化膜(SiO2)であり、P+層2a表面を除いてシ
リコンウェハ表面1aを被覆する。
シリコンウェハ1の表面1a、裏面1bには、それぞれレ
ジスト4a、4bが形成される〔第1(b)参照〕。レジス
ト4aは、表面1aの電極をパターン付けするものである。
また、レジスト4bは、ダイシングラインlに沿って帯状
に形成される。これらレジスト4a、4bは、例えばホトレ
ジストを表面1a、裏面1bにそれぞれスピンコートし、ホ
トマスクを用いて露光した後、現像して不要部分を除去
するホトリソグラフィーを適用して形成する。
ジスト4a、4bが形成される〔第1(b)参照〕。レジス
ト4aは、表面1aの電極をパターン付けするものである。
また、レジスト4bは、ダイシングラインlに沿って帯状
に形成される。これらレジスト4a、4bは、例えばホトレ
ジストを表面1a、裏面1bにそれぞれスピンコートし、ホ
トマスクを用いて露光した後、現像して不要部分を除去
するホトリソグラフィーを適用して形成する。
シリコンウェハ表面1a、裏面1bには、真空蒸着、スパ
ッタリング、印刷等の手段を適用して、それぞれ電極5
a、5bが形成される〔第1図(c)参照〕。
ッタリング、印刷等の手段を適用して、それぞれ電極5
a、5bが形成される〔第1図(c)参照〕。
そして、レジスト4a、4bをそれぞれ剥離する〔第1図
(d)参照〕。シリコンウェハ裏面1bでは、ダイシング
ラインlに沿って、帯状に電極の形成されていない部分
が現れる〔第1図(d)参照〕。なお、レジスト5a、5b
には、その上に電極が形成されにくい材質が好ましい。
これはレジスト剥離時に電極部分が一緒に剥がれるのを
防止するためである。
(d)参照〕。シリコンウェハ裏面1bでは、ダイシング
ラインlに沿って、帯状に電極の形成されていない部分
が現れる〔第1図(d)参照〕。なお、レジスト5a、5b
には、その上に電極が形成されにくい材質が好ましい。
これはレジスト剥離時に電極部分が一緒に剥がれるのを
防止するためである。
シリコンウェハ1は、表面1aより裏面1bに向けて、ダ
イシングソウ6を用いてハーフダイシングする。このハ
ーフダイシングは、ダイシングラインlに沿って行わ
れ、シリコンウェハ1の裏面1b側の部分1cは切断せずに
残しておく。ダイシングソウ6によるダイシング溝6aに
よりシリコンウェハ1上のダイオードがそれぞれ電気的
に分離される。この状態で、各ダイオードにプローブを
あてて、その特性を検査し、不良のあるダイオードには
マークを付しておく。
イシングソウ6を用いてハーフダイシングする。このハ
ーフダイシングは、ダイシングラインlに沿って行わ
れ、シリコンウェハ1の裏面1b側の部分1cは切断せずに
残しておく。ダイシングソウ6によるダイシング溝6aに
よりシリコンウェハ1上のダイオードがそれぞれ電気的
に分離される。この状態で、各ダイオードにプローブを
あてて、その特性を検査し、不良のあるダイオードには
マークを付しておく。
次に、シリコンウェハ裏面1bに、延伸性を有するウェ
ハシート7が貼着される〔第1図(e)参照〕。このウ
ェハシート7は、第1図(e)には示してないが、シリ
コンウェハ1の外形よりも大きくされている。
ハシート7が貼着される〔第1図(e)参照〕。このウ
ェハシート7は、第1図(e)には示してないが、シリ
コンウェハ1の外形よりも大きくされている。
この状態でシリコンウェハ1をクラッキングして、個
々のチップ8に分割する。すなわち、シリコンウェハ1
のダイシングせずに残した部分1cにクラックを入れる。
そして、ウェハシート7を引き伸ばせば、シリコンウェ
ハ1がチップ8に分離する〔第1図(f)参照〕。
々のチップ8に分割する。すなわち、シリコンウェハ1
のダイシングせずに残した部分1cにクラックを入れる。
そして、ウェハシート7を引き伸ばせば、シリコンウェ
ハ1がチップ8に分離する〔第1図(f)参照〕。
電極5bは、ダイシングラインlに沿う部分には形成さ
れていないから、電極5bにクラックを入れて分割する必
要がなくなり、チップ8がつながったままになる分割不
良は生じない。従って、チップ8を手で分割する手間が
省け、製品不良も生じにくくなる。
れていないから、電極5bにクラックを入れて分割する必
要がなくなり、チップ8がつながったままになる分割不
良は生じない。従って、チップ8を手で分割する手間が
省け、製品不良も生じにくくなる。
分離されたチップ8は、不良のものを除いて、コレッ
ト等に吸着され、図示しないリード等の上にダイボンデ
ィングされる。
ト等に吸着され、図示しないリード等の上にダイボンデ
ィングされる。
なお、上記実施例では、ダイオードについて説明して
いるが、この発明はトランジスタ、IC等、ウェハをチッ
プに分割する工程を擁する、すべての半導体装置の製造
に適用可能である。
いるが、この発明はトランジスタ、IC等、ウェハをチッ
プに分割する工程を擁する、すべての半導体装置の製造
に適用可能である。
(ト)発明の効果 以上説明したように、この発明の半導体装置の製造方
法は、ウェハ裏面に電極を形成する前に、この裏面にダ
イシングラインに沿ってマスクを形成し、このマスク以
外のウェハ裏面部分に電極を形成した後に且つシート貼
着前に、前記マスクを除去することを特徴とするもので
あるから、ウェハの分割不良を有効に防止することがで
きる。又、電極形成時に電極をマスク上には形成しない
ので、ウェハ裏面全体に電極を形成する場合に比べて、
電極材が無駄にならない。
法は、ウェハ裏面に電極を形成する前に、この裏面にダ
イシングラインに沿ってマスクを形成し、このマスク以
外のウェハ裏面部分に電極を形成した後に且つシート貼
着前に、前記マスクを除去することを特徴とするもので
あるから、ウェハの分割不良を有効に防止することがで
きる。又、電極形成時に電極をマスク上には形成しない
ので、ウェハ裏面全体に電極を形成する場合に比べて、
電極材が無駄にならない。
【図面の簡単な説明】 第1図(a)、第1図(b)、第1図(c)、第1図
(d)、第1図(e)及び第1図(f)は、それぞれこ
の発明の一実施例に係るダイオードの製造工程を順に説
明する図、第2図(a)、第2図(b)、第2図
(c)、第2図(d)及び第2図(e)は、それぞれ従
来のダイオードの製造工程を順に説明する図、第2図
(f)は、この従来のダイオードの製造工程の問題点を
説明する図である。 1:シリコンウェハ、4a・4b:レジスト、 5a・5b:電極、7:ウェハシート、 8:チップ、l:ダイシングライン。
(d)、第1図(e)及び第1図(f)は、それぞれこ
の発明の一実施例に係るダイオードの製造工程を順に説
明する図、第2図(a)、第2図(b)、第2図
(c)、第2図(d)及び第2図(e)は、それぞれ従
来のダイオードの製造工程を順に説明する図、第2図
(f)は、この従来のダイオードの製造工程の問題点を
説明する図である。 1:シリコンウェハ、4a・4b:レジスト、 5a・5b:電極、7:ウェハシート、 8:チップ、l:ダイシングライン。
フロントページの続き (56)参考文献 特開 平1−225131(JP,A) 特開 昭61−287241(JP,A) 実開 昭58−34736(JP,U)
Claims (1)
- 【請求項1】ウェハの表面及び裏面のそれぞれに電極を
形成し、このウェハを表面より裏面に向けてハーフダイ
シングし、このウェハ裏面にシートを貼着したのち、こ
のウェハをクラッキングし、前記シートを引き伸ばして
ウェハを個々のチップに分離する半導体装置の製造方法
において、 前記ウェハ裏面に電極を形成する前に、この裏面にダイ
シングラインに沿ってマスクを形成し、このマスク以外
のウェハ裏面部分に電極を形成した後に且つシート貼着
前に、前記マスクを除去することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006190A JP2891264B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006190A JP2891264B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03234043A JPH03234043A (ja) | 1991-10-18 |
| JP2891264B2 true JP2891264B2 (ja) | 1999-05-17 |
Family
ID=12293303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006190A Expired - Lifetime JP2891264B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891264B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4659300B2 (ja) | 2000-09-13 | 2011-03-30 | 浜松ホトニクス株式会社 | レーザ加工方法及び半導体チップの製造方法 |
| CN101335235B (zh) | 2002-03-12 | 2010-10-13 | 浜松光子学株式会社 | 基板的分割方法 |
| JP4509720B2 (ja) * | 2002-03-12 | 2010-07-21 | 浜松ホトニクス株式会社 | レーザ加工方法 |
| AU2003211581A1 (en) * | 2002-03-12 | 2003-09-22 | Hamamatsu Photonics K.K. | Method of cutting processed object |
| TWI326626B (en) | 2002-03-12 | 2010-07-01 | Hamamatsu Photonics Kk | Laser processing method |
| TWI520269B (zh) | 2002-12-03 | 2016-02-01 | 濱松赫德尼古斯股份有限公司 | Cutting method of semiconductor substrate |
| EP2269765B1 (en) | 2003-07-18 | 2014-10-15 | Hamamatsu Photonics K.K. | Cut semiconductor chip |
| JP4563097B2 (ja) | 2003-09-10 | 2010-10-13 | 浜松ホトニクス株式会社 | 半導体基板の切断方法 |
| JP6591240B2 (ja) * | 2015-09-11 | 2019-10-16 | 株式会社東芝 | デバイスの製造方法 |
| JP2018018980A (ja) * | 2016-07-28 | 2018-02-01 | 株式会社ディスコ | デバイスウエーハの加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834736U (ja) * | 1981-08-31 | 1983-03-07 | 日本電気ホームエレクトロニクス株式会社 | 半導体ウエ−ハ |
| JPS61287241A (ja) * | 1985-06-14 | 1986-12-17 | Sharp Corp | 半導体素子の製造方法 |
| JPH01225131A (ja) * | 1988-03-04 | 1989-09-08 | Hitachi Ltd | 半導体装置 |
-
1990
- 1990-02-09 JP JP3006190A patent/JP2891264B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03234043A (ja) | 1991-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5919713A (en) | Semiconductor device and method of making | |
| JP2777426B2 (ja) | 半導体装置の製造方法 | |
| JP2891264B2 (ja) | 半導体装置の製造方法 | |
| JP2575795B2 (ja) | 半導体装置の製造方法 | |
| US7084047B2 (en) | Method for the production of individual monolithically integrated semiconductor circuits | |
| JP2922066B2 (ja) | 半導体装置の製造方法 | |
| US5599746A (en) | Method to eliminate polycide peeling at wafer edge using extended scribe lines | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JP3316371B2 (ja) | ウエハのスクライブライン構造 | |
| JP2913716B2 (ja) | 半導体装置 | |
| JP2001044141A (ja) | 半導体基板の切断方法 | |
| JPH08279478A (ja) | 半導体チップ製造方法 | |
| JPH08195483A (ja) | Soi基板及びその製造方法 | |
| JPS58137228A (ja) | 半導体装置の製造方法 | |
| JPH0595046A (ja) | センサー形成済基板のダイシング方法 | |
| JPH03205846A (ja) | 半導体装置の製造方法 | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| JP3066609B2 (ja) | 半導体ウエハ | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPH0645315A (ja) | 半導体装置及び半導体素子 | |
| JP4443092B2 (ja) | 半導体装置および製造方法 | |
| JP3061040B2 (ja) | 半導体装置の製造方法 | |
| JPS63269549A (ja) | 半導体集積回路の製造方法 | |
| JPS59121851A (ja) | 半導体装置の製造方法 | |
| JP2004071792A (ja) | 半導体装置および半導体装置の製造方法 |