JP2893774B2 - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JP2893774B2 JP2893774B2 JP33964889A JP33964889A JP2893774B2 JP 2893774 B2 JP2893774 B2 JP 2893774B2 JP 33964889 A JP33964889 A JP 33964889A JP 33964889 A JP33964889 A JP 33964889A JP 2893774 B2 JP2893774 B2 JP 2893774B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- temperature
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000004913 activation Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に外部から供
給された電源電圧を降圧して各部へ供給する降圧回路を
備えた半導体集積回路装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly, to a semiconductor integrated circuit device provided with a step-down circuit that steps down a power supply voltage supplied from the outside and supplies it to each unit.
〔従来の技術〕 近年、半導体集積回路装置（以下LSIという）は、微
細化に伴いLSIを構成するMOSトランジスタ等の劣化の問
題から、電源電圧を低くする必要が出てきた。しかし、
システム側からの要請から、外部からLSIへ供給する電
源電圧はそのままで、LSI内部で電源電圧を降下して用
いるようになってきた。[Related Art] In recent years, in a semiconductor integrated circuit device (hereinafter, referred to as an LSI), it is necessary to lower a power supply voltage due to a problem of deterioration of a MOS transistor and the like constituting the LSI with miniaturization. But,
In response to a request from the system, the power supply voltage supplied to the LSI from the outside has been used as it is, and the power supply voltage has been lowered inside the LSI for use.
従来、この種のLSIは、論文（１）：ヨーロピアン
ソリッドステート サーキッツ コンファレンス（Euro
pean Solid−State Circuits Conference）1988年の１
頁〜５頁に示されているように、内部の電源電圧降圧回
路から出力される電源電圧は、温度依存を無くすように
考えられていた。また、他の例では、温度が下がると内
部で発生する電源電圧が高くなるように構成されてい
る。Conventionally, this type of LSI has been described in the paper (1): European
Solid State Circuits Conference (Euro
pean Solid-State Circuits Conference) 1988 1
As shown on page 5 to page 5, the power supply voltage output from the internal power supply voltage step-down circuit has been considered to be independent of temperature. In another example, the power supply voltage generated internally increases as the temperature decreases.
〔発明が解決しようとする課題〕 上述した従来の半導体集積回路装置は、内部の電源電
圧降圧回路から出力される電源電圧が、温度変化に対
し、変動しないようにしているか或は温度が低くなると
高くなるになっているので、低温動作時に、各のMOSト
ランジスタに加わるストレスが実質的に増加し劣化する
という欠点がある。[Problems to be Solved by the Invention] In the above-described conventional semiconductor integrated circuit device, when the power supply voltage output from the internal power supply voltage step-down circuit does not fluctuate with respect to a temperature change, or when the temperature decreases, Since it becomes higher, there is a disadvantage that the stress applied to each MOS transistor is substantially increased and deteriorated during low-temperature operation.
これは、低温動作時には、同じ電圧（MOSトランジス
タのドレンイン電圧）で動作させたとき、室温や高温動
作時より、MOSトランジスタの劣化が大きくなるからで
ある。このことは、次の論文（２），（３）などに記さ
れている。This is because when operating at the same voltage (drain-in voltage of the MOS transistor) at the time of low-temperature operation, the deterioration of the MOS transistor is greater than at the time of operating at room temperature or at a high temperature. This is described in the following papers (2) and (3).
論文（２）：アイイーイーイー エレクトロン デバ
イス レターズ（IEEE ELECTRON DEVICE LETTERS），第
EDL−５巻，第５号,1984年５月,148〜150頁。Thesis (2): IEEE ELECTRON DEVICE LETTERS, No.
EDL-5, No. 5, May 1984, pp. 148-150.
論文（３）：アイイーイーイー エレクトロン デバ
イス レターズ（IEEE ELECTRON DEVICE LETTERS），第
EDL−６巻，第９号,1985年９月,450〜452頁。Thesis (3): IEEE ELECTRON DEVICE LETTERS, No.
EDL-6, No. 9, September 1985, pp. 450-452.
LSIの電源電圧は、MOSトランジスタのホットリキャリ
ア耐量で決まるが、上述したように、従来の電源電圧降
圧回路では、低温動作時においては、MOSトランジスタ
の劣化が大きくなるという重大な問題点がある。The power supply voltage of an LSI is determined by the hot-recarrier withstand capability of a MOS transistor. However, as described above, the conventional power supply voltage step-down circuit has a serious problem that the MOS transistor deteriorates greatly during low-temperature operation. .
従来は、このような点についてはまったく考慮されて
いなかった。Conventionally, such a point has not been considered at all.
さらにもし、これらのことを考慮して、従来回路で電
源電圧降圧回路を構成するとするならば、常温での電源
電圧を低くしなくてはならない為、LSIの動作速度など
の動作マージンが悪くなってしまうという問題点が存在
する。Furthermore, if the power supply voltage step-down circuit is configured with the conventional circuit in consideration of these points, the power supply voltage at room temperature must be lowered, and the operation margin such as the operation speed of the LSI will deteriorate. There is a problem that it will.
本発明の目的は、低温動作時におけるMOSトランジス
タの劣化を防止すると共に、常温動作時においてもMOS
トランジスタの動作特性を悪化させることのない半導体
集積回路装置を提供することにある。An object of the present invention is to prevent deterioration of a MOS transistor during low-temperature operation, and to prevent a MOS transistor from operating even at room temperature.
An object of the present invention is to provide a semiconductor integrated circuit device which does not deteriorate the operation characteristics of a transistor.
本発明の半導体集積回路装置は、少なくとも１つの抵
抗を含み温度変化に対して所定の温度係数で変化する信
号を出力する抵抗回路と、この抵抗回路の出力信号に従
って、外部から供給された電源電圧より低くかつ温度変
化に対して正の温度係数で変化する電圧を出力する増幅
回路とを備えた電源電圧降圧回路と、前記増幅回路の出
力電圧を電源電圧として動作する内部回路とを有してい
る。A semiconductor integrated circuit device according to the present invention includes a resistor circuit including at least one resistor and outputting a signal that changes at a predetermined temperature coefficient with respect to a temperature change, and a power supply voltage supplied from outside according to an output signal of the resistor circuit. A power supply voltage step-down circuit including an amplifier circuit that outputs a voltage that is lower and changes with a positive temperature coefficient with respect to temperature change, and an internal circuit that operates using the output voltage of the amplifier circuit as a power supply voltage. I have.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例を示す回路図である。 FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
抵抗回路１は、多結晶シリコンで形成され、所定の抵
抗値及び温度係数をもつ抵抗R1，R2を外部からの電源供
給端子（電源電圧VCC）と接地端子との間に直列接続
し、これら抵抗R1，R2の直列接続点から、温度変化に対
して所定の温度係数で変化する電圧V0を出力する。The resistor circuit 1 is formed of polycrystalline silicon, and has resistors R 1 and R 2 having predetermined resistance values and temperature coefficients connected in series between an external power supply terminal (power supply voltage V CC ) and a ground terminal. From the series connection point of these resistors R 1 and R 2 , a voltage V 0 that changes with a predetermined temperature coefficient with respect to a temperature change is output.
差動増幅回路２は、第１の入力端（＋）に抵抗回路１
からの電圧V0を入力し、第２の入力端（−）を出力端と
接続し、電圧V0に従って、外部から供給される電源電圧
VCCより低く、かつ温度変化に対して正の温度係数で変
化する電圧VOUTを出力する。The differential amplifier circuit 2 includes a resistor circuit 1 connected to a first input terminal (+).
Enter the voltage V 0 which the second input terminal (-) connected to an output end, and in accordance with the voltage V 0, the power supply voltage supplied from the outside
Outputs a voltage V OUT that is lower than V CC and changes with a positive temperature coefficient with respect to temperature change.
これら抵抗回路１及び差動増幅回路２により電源電圧
降圧回路10を形成している。The power supply voltage step-down circuit 10 is formed by the resistance circuit 1 and the differential amplifier circuit 2.
内部回路20は、電源電圧降圧回路10の差動増幅回路２
からの電圧VOUTを電源電圧として動作する。The internal circuit 20 is a differential amplifier circuit 2 of the power supply voltage step-down circuit 10.
It operates using the voltage VOUT from the power supply voltage.
次に、この実施例の動作について説明する。 Next, the operation of this embodiment will be described.
この実施例において、抵抗R1，R2の抵抗値を記号と同
じR1，R2とすると、電圧VOUTは次式で示される。In this embodiment, assuming that the resistance values of the resistors R 1 and R 2 are the same as the symbols, R 1 and R 2 , the voltage V OUT is expressed by the following equation.
VOUT＝V0 ＝VCCR2／（R1＋R2） …（１） （１）式から、温度が低下したときR2が小さくなる
か、R1が大きくなれば目的にかなうことになる。V OUT = V 0 = V CC R 2 / (R 1 + R 2 ) (1) From the equation (1), if the temperature decreases, R 2 becomes smaller or R 1 becomes larger. Become.
次に、具体的な設計方法について述べる。 Next, a specific design method will be described.
この実施例においては、抵抗R1，R2を形成する材料と
して、多結晶シリコンを用いている。多結晶シリコンに
よる抵抗の抵抗値には、次のような性質があることが知
られている。In this embodiment, polycrystalline silicon is used as a material for forming the resistors R 1 and R 2 . It is known that the resistance value of a resistor made of polycrystalline silicon has the following properties.
（ａ）抵抗値はドープする不純物濃度で制御できる。(A) The resistance value can be controlled by the impurity concentration to be doped.
（ｂ）温度特性としては、簡単な式、Ｒ＝R0・exp（Ea/
kT）で示すことができる。ここで、R0は多結晶シリコン
の構造で決まる定数、ｋはボルツマン定数、Ｔはケルビ
ン単位の温度、Eaは多結晶シリコンの構造で決まる活性
化エネルギーである。(B) As a temperature characteristic, a simple formula, R = R 0 · exp (E a /
kT). Here, R 0 is a constant determined by the structure of polycrystalline silicon, k is the Boltzmann constant, T is the Kelvin temperature, E a is the activation energy determined by the structure of polycrystalline silicon.
（ｃ）多結晶シリコンの抵抗値が大きいほど、Eaの値も
大きくなる。(C) the larger the resistance value of the polycrystalline silicon, the greater the value of E a.
また、発明者らの研究によれば、活性化エネルギーEa
と常温での抵抗値（抵抗率）との関係は、第２図に示す
とおりとなる。According to the research by the inventors, the activation energy E a
The relationship between the resistance and the resistance (resistivity) at room temperature is as shown in FIG.
これらのことを利用してこの実施例を実現する。すな
わち、活性化エネルギーEaが0.1eV程度の多結晶シリコ
ンを抵抗R2に用い、活性化エネルギーEaが0.2eV程度の
多結晶シリコンを抵抗R1に用いる。These embodiments are used to implement this embodiment. That is, the activation energy E a can using a polycrystalline silicon of about 0.1eV to the resistor R 2, the activation energy E a is used polycrystalline silicon of about 0.2eV to the resistor R 1.
このとき、常温300Kで抵抗R2，R1を各々8MΩ、2MΩに
なるように作っておくと、VCC＝5Vならば、VOUT＝4Vと
なる。また260Kの低温では、およびVOUT＝3.5Vとなる。At this time, if the resistors R 2 and R 1 are made to be 8 MΩ and 2 MΩ, respectively, at a normal temperature of 300 K, if V CC = 5 V, V OUT = 4 V. At a low temperature of 260K, V OUT = 3.5V.
この実施例では、このような電圧，温度範囲を選んで
考えたが、活性化エネルギーを必要に応じてその値を決
定すると、製品の使用温度範囲で、電圧VOUTを自由に設
定することができる。In this embodiment, such a voltage and temperature range is selected and considered. However, when the activation energy is determined as required, the voltage VOUT can be set freely within the operating temperature range of the product. it can.
また、抵抗R1，R2を通して流れる電流についても自由
に選択できる。更にまた、抵抗R1，R2を多結晶シリコン
で形成したが、活性化エネルギーの差を利用できる他の
材料を用いても実現できる。Also, the current flowing through the resistors R 1 and R 2 can be freely selected. Furthermore, although the resistors R 1 and R 2 are formed of polycrystalline silicon, the resistances R 1 and R 2 can be realized by using other materials that can utilize the difference in activation energy.
第３図は本発明の第２の実施例の回路図である。 FIG. 3 is a circuit diagram of a second embodiment of the present invention.
この実施例は、電源電圧VCCが高くなっても出力する
電圧VOUTが影響されないようにしたものである。In this embodiment, the output voltage V OUT is not affected even when the power supply voltage V CC increases.
この実施例では、 V2＝（R3＋R4）・V1／R4， VOUT＝V2 の関係があり、R3，R4はそれぞれ、抵抗値を8MΩ,4M
Ω、活性化エネルギーEaを0.1eV,0.2eV程度としてい
る。このとき、300KでVOUT＝4V、260KでVOUT＝3.5Vとな
る。また、基準電圧V1は1.5Vとしている。In this embodiment, V 2 = (R 3 + R 4 ) · V 1 / R 4 , and V OUT = V 2 , and R 3 and R 4 have resistance values of 8 MΩ and 4 M, respectively.
Omega, have the activation energy E a 0.1 eV, and about 0.2 eV. At this time, V OUT = 4V at 300K and V OUT = 3.5V at 260K. The reference voltages V 1 is set to 1.5V.
この実施例は、前述したように、電源電圧VCCが上昇
しても電圧VOUTに影響しないという利点がある。この様
子を第４図に示す。As described above, this embodiment has an advantage that even if the power supply voltage V CC rises, the voltage V OUT is not affected. This is shown in FIG.
以上説明したように本発明は、抵抗体の温度に対する
活性化エネルギー差を利用して、温度が下がると内部回
路へ供給する電源電圧を下げる電源電圧降圧回路を設け
た構成とすることにより、常温動作時においてもMOSト
ランジスタの動作特性を悪化させることなく、低温時で
の動作時におけるホットキャリアによるMOSトランジス
タの劣化を防ぐことができる効果がある。As described above, the present invention uses a difference in activation energy with respect to the temperature of a resistor to provide a power supply voltage step-down circuit that lowers a power supply voltage supplied to an internal circuit when the temperature falls, thereby achieving normal temperature. There is an effect that deterioration of the MOS transistor due to hot carriers during operation at a low temperature can be prevented without deteriorating the operation characteristics of the MOS transistor even during operation.
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示された実施例の抵抗回路における抵抗の抵抗
率対活性化エネルギーを示す特性図、第３図は本発明の
第２の実施例を示す回路図、第４図は第３図に示された
実施例の電源電圧に対する各部電圧の特性図である。 1,1A…抵抗回路、2,2A，2B…差動増幅回路、３…基準電
圧発生回路、10、10A…電源電圧降圧回路、20…内部回
路、R1〜R4…抵抗、T1…トランジスタ。FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a characteristic diagram showing resistance versus activation energy of a resistor in the resistor circuit of the embodiment shown in FIG. 1, and FIG. FIG. 4 is a circuit diagram showing a second embodiment of the present invention, and FIG. 4 is a characteristic diagram of the voltage of each part with respect to the power supply voltage of the embodiment shown in FIG. 1,1 A : resistor circuit, 2, 2 A , 2 B : differential amplifier circuit, 3: reference voltage generation circuit, 10, 10 A : power supply voltage step-down circuit, 20: internal circuit, R 1 to R 4 : resistor , T 1 ... transistor.
フロントページの続き (56)参考文献 特開 昭59−69820（ＪＰ，Ａ) 特開 昭53−96455（ＪＰ，Ａ) 特開 昭60−201415（ＪＰ，Ａ) 特開 昭58−144235（ＪＰ，Ａ) 特開 昭50−61986（ＪＰ，Ａ) 特開 昭57−132214（ＪＰ，Ａ) 実開 昭62−51412（ＪＰ，Ｕ) 特公 昭55−33094（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/10 Continuation of the front page (56) References JP-A-59-69820 (JP, A) JP-A-53-96455 (JP, A) JP-A-60-201415 (JP, A) JP-A-58-144235 (JP) JP-A-50-61986 (JP, A) JP-A-57-132214 (JP, A) JP-A-62-51412 (JP, U) JP-B-55-33094 (JP, B2) (58) Field surveyed (Int.Cl. 6 , DB name) G05F 1/10
Claims (1)
して所定の温度係数で変化する信号を出力する抵抗回路
と、この抵抗回路の出力信号に従って、外部から供給さ
れた電源電圧より低くかつ温度変化に対して正の温度係
数で変化する電圧を出力する増幅回路とを備えた電源電
圧降圧回路と、前記増幅回路の出力電圧を電源電圧とし
て動作する内部回路とを有することを特徴とする半導体
集積回路装置。1. A resistance circuit which includes at least one resistor and outputs a signal which changes at a predetermined temperature coefficient with respect to a temperature change, and a temperature lower than an externally supplied power supply voltage and lower in accordance with an output signal of the resistance circuit. A semiconductor device comprising: a power supply voltage step-down circuit including an amplifier circuit that outputs a voltage that changes with a positive temperature coefficient with respect to a change; and an internal circuit that operates using the output voltage of the amplifier circuit as a power supply voltage. Integrated circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33964889A JP2893774B2 (en) | 1989-12-26 | 1989-12-26 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33964889A JP2893774B2 (en) | 1989-12-26 | 1989-12-26 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196317A JPH03196317A (en) | 1991-08-27 |
| JP2893774B2 true JP2893774B2 (en) | 1999-05-24 |
Family
ID=18329489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33964889A Expired - Fee Related JP2893774B2 (en) | 1989-12-26 | 1989-12-26 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893774B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2851767B2 (en) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | Voltage supply circuit and internal step-down circuit |
| JP2766227B2 (en) * | 1995-08-30 | 1998-06-18 | 日本電気アイシーマイコンシステム株式会社 | Semiconductor storage device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5533094B2 (en) | 2010-03-18 | 2014-06-25 | 株式会社リコー | Parts catalog creation device, parts catalog creation method, and parts catalog creation program |
-
1989
- 1989-12-26 JP JP33964889A patent/JP2893774B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5533094B2 (en) | 2010-03-18 | 2014-06-25 | 株式会社リコー | Parts catalog creation device, parts catalog creation method, and parts catalog creation program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03196317A (en) | 1991-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2635848B2 (en) | Constant voltage circuit | |
| RU2146388C1 (en) | Circuit for generation of internal supplying voltage | |
| JP2863566B2 (en) | Voltage adjustment circuit | |
| US6351111B1 (en) | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor | |
| US7514987B2 (en) | Bandgap reference circuits | |
| EP2500793B1 (en) | Low-voltage reference circuit | |
| US20060108994A1 (en) | Low voltage bandgap reference circuit with reduced area | |
| EP0473193B1 (en) | Semiconductor device having a temperature detection circuit | |
| JPH0286322A (en) | Temperature compensating type bipolar circuit | |
| JPH0812116B2 (en) | Semiconductor temperature detection circuit | |
| JP2809768B2 (en) | Reference potential generation circuit | |
| JP2893774B2 (en) | Semiconductor integrated circuit device | |
| JPH03259614A (en) | Protection device against short circuits of MOS type power devices with preconditioning dependence on the operating temperature of the power device | |
| JPH09243467A (en) | Temperature detection circuit and test method thereof | |
| JPH0225561B2 (en) | ||
| JP2766227B2 (en) | Semiconductor storage device | |
| JPH06105856B2 (en) | Constant current source circuit | |
| JPH0334026B2 (en) | ||
| JP3239052B2 (en) | Semiconductor integrated circuit | |
| JPH0236728A (en) | Gain one current limiter | |
| JP2755848B2 (en) | Micro voltage detection circuit and current limiting circuit using the same | |
| JPH05251954A (en) | Reference voltage generating circuit | |
| JP2970841B2 (en) | Reference voltage source circuit | |
| JPH07104876A (en) | Ic with built-in constant current circuit | |
| JPH0582083B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |