JP2894099B2 - Method for manufacturing compound semiconductor device - Google Patents
Method for manufacturing compound semiconductor deviceInfo
- Publication number
- JP2894099B2 JP2894099B2 JP22818692A JP22818692A JP2894099B2 JP 2894099 B2 JP2894099 B2 JP 2894099B2 JP 22818692 A JP22818692 A JP 22818692A JP 22818692 A JP22818692 A JP 22818692A JP 2894099 B2 JP2894099 B2 JP 2894099B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- recess
- silicon dioxide
- opening
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 150000001875 compounds Chemical class 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000005360 phosphosilicate glass Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は化合物半導体装置の製造
方法に係わり、特に化合物半導体基板(ウェーハ)表面
のリセス(凹部)内にゲート電極が披着形成されている
化合物半導体装置の製造方法に関するものである。The present invention relates relates to a method for manufacturing a compound semiconductor device, in particular a compound semiconductor substrate (wafer) surface of the recess (recesses) a gate electrode in the method of manufacturing a compound semiconductor device is formed披着Things.
【0002】[0002]
【従来の技術】従来技術の化合物半導体装置およびその
製造方法を図2に示す。まず、図2(a)に示すよう
に、化合物半導体基板(ウェーハ)21の表面上にオー
ミック性のソース電極22、同様にオーミック性のドレ
イン電極23を形成し、両電極間に絶縁膜24、例えば
二酸化シリコン膜を形成する。次に、図2(b)に示す
ように、開口部26を有するフォトレジスト25を形成
し、このフォトレジスト25をマスクとして等方性のウ
ェットエッチングにより絶縁膜24に開口部27を形成
する。この開口部27はサイドエッチングにより、フォ
トレジスト25の開口部26の端よりソース電極22側
にもドレイン電極23側にも同じ量Wだけ大きくなって
いる。次に、図2(c)に示すように、さらに等方性の
ウェットエッチングにより化合物半導体ウェーハ21の
表面より内部にリセス28を形成する。このリセス28
の上部もサイドエッチングにより絶縁膜24の開口部2
7の端よりソース電極22側にもドレイン電極23側に
も同じ量Xだけ大きくなっている。したがって、フォト
レジスト25の開口部26の中心とリセス28の中心と
は一致している。次に、図2(d)に示すように、フォ
トレジスト25の開口部26を利用してセルフアライメ
ントによりリセス28内の底面にゲート電極29をリフ
トオフ法で被着形成する。このように、従来技術のゲー
ト電極29はその中心がリセス28の中心と一致するよ
うに形成されている。2. Description of the Related Art FIG. 2 shows a conventional compound semiconductor device and a method of manufacturing the same. First, as shown in FIG. 2A, an ohmic source electrode 22 and a similarly ohmic drain electrode 23 are formed on the surface of a compound semiconductor substrate (wafer) 21, and an insulating film 24 is formed between the two electrodes. For example, a silicon dioxide film is formed. Next, as shown in FIG. 2B, a photoresist 25 having an opening 26 is formed, and an opening 27 is formed in the insulating film 24 by isotropic wet etching using the photoresist 25 as a mask. The opening 27 is larger than the end of the opening 26 of the photoresist 25 by the same amount W on the source electrode 22 side and the drain electrode 23 side by side etching. Next, as shown in FIG. 2C, a recess 28 is formed from the surface of the compound semiconductor wafer 21 further by isotropic wet etching. This recess 28
The opening 2 of the insulating film 24 is also etched by side etching.
7 is larger by the same amount X on both the source electrode 22 side and the drain electrode 23 side than the end. Therefore, the center of the opening 26 of the photoresist 25 coincides with the center of the recess 28. Next, as shown in FIG. 2D, a gate electrode 29 is formed on the bottom surface in the recess 28 by self-alignment using the opening 26 of the photoresist 25 by a lift-off method. Thus, the gate electrode 29 of the prior art is formed such that its center coincides with the center of the recess 28.
【0003】[0003]
【発明が解決しようとする課題】上述したように従来技
術の製造方法では、ゲート電極がリセス内の中心に形成
される。したがって、ソース電極とゲート電極間の抵抗
の低減のためにリセスのソース電極側の端部とゲート電
極との間隔を短かくすると、同時にリセスのドレイン電
極側の端部とゲート電極との間隔も短かくなりドレイン
耐圧が劣化しDC特性上悪影響をおよぼすという問題点
を生じる。As described above, in the conventional manufacturing method, the gate electrode is formed at the center of the recess. Accordingly, when the distance between the end of the recess on the source electrode side and the gate electrode is reduced to reduce the resistance between the source electrode and the gate electrode, the distance between the end of the recess on the drain electrode side and the gate electrode is also reduced. It becomes short and the drain withstand voltage deteriorates, giving rise to a problem that the DC characteristics are adversely affected.
【0004】[0004]
【0005】[0005]
【課題を解決するための手段】 本発明の特徴は、化合物
半導体基板の表面にソース電極、ドレイン電極を形成
し、該ソース電極から該ドレイン電極までの基板の表面
に連続的に二酸化シリコン膜を形成する工程と、ゲート
形成領域と前記ドレイン電極間の前記二酸化シリコン膜
の第1の部分を露出する第1の開口部を設けた第1のフ
ォトレジスト膜を形成する工程と、前記第1のフォトレ
ジスト膜をマスクとして前記二酸化シリコン膜の第1の
部分に不純物をイオン注入することにより前記第1の部
分をガラス膜に変換する工程と、前記ガラス膜となった
第1の部分と前記イオン注入時に前記第1のフォトレジ
スト膜によってマスクされていた二酸化シリコン膜の第
2の部分との境界が露出し、且つ下部が幅狭形状で上部
が幅広形状の第2の開口部を設けた第2のフォトレジス
ト膜を形成する工程と、前記第2のフォトレジスト膜を
マスクとしてウェットエッチングを行いこれにより前記
第2の開口部下の前記ガラス膜及び前記二酸化シリコン
膜を除去すると共に、前記第2の開口部下からサイドエ
ッチングにより前記ガラス膜となった前記第1の部分を
前記二酸化シリコン膜のままの前記第2の部分よりも大
きく除去し、さらにこのガラス膜及び二酸化シリコン膜
の除去箇所下の前記化合物半導体基板の表面から内部に
リセスを形成する工程と、しかる後、前記第2のフォト
レジスト膜を用いてリフトオフ法により、前記リセス内
の部分は幅狭であり、該リセスより突出する部分は幅広
のゲート電極を形成し、且つ前記ソース電極から前記リ
セスまでの基板の表面は連続的に前記二酸化シリコン膜
で被覆され、前記ドレイン電極から前記リセスまでの基
板の表面は連続的に前記ガラス膜で被覆された構成を得
る工程とを有する化合物半導体装置の製造方法にある。 Means for Solving the Problems The feature of the present invention, a compound semiconductor substrate surface to the source electrode of the drain electrode is formed, a continuous silicon dioxide film on the surface of the substrate from the source electrode to the drain electrode Forming, and forming a first photoresist film provided with a first opening exposing a first portion of the silicon dioxide film between a gate forming region and the drain electrode; It said first portion by an impurity is ion-implanted into the first portion of the silicon dioxide film using the first photoresist film as a mask
Converting the component into a glass film, a first portion that has become the glass film, and a second portion of the silicon dioxide film that has been masked by the first photoresist film during the ion implantation. Is exposed , and the lower part is narrow and the upper part is
Forming a second photoresist film provided with a second opening having a wide shape, and performing wet etching using the second photoresist film as a mask, thereby forming the glass film under the second opening. And removing the silicon dioxide film, and removing the first portion that has become the glass film by side etching from below the second opening to a greater extent than the second portion that is still the silicon dioxide film ; Forming a recess from the surface of the compound semiconductor substrate below the portion where the glass film and the silicon dioxide film are removed, and thereafter, a lift-off method using the second photoresist film , In the recess
Is narrow, and the portion protruding from the recess is wide.
The gate electrode is formed of, and the Li from the source electrode
The surface of the substrate up to
And a substrate from the drain electrode to the recess.
Obtain a configuration in which the surface of the plate is continuously coated with the glass film.
In the production method of a compound semiconductor device having a that step.
【0006】[0006]
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例の化合物半導体装置および
その製造方法を示す断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a compound semiconductor device according to one embodiment of the present invention and a method for manufacturing the same.
【0007】まず、図1(a)に示すように、化合物半
導体基板(ウェーハ)1の表面上にオーミック性のソー
ス電極2、同様にオーミック性のドレイン電極3を形成
し、両電極間に絶縁膜4、例えば二酸化シリコン膜を形
成する。次に、フォトレジストを塗布しパターニングす
ることにより、ゲート形成領域9とドレイン電極3との
間の絶縁膜4の第1の部分7を露出する第1の開口部6
を設けた第1のフォトレジスト膜5を形成し、この第1
のフォトレジスト膜5をマスクとして絶縁膜4の第1の
部分7に不純物17をイオン注入してその部分をドープ
ドオキサイドとする。例えば、絶縁膜が二酸化シリコン
膜であり、不純物のイオン注入としてリンをイオン注入
した場合、第1の部分7はリンケイ酸ガラス(PSG)
膜11となる。そして第1のフォトレジスト膜5の略端
部下に、リンケイ酸ガラス(PSG)膜等のドープドオ
キサイド11となった第1の部分7とイオン注入時に第
1のフォトレジスト膜5によってマスクされており二酸
化シリコン膜のままとなっている絶縁膜4の第2の部分
8との境界10が位置する。First, as shown in FIG. 1 (a), an ohmic source electrode 2 and an ohmic drain electrode 3 are formed on the surface of a compound semiconductor substrate (wafer) 1 and an insulation is provided between the two electrodes. A film 4, for example, a silicon dioxide film is formed. Next, a first opening 6 exposing a first portion 7 of the insulating film 4 between the gate forming region 9 and the drain electrode 3 is formed by applying and patterning a photoresist.
A first photoresist film 5 provided with
Using the photoresist film 5 as a mask, an impurity 17 is ion-implanted into the first portion 7 of the insulating film 4 to make the portion a doped oxide. For example, if the insulating film is a silicon dioxide film and phosphorus is ion-implanted as an impurity ion, the first portion 7 is made of phosphosilicate glass (PSG).
It becomes the film 11. The first photoresist film 5 is masked by the first photoresist film 5 during the ion implantation and the first portion 7 which has become the doped oxide 11 such as a phosphosilicate glass (PSG) film substantially under the end of the first photoresist film 5. A boundary 10 between the second portion 8 of the insulating film 4 and the silicon dioxide film remains.
【0008】次に図1(b)に示すように、第1のフォ
トレジスト膜5を除去した後、上記境界10が露出する
第2の開口部13を設けた第2のフォトレジスト膜12
を形成する。その後、第2のフォトレジスト膜12をマ
スクとして絶縁膜に、例えばPエッチ(フッ酸硝酸系)
によるウェットエッチングを行いこれにより第2の開口
部13下の絶縁膜を除去すると共に、サイドエッチング
により第2の開口部下よりより横方向に絶縁膜を除去す
る。この際エッチングレートの違いから、リンケイ酸ガ
ラス(PSG)膜11となっている絶縁膜の第1の部分
7のサイドエッチングの量Yは、二酸化シリコン膜のま
まとなっている絶縁膜の第2の部分8のサイドエッチン
グの量Wよりも大きく除去され、これにより絶縁膜4の
開口部14の中心は第2のフォトレジスト膜12の第2
の開口部13の中心に対してドレイン電極3側にずれて
形成される。Next, as shown in FIG. 1B, after the first photoresist film 5 is removed, a second photoresist film 12 having a second opening 13 through which the boundary 10 is exposed is provided.
To form After that, using the second photoresist film 12 as a mask, the insulating film is formed on the insulating film by, for example, P etching (hydrofluoric / nitric acid based).
Is performed, thereby removing the insulating film under the second opening 13, and removing the insulating film more laterally than under the second opening by side etching. At this time, the amount Y of side etching of the first portion 7 of the insulating film serving as the phosphosilicate glass (PSG) film 11 is different from that of the insulating film remaining as the silicon dioxide film due to the difference in etching rate. Is removed by more than the amount W of side etching of the portion 8 of the second photoresist film 12.
Is formed on the drain electrode 3 side with respect to the center of the opening 13 of FIG.
【0009】次に図1(c)に示すように、絶縁膜4の
開口部14より(絶縁膜4をマスクとして)化合物半導
体基板1の表面を等方性のウェットエッチングによりエ
ッチングして基板1にリセス(凹部)15を形成する。
このリセス15の上部はサイドエッチングにより絶縁膜
4の開口部14の端よりソース電極2側にもドレイン電
極3側にも同じ量Xだけ大きくなる。したがってリセス
15の中心は絶縁膜4の開口部14中心と一致するの
で、リセス15の中心は第2のフォトレジスト膜12の
第2の開口部13の中心に対してドレイン電極3側にず
れて形成されることとなる。Next, as shown in FIG. 1C, the surface of the compound semiconductor substrate 1 is etched from the opening 14 of the insulating film 4 (using the insulating film 4 as a mask) by isotropic wet etching. Then, a recess (recess) 15 is formed.
The upper portion of the recess 15 is larger than the end of the opening 14 of the insulating film 4 by the same amount X on the source electrode 2 side and the drain electrode 3 side by side etching. Therefore, since the center of the recess 15 coincides with the center of the opening 14 of the insulating film 4, the center of the recess 15 is shifted toward the drain electrode 3 with respect to the center of the second opening 13 of the second photoresist film 12. Will be formed.
【0010】次に図1(d)に示すように、第2のフォ
トレジスト膜12の第2の開口部13にセルフアライメ
ントして、金属を蒸着しリフトオフ法でゲート電極16
をリセス15内の底面に被着形成するので、このゲート
電極16はリセス15内においてソース電極2側にずれ
て形成される。Next, as shown in FIG. 1D, a metal is deposited by self-alignment with the second opening 13 of the second photoresist film 12, and a gate electrode 16 is formed by a lift-off method.
Is formed on the bottom surface in the recess 15 so that the gate electrode 16 is formed in the recess 15 so as to be shifted toward the source electrode 2.
【0011】なお、図1(a)の工程でのイオン注入と
してリンをイオン注入する代りにボロンをイオン注入し
てもよい。この場合は絶縁膜4の第1の部分7はボロシ
リケイトガラス(BSG)膜となる。As the ion implantation in the step of FIG. 1A, boron may be ion-implanted instead of phosphorus. In this case, the first portion 7 of the insulating film 4 becomes a borosilicate glass (BSG) film.
【0012】[0012]
【発明の効果】以上説明したように本発明は、リセス内
においてゲート電極をソース電極側にずらして形成し
た。したがって、ゲート電極とリセスの端部との距離が
ソース側で短かくドレイン側で長くなるので、ゲート電
極とソース電極間の抵抗は減少し、同時にドレイン耐圧
も向上するという効果を有する。As described above, according to the present invention, the gate electrode is formed so as to be shifted toward the source electrode in the recess. Therefore, since the distance between the gate electrode and the end of the recess is short on the source side and long on the drain side, the resistance between the gate electrode and the source electrode is reduced, and the drain withstand voltage is also improved.
【図1】本発明の一実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.
【図2】従来技術を示す断面図である。FIG. 2 is a sectional view showing a conventional technique.
1 化合物半導体基板(ウェーハ) 2 ソース電極 3 ドレイン電極 4 絶縁膜(二酸化シリコン膜) 5 第1のフォトレジスト膜 6 第1のフォトレジスト膜に形成された第1の開口
部 7 絶縁膜4の第1の部分 8 絶縁膜4の第2の部分 9 ゲート形成領域 10 絶縁膜4の第1の部分と第2の部分との境界 11 ドープドオキサイド(リンケイ酸ガラス) 12 第2のフォトレジスト膜 13 第2のフォトレジスト膜12に形成された第2
の開口部 14 絶縁膜4の開口部 15 リセス 16 ゲート電極 17 不純物(リン) 21 化合物半導体基板(ウェーハ) 22 ソース電極 23 ドレイン電極 24 絶縁膜(二酸化シリコン膜) 25 フォトレジスト 26 フォトレジストの開口部 27 絶縁膜24の開口部 28 リセス 29 ゲート電極Reference Signs List 1 compound semiconductor substrate (wafer) 2 source electrode 3 drain electrode 4 insulating film (silicon dioxide film) 5 first photoresist film 6 first opening formed in first photoresist film 7 first insulating film 4 1 part 8 second part of insulating film 4 9 gate forming region 10 boundary between first part and second part of insulating film 4 11 doped oxide (phosphosilicate glass) 12 second photoresist film 13 The second photoresist film 12 formed on the second photoresist film 12
Opening 14 of insulating film 4 15 recess 16 gate electrode 17 impurity (phosphorus) 21 compound semiconductor substrate (wafer) 22 source electrode 23 drain electrode 24 insulating film (silicon dioxide film) 25 photoresist 26 photoresist opening 27 Opening of insulating film 24 28 Recess 29 Gate electrode
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/337-21/338 H01L 27/095 H01L 27/098 H01L 29/775-29/778 H01L 29 / 80-29/812
Claims (1)
ドレイン電極を形成し、該ソース電極から該ドレイン電
極までの基板の表面に連続的に二酸化シリコン膜を形成
する工程と、ゲート形成領域と前記ドレイン電極間の前
記二酸化シリコン膜の第1の部分を露出する第1の開口
部を設けた第1のフォトレジスト膜を形成する工程と、
前記第1のフォトレジスト膜をマスクとして前記二酸化
シリコン膜の第1の部分に不純物をイオン注入すること
により前記第1の部分をガラス膜に変換する工程と、前
記ガラス膜となった第1の部分と前記イオン注入時に前
記第1のフォトレジスト膜によってマスクされていた二
酸化シリコン膜の第2の部分との境界が露出し、且つ下
部が幅狭形状で上部が幅広形状の第2の開口部を設けた
第2のフォトレジスト膜を形成する工程と、前記第2の
フォトレジスト膜をマスクとしてウェットエッチングを
行いこれにより前記第2の開口部下の前記ガラス膜及び
前記二酸化シリコン膜を除去すると共に、前記第2の開
口部下からサイドエッチングにより前記ガラス膜となっ
た前記第1の部分を前記二酸化シリコン膜のままの前記
第2の部分よりも大きく除去し、さらにこのガラス膜及
び二酸化シリコン膜の除去箇所下の前記化合物半導体基
板の表面から内部にリセスを形成する工程と、しかる
後、前記第2のフォトレジスト膜を用いてリフトオフ法
により、前記リセス内の部分は幅狭であり、該リセスよ
り突出する部分は幅広のゲート電極を形成し、且つ前記
ソース電極から前記リセスまでの基板の表面は連続的に
前記二酸化シリコン膜で被覆され、前記ドレイン電極か
ら前記リセスまでの基板の表面は連続的に前記ガラス膜
で被覆された構成を得る工程とを有することを特徴とす
る化合物半導体装置の製造方法。 A source electrode on a surface of the compound semiconductor substrate;
Forming a drain electrode and continuously forming a silicon dioxide film on the surface of the substrate from the source electrode to the drain electrode; and forming a first portion of the silicon dioxide film between the gate formation region and the drain electrode. Forming a first photoresist film provided with an exposed first opening;
Wherein said first photoresist film as a mask dioxide
Ion-implanting an impurity into the first portion of the silicon film
A step of converting the glass film said first portion by, before
Serial had been masked by the first photoresist film as the first part during the ion implantation became glass film two
The boundary with the second portion of the silicon oxide film is exposed and
Forming a second photoresist film provided with a second opening having a narrow portion and a wide upper portion; and performing wet etching using the second photoresist film as a mask, thereby forming the second photoresist film. The glass film and the silicon dioxide film under the opening are removed, and the glass film is formed by side etching from under the second opening.
The first portion the increase removed than the second portion remains of the silicon dioxide film was further formed a recessed into the glass film and the surface of said compound semiconductor substrate under the removed portion of the silicon dioxide film And then, by a lift-off method using the second photoresist film , the portion in the recess is narrow,
The protruding portion forms a wide gate electrode , and
The surface of the substrate from the source electrode to the recess is continuously
Covered with the silicon dioxide film, the drain electrode
The surface of the substrate from the recess to the recess is continuously covered with the glass film.
Obtaining a configuration covered with a compound semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22818692A JP2894099B2 (en) | 1992-08-27 | 1992-08-27 | Method for manufacturing compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22818692A JP2894099B2 (en) | 1992-08-27 | 1992-08-27 | Method for manufacturing compound semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677253A JPH0677253A (en) | 1994-03-18 |
| JP2894099B2 true JP2894099B2 (en) | 1999-05-24 |
Family
ID=16872560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22818692A Expired - Fee Related JP2894099B2 (en) | 1992-08-27 | 1992-08-27 | Method for manufacturing compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894099B2 (en) |
-
1992
- 1992-08-27 JP JP22818692A patent/JP2894099B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677253A (en) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939100A (en) | Process for the production of a MIS transistor with a raised substrate/gate dielectric interface end | |
| US4305760A (en) | Polysilicon-to-substrate contact processing | |
| JPH0135495B2 (en) | ||
| JPH0555364A (en) | Method for forming isolation film for semiconductor device | |
| JPH05226478A (en) | Method and semiconductor device for forming studs for semiconductor structures | |
| JPH0370127A (en) | Manufacture of structure having self-alignment diffusion junction | |
| US5227014A (en) | Tapering of holes through dielectric layers for forming contacts in integrated devices | |
| JPS60124967A (en) | Integrated circuit structure | |
| JPH1145874A (en) | Method for manufacturing semiconductor device | |
| JP2894099B2 (en) | Method for manufacturing compound semiconductor device | |
| KR100214534B1 (en) | Device isolation structure formation method of semiconductor device | |
| KR0162144B1 (en) | Formation method of contact hole in semiconductor device | |
| JP3277957B2 (en) | Method for manufacturing SOI semiconductor device | |
| KR100694996B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| JPS58184764A (en) | integrated circuit device | |
| JP3190144B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| KR100219549B1 (en) | Method for manufacturing a semiconductor device having landing pad | |
| JP2761334B2 (en) | Semiconductor device manufacturing method | |
| KR0154288B1 (en) | Formation method of contact hole in semiconductor device | |
| KR100390458B1 (en) | method for fabricating capacitor in semiconductor device | |
| JP2621607B2 (en) | Method for manufacturing semiconductor device | |
| KR0140726B1 (en) | Method of manufacture semiconductor device | |
| KR0147770B1 (en) | Manufacture method of semiconductor device | |
| JPH0745551A (en) | Forming method of contact hole | |
| KR970007788B1 (en) | Formation method of contact hole in semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |
|
| LAPS | Cancellation because of no payment of annual fees |