Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2897779B2 - Method and apparatus for driving liquid crystal panel - Google Patents
[go: Go Back, main page]

JP2897779B2 - Method and apparatus for driving liquid crystal panel - Google Patents

Method and apparatus for driving liquid crystal panel

Info

Publication number
JP2897779B2
JP2897779B2 JP5083090A JP5083090A JP2897779B2 JP 2897779 B2 JP2897779 B2 JP 2897779B2 JP 5083090 A JP5083090 A JP 5083090A JP 5083090 A JP5083090 A JP 5083090A JP 2897779 B2 JP2897779 B2 JP 2897779B2
Authority
JP
Japan
Prior art keywords
voltage
data
scan electrode
scan
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5083090A
Other languages
Japanese (ja)
Other versions
JPH03253818A (en
Inventor
浩 村上
久 山口
淑也 金子
宗広 原口
隆之 星屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5083090A priority Critical patent/JP2897779B2/en
Publication of JPH03253818A publication Critical patent/JPH03253818A/en
Application granted granted Critical
Publication of JP2897779B2 publication Critical patent/JP2897779B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔概要〕 液晶パネルの駆動方法に関し、 電圧平均化法を用いて単純マトリクス構造の液晶パネ
ルを駆動するに際し、各ライン毎の表示パターンに依存
した輝度むらの発生を抑えることを目的とし、 データ電極とスキャン電極とを交差して設けたマトリ
クス型液晶パネルを、選択されるスキャン電極に印加す
る電圧を基準として、選択されるデータ電極には所定電
圧Vを印加し、非選択のデータ電極には(1−2a)Vを
印加し、非選択のスキャン電極には(1−1/a)Vを印
加する正電圧印加モード期間と、選択されるデータ電極
に印加する電圧を基準として、選択されるスキャン電極
にはVを印加し、非選択のデータ電極に(2/a)Vを印
加し、非選択のスキャン電極には(1/a)Vを印加する
負電圧印加モード期間とで駆動する方法において、1ス
キャン電極駆動時間毎に、選択されるスキャン電極に表
示するデータの明暗の割合に応じて補正電圧の大きさを
決定し、この補正電圧を正電圧印加モード期間と負電圧
印加モード期間とでは逆の極性で、スキャン電極の選択
電圧に足し合わせて駆動を行う。
DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding a liquid crystal panel driving method, when a liquid crystal panel having a simple matrix structure is driven by using a voltage averaging method, occurrence of luminance unevenness depending on a display pattern for each line is suppressed. For the purpose, a matrix-type liquid crystal panel provided with data electrodes and scan electrodes crossing each other is applied with a predetermined voltage V applied to the selected data electrodes based on a voltage applied to the selected scan electrodes, (1-2a) V is applied to the unselected data electrodes, and (1-1 / a) V is applied to the unselected scan electrodes, and a positive voltage application mode period is applied to the selected data electrodes. Based on the voltage, a negative voltage is applied to apply V to the selected scan electrode, apply (2 / a) V to the unselected data electrode, and apply (1 / a) V to the unselected scan electrode. Drive in the voltage application mode period In this method, the magnitude of the correction voltage is determined in accordance with the ratio of light and dark of the data displayed on the selected scan electrode for each scan electrode driving time, and this correction voltage is applied to the positive voltage application mode period and the negative voltage application. Driving is performed with the polarity opposite to that in the mode period and added to the selection voltage of the scan electrode.

更に、前記液晶パネルの駆動方法において、選択され
るスキャン電極に表示するデータの明暗の割合を、各デ
ータにスキャンドライバ出力からの距離に応じた重みづ
けを行って算出するようにすれば、表示むらを一層低減
できる補正電圧が得られる。
Further, in the method of driving the liquid crystal panel, if the ratio of lightness and darkness of data displayed on the selected scan electrode is calculated by performing weighting on each data in accordance with a distance from the scan driver output, the display is performed. A correction voltage that can further reduce unevenness can be obtained.

また、前記方法を実施するデータ電極ドライバとスキ
ャン電極ドライバを備えた単純マトリクス型液晶パネル
の駆動装置は、データ電極ドライバに正電圧印加モード
期間と負電圧印加モード期間の選択電圧および非選択電
圧、スキャン電極ドライバに正電圧印加モード期間と負
電圧印加モード期間の選択電圧および非選択電圧を与え
る電源回路と、データ電極ドライバにデータ信号、スキ
ャン電極ドライバに走査信号を送る制御回路と、この制
御回路からの信号に応じて、正電圧印加モード期間と、
負電圧印加モード期間とを切り換える電圧極性切換回路
と、1スキャン電極駆動時間毎に、選択されるスキャン
電極に表示するデータの明暗の割合を計測して補正パラ
メータを発生する補正パラメータ発生回路と、この補正
パラメータに応じた大きさの補正電圧を発生する補正電
圧発生回路と、この補正電圧を電源回路の選択時のスキ
ャン電圧に加算する電圧加算回路とから構成される。
Further, a driving device for a simple matrix type liquid crystal panel including a data electrode driver and a scan electrode driver for performing the above-described method includes a selection voltage and a non-selection voltage for a positive voltage application mode period and a negative voltage application mode period, A power supply circuit for applying a selection voltage and a non-selection voltage in the positive voltage application mode period and the negative voltage application mode period to the scan electrode driver, a control circuit for sending a data signal to the data electrode driver and a scan signal to the scan electrode driver, and the control circuit , A positive voltage application mode period,
A voltage polarity switching circuit for switching between a negative voltage application mode period, a correction parameter generation circuit for measuring a light / dark ratio of data displayed on a selected scan electrode for each scan electrode driving time, and generating a correction parameter; The power supply circuit includes a correction voltage generation circuit that generates a correction voltage having a magnitude corresponding to the correction parameter, and a voltage addition circuit that adds the correction voltage to a scan voltage when the power supply circuit is selected.

〔産業上の利用分野〕[Industrial applications]

本発明は単純マトリクス構造の液晶パネルの駆動方法
およびその装置に関する。
The present invention relates to a method and a device for driving a liquid crystal panel having a simple matrix structure.

近年、パソコンやワープロ等の普及に伴い、その表示
装置として大型で消費電力が大きいCRTに代わり、軽
量、薄型で電池駆動も可能な液晶表示装置の採用が顕著
となってきている。液晶表示装置の駆動方式は単純マト
リクス型とアクティブマトリクス型に大別されるが、ア
クティブマトリクス型は各画素に非線型素子が必要であ
るために構造が困難であり、現在は表示容量の大きい液
晶表示装置には一般に単純マトリクス構造が採用されて
いる。
In recent years, with the spread of personal computers, word processors, and the like, the adoption of a liquid crystal display device that is lightweight, thin, and can be driven by a battery has become remarkable as a display device instead of a large-sized and power-consuming CRT. Driving methods of liquid crystal display devices are roughly classified into simple matrix type and active matrix type, but active matrix type is difficult to structure because each pixel requires a non-linear element. Display devices generally employ a simple matrix structure.

ところが、単純マトリクス構造の表示装置では、表示
容量を増やすに従って、その特性上表示パターンに依存
した表示むら(クロストーク)が生じ、表示品質が悪く
なるため、この表示むらを無くすことが強く望まれてい
る。
However, in a display device having a simple matrix structure, as the display capacity is increased, display unevenness (crosstalk) depending on the display pattern occurs due to its characteristics, and display quality deteriorates. Therefore, it is strongly desired to eliminate the display unevenness. ing.

〔従来の技術〕[Conventional technology]

第8図は、第9図に示す単純マトリクス構造の液晶パ
ネルにおいて、そのX1列およびX2列のように1行全ての
液晶表示素子に『明』書き込みをしたとき(液晶の表示
は○)、および『暗』書き込みをしたとき(液晶の表示
は●)の、液晶パネルの駆動波形を示すものである。図
において(a)はX1列のデータ電圧印加波形(太線)、
X2列のデータ電圧印加波形(点線)であり、(b)はY1
行のスキャン電圧印加波形、および(c)はY2行のスキ
ャン電圧印加波形、(d)はセルαの駆動電圧波形(太
線)、セルβの駆動電圧波形(点線)である。
FIG. 8, in the liquid crystal panel of simple matrix structure shown in FIG. 9, "bright" when the write (of the liquid crystal display is a liquid crystal display device of the entire line as the X 1 row and X 2 columns ○ ), And the driving waveform of the liquid crystal panel when writing “dark” (the display of the liquid crystal is ●). In FIG. (A) is X 1 column of data voltage application waveform (thick line),
X is a data voltage application waveform (dotted line) of two columns, and (b) is Y 1
Scan voltage waveform applied row, and (c) Y 2 rows of scan voltage waveform applied, it is (d) the drive voltage waveform of the cell alpha (thick line), the driving voltage waveform of the cell beta (dotted line).

なお、従来の駆動方法では、第10図に示す電圧平均化
法を採用しており、第1の周期を1フレームの期間中選
択し、次のフレームで第2の周期を選択するものや、何
ラインかおきに第1の周期と第2の周期を切り換えるも
のが実用され、液晶に直流成分が印加されないようにし
て、パネル特性を劣化させない高信頼な駆動を実現して
いる。
In the conventional driving method, the voltage averaging method shown in FIG. 10 is employed, in which the first cycle is selected during one frame period, and the second cycle is selected in the next frame, Switching between the first period and the second period every several lines is practically used, and a DC component is not applied to the liquid crystal to realize highly reliable driving without deteriorating the panel characteristics.

この第1の周期と第2の周期の切り換えは極性反転と
呼ばれ、その制御信号は極性反転信号と呼ばれる。
The switching between the first cycle and the second cycle is called polarity inversion, and the control signal thereof is called a polarity inversion signal.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところが、従来の駆動方法では、例えば、第11図に示
すようにあるスキャン電極上に『暗』(●)を多数表示
した直後のセルAの『明』(○)表示と、『明』を多数
表示した直後のセルBの『明』表示とを比べると、セル
Aの方がセルBよりも明るくなってしまうという問題が
ある。
However, in the conventional driving method, for example, as shown in FIG. 11, the “bright” ()) display of the cell A immediately after displaying a large number of “dark” (●) on a certain scan electrode and the “bright” There is a problem that the cell A becomes brighter than the cell B when compared with the "bright" display of the cell B immediately after the large number of display.

この問題を第12図および第13図を用いて更に詳しく説
明する。液晶セルは『明』表示の時の方が『暗』表示に
比べて見掛けの抵抗値が小さくなることが分かってお
り、このため、『明』表示の時の方がスキャン電極に大
きな電流が流れ込む。よって、第12図に示すように、1
つのスキャン電極上には、それぞれ抵抗Rを介して液晶
セル1〜Nが接続されている場合、スキャン電極両端の
電位差Vdは以下の式で表せる。
This problem will be described in more detail with reference to FIGS. It is known that the apparent resistance of the liquid crystal cell is lower in the "bright" display than in the "dark" display, and therefore, a larger current flows to the scan electrode in the "bright" display. Flow in. Therefore, as shown in FIG.
When liquid crystal cells 1 to N are connected to one scan electrode via resistors R, respectively, the potential difference Vd between both ends of the scan electrode can be expressed by the following equation.

ここで、『暗』表示時のiK(K=1〜N)=iB、 『明』表示時のiK(K=1〜N)=iW、 とおくと、『明』表示の時の方がスキャン電極に大きな
電流が流れ込むことは、iW=iB+Δiで表せる。そし
て、セル1〜セルNに全て『暗』表示を行った時のスキ
ャン電極の電位差VdBは、 で表され、セルX〜セルY(1≦X<Y≦N)に『明』
表示時の行った時のスキャン電極の電位差VdPWは、前述
の電位差VdBにセルX〜セルYに『明』を表示したこと
による次式で示す更なる電圧降下量、 を加えた量になるからである。
Here, the "dark" display at the time of i K (K = 1~N) = i B, "bright" display at the time of i K (K = 1~N) = i W, and if put, "bright" display of The fact that a larger current flows into the scan electrode at the time can be expressed by i W = i B + Δi. Then, the potential difference VdB of the scan electrode when all the cells 1 to N perform the “dark” display is: , And “light” in cells X to Y (1 ≦ X <Y ≦ N)
The potential difference VdPW of the scan electrode at the time of display is further reduced by the following formula by displaying “bright” in the cells X to Y in the aforementioned potential difference VdB, It is because the amount is added.

従って、スキャン電圧は第13図に示すように、『暗』
表示を多数行ったとき(太線)と、『明』表示を多数行
ったとき(点線)とで異なり、『明』表示を行った時の
方がスキャン電圧印加波形の選択電圧レベルが第1の周
期では上昇し、第2の周期では低下する。すると、第14
図および第15図に示すように、セル駆動波形の選択期間
の電圧レベルが変動し、『明』表示、『暗』表示いずれ
のセルにおいても、実効電圧が低下する。
Therefore, the scan voltage becomes “dark” as shown in FIG.
The difference between the case where many displays are performed (thick line) and the case where many “bright” displays are performed (dotted line) is different. When the “bright” display is performed, the selection voltage level of the scan voltage application waveform is the first. It increases in the cycle and decreases in the second cycle. Then the 14th
As shown in FIG. 15 and FIG. 15, the voltage level during the selection period of the cell drive waveform fluctuates, and the effective voltage decreases in both the “bright” display and the “dark” display cells.

この結果、『明』を多数表示したスキャン電極上のセ
ルは、『暗』を多数表示したスキャン電極上のセルに比
べて表示が暗くなってしまうのである。
As a result, the cells on the scan electrode displaying a large number of “bright” have a darker display than the cells on the scan electrode displaying a large number of “dark”.

本発明は、前記従来の単純マトリクス型液晶表示装置
において、輝度むらの発生を抑えることができる液晶パ
ネル駆動方法およびその装置を提供することを目的とす
るものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal panel driving method and a liquid crystal panel driving method capable of suppressing the occurrence of luminance unevenness in the conventional simple matrix liquid crystal display device.

〔課題を解決するための手段〕[Means for solving the problem]

前記従来の問題点を解決する本発明の液晶パネルの駆
動方法を実施するための装置の原理構成が第1図に示さ
れる。本発明の装置は、データ電極ドライバ1とスキャ
ン電極ドライバ2を備えた単純マトリクス型液晶パネル
3を駆動する装置であって、データ電極ドライバ1に正
電圧印加モード期間と負電圧印加モード期間の選択電圧
および非選択電圧、スキャン電極ドライバ2に正電圧印
加モード期間と負電圧印加モード期間の選択電圧および
非選択電圧を与える電源回路4と、データ電極ドライバ
1にデータ信号、スキャン電極ドライバ2に走査信号を
送る制御回路5と、この制御回路5からの信号に応じ
て、正電圧印加モード期間と、負電圧印加モード期間と
を切り換える電圧極性切換回路6と、1スキャン電極駆
動時間毎に、選択されるスキャン電極に表示するデータ
の明暗の割合を計測して補正パラメータを発生する補正
パラメータ発生回路7と、この補正パラメータに応じた
大きさの補正電圧を発生する補正電圧発生回路8と、こ
の補正電圧を電源回路4の選択時のスキャン電圧に加算
する電圧加算回路9とを備えている。
FIG. 1 shows the principle configuration of an apparatus for implementing the liquid crystal panel driving method of the present invention which solves the above-mentioned conventional problems. The device of the present invention is a device for driving a simple matrix type liquid crystal panel 3 provided with a data electrode driver 1 and a scan electrode driver 2, wherein the data electrode driver 1 selects between a positive voltage application mode period and a negative voltage application mode period. A power supply circuit 4 for applying a voltage and a non-selection voltage, a selection voltage and a non-selection voltage to the scan electrode driver 2 during the positive voltage application mode period and the negative voltage application mode period, a data signal to the data electrode driver 1, and a scan to the scan electrode driver 2 A control circuit 5 for transmitting a signal; a voltage polarity switching circuit 6 for switching between a positive voltage application mode period and a negative voltage application mode period in accordance with a signal from the control circuit 5; A correction parameter generation circuit 7 for measuring a ratio of light and dark of data displayed on the scan electrode to generate a correction parameter; Includes a correction voltage generation circuit 8 that generates a correction voltage of a magnitude corresponding to the correction parameter is, the voltage addition circuit 9 adds the correction voltage to the scan voltage during selection of the power supply circuit 4.

〔作用〕[Action]

本発明によれば、各ライン毎に表示パターンに依存し
た液晶セル印加波形の電圧レベル変動量が表示パターン
から求められ、『明』表示が多い時にはスキャン電極の
選択電圧レベルを第1の周期では上げるように、第2の
周期では下げるように電源回路が制御される。この結
果、表示パターンが変化してもスキャン電極の選択電圧
レベルの変動が無くなり、輝度むらが抑えられる。
According to the present invention, the amount of voltage level variation of the waveform applied to the liquid crystal cell depending on the display pattern for each line is obtained from the display pattern, and when there are many "bright" displays, the selection voltage level of the scan electrode is changed in the first cycle. The power supply circuit is controlled to increase in the second cycle so as to increase. As a result, even when the display pattern changes, the selection voltage level of the scan electrode does not fluctuate, thereby suppressing luminance unevenness.

〔実施例〕〔Example〕

以下、添付図面を用いて本発明の実施例を詳細に説明
する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第2図は本発明を実施する液晶パネルの駆動装置の一
実施例の構成を示す回路図である。図において、液晶パ
ネル23のデータ電極にはデータ電極ドライバ(Xドライ
バ)21が、スキャン電極にはスキャン電極ドライバ(Y
ドライバ)22がそれぞれ接続されている。24は電源回路
であり、2つの電源VCCとVDDとの間を複数の抵抗で分割
して電圧V1〜V6を発生させている。電圧V1〜V6は第10図
において説明した電圧平均化法の実施に必要な電圧であ
り、その値は、 V1=V V4=(2/a)V V2=(1−1/a)V V5=(1/a)V V3=(1−2/a)V V6=0 であり、ここでaはデューティ比によって決まる数であ
る。
FIG. 2 is a circuit diagram showing a configuration of an embodiment of a liquid crystal panel driving device embodying the present invention. In the figure, a data electrode driver (X driver) 21 is applied to a data electrode of a liquid crystal panel 23, and a scan electrode driver (Y driver) is applied to a scan electrode.
Drivers) 22 are connected respectively. Reference numeral 24 denotes a power supply circuit which divides between two power supplies V CC and V DD by a plurality of resistors to generate voltages V 1 to V 6 . The voltage V 1 ~V 6 is the voltage needed to perform the voltage averaging method described in Figure 10, the value, V 1 = V V 4 = (2 / a) V V 2 = (1-1 / a) V V 5 = ( 1 / a) V V 3 = (1-2 / a) is a V V 6 = 0, where a is a number determined by the duty ratio.

そして、データ電極ドライバ21には電源回路24から電
圧V1,V3,V4,V6の各電位が与えられ、スキャン電極ドラ
イバ22には後述する補正電圧加算回路29を通じて電源回
路24から電圧V1,V2,V5,V6の各電位が与えられる。デー
タ電極ドライバ21およびスキャン電極ドライバ22には液
晶パネル制御装置26が接続されている。この液晶パネル
制御装置26はパーソナルコンピュータ25等の制御機器等
からの指令に応じて、データ電極ドライバ21およびスキ
ャン電極ドライバ22に液晶パネル表示データであるXデ
ータXDATAおよびYデータYDATAと、これらのデータを同
期化するためのデータクロック信号DCLK、並びに正電圧
印加モード期間と負電圧印加モード期間を切り替えるた
めの信号DF(ここでは以後、1フレーム毎に切り替える
場合を例に説明する。)を与えるものである。
The data electrode driver 21 is supplied with the voltages V 1 , V 3 , V 4 , and V 6 from the power supply circuit 24, and the scan electrode driver 22 receives the voltages from the power supply circuit 24 through a correction voltage addition circuit 29 described later. Each potential of V 1 , V 2 , V 5 and V 6 is applied. A liquid crystal panel controller 26 is connected to the data electrode driver 21 and the scan electrode driver 22. The liquid crystal panel control device 26 sends X data XDATA and Y data YDATA, which are liquid crystal panel display data, to the data electrode driver 21 and the scan electrode driver 22 in response to a command from a control device such as a personal computer 25. , And a signal DF for switching between the positive voltage application mode period and the negative voltage application mode period (hereinafter, an example in which switching is performed for each frame will be described). It is.

また、データ電極ドライバ21およびスキャン電極ドラ
イバ22は液晶パネル制御装置26からのXデータXDATA、
YデータYDATAに応じて液晶パネル23の各データ電極、
および各スキャン電極に電源回路24からの前述の電圧V1
〜V6のうちの何れかを選択して与える。即ち、正電圧印
加モード期間では、データ電極ドライバ21はXデータXD
ATAに基づいて選択されるデータ電極には0を、非選択
のデータ電極には(2/a)Vを印加し、スキャン電極ド
ライバ22はYデータYDATAに基づいて、選択されるスキ
ャン電極にはVを、非選択のスキャン電極には(1/a)
Vを印加する。同様に、負電圧印加モード期間では、デ
ータ電極ドライバ21はXデータXDATAに基づいて選択さ
れるデータ電極にはVを、非選択のデータ電極には(1
−2/a)Vを印加し、スキャン電極ドライバ22はYデー
タYDATAに基づいて、選択されるスキャン電極には0
を、非選択のスキャン電極には(1−1/a)Vを印加す
る。
The data electrode driver 21 and the scan electrode driver 22 receive X data XDATA from the liquid crystal panel controller 26,
Each data electrode of the liquid crystal panel 23 according to the Y data YDATA,
And the aforementioned voltage V 1 from the power supply circuit 24 to each scan electrode.
Providing by selecting one of ~V 6. That is, during the positive voltage application mode, the data electrode driver 21 outputs the X data XD
0 is applied to the data electrode selected based on the ATA, and (2 / a) V is applied to the non-selected data electrode. The scan electrode driver 22 applies the selected scan electrode to the selected scan electrode based on the Y data YDATA. V for non-selected scan electrodes (1 / a)
V is applied. Similarly, during the negative voltage application mode period, the data electrode driver 21 applies V to the data electrode selected based on the X data XDATA and (1) to the unselected data electrode.
−2 / a) V is applied, and the scan electrode driver 22 applies 0 to the selected scan electrode based on the Y data YDATA.
And (1-1 / a) V is applied to unselected scan electrodes.

この実施例では、以上のような構成に加えて、補正パ
ラメータ発生回路27と、D/A変換回路28と、補正電圧加
算回路29が設けられている。補正パラメータ発生回路27
には、データクロック信号DCLKに同期してXデータXDAT
Aを取り込むデータラッチ回路271と、データラッチ回路
271の出力とデータクロック信号DCLKから“オン”デー
タを検出するデータ検出回路272と、データ検出回路272
の出力を受けて“オン”データの個数を求めカウンタ27
3から構成されている。カウンタ273の初期化入力RSTに
は、スキャン電極駆動の同期化を図るためのスキャン同
期信号SSYNCが接続されており、1スキャン駆動期間毎
にカウンタ273はリセットされて初期状態に設定され
る。また、D/A変換回路28は補正電圧を発生するもので
あり、カウンタ273から出力されたデジタルの計数結果
をこれに対応する電圧値に変換する。更に、補正電圧加
算回路29は電源回路24のスキャン電極選択電圧V1に補正
電圧を加算する加算回路291と、補正電圧を反転する反
転回路292と、電源回路24のスキャン電極選択電圧V6
反転された補正電圧を加算する加算回路293とから構成
されている。
In this embodiment, in addition to the above configuration, a correction parameter generation circuit 27, a D / A conversion circuit 28, and a correction voltage addition circuit 29 are provided. Correction parameter generation circuit 27
X data XDAT in synchronization with the data clock signal DCLK
Data latch circuit 271 for capturing A and data latch circuit
A data detection circuit 272 for detecting “on” data from the output of the data clock signal 271 and the data clock signal DCLK;
The number of "ON" data is obtained in response to the output of
Consists of three. A scan synchronization signal SSYNC for synchronizing scan electrode driving is connected to the initialization input RST of the counter 273, and the counter 273 is reset and set to an initial state every one scan drive period. The D / A conversion circuit 28 generates a correction voltage, and converts a digital count result output from the counter 273 into a voltage value corresponding to the digital count result. Further, the correction voltage addition circuit 29 and the adder circuit 291 for adding the correction voltage to the scan electrode selection voltage V 1 of the power supply circuit 24, an inverting circuit 292 for inverting the correction voltage, to the scan electrode selection voltage V 6 of the power supply circuit 24 An addition circuit 293 for adding the inverted correction voltage is provided.

次に、以上のように構成された補正パラメータ発生回
路27、D/A変換回路28、および補正電圧加算回路29の動
作について説明する。液晶パネル制御装置26より出力さ
れるXデータXDATAは、データ電極ドライバ21に送られ
ると同時に補正パラメータ発生回路27によってその中の
データラッチ回路271にデータクロック信号DCLKに同期
して取り込まれ、ラッチ後直ちに出力される。そして、
データ検出回路272においてデータラッチ回路271の出力
とデータクロック信号DCLKとの論理積が取られることに
より、XデータXDATAが“オン”のときにのみパルスが
データ検出回路272から出力される。この出力が入力さ
れるカウンタ273の初期化入力RSTには、スキャン電極駆
動の同期化を図るためのスキャン同期信号SSYNCが入力
され、1スキャン駆動期間毎にカウンタ273はリセット
されるので、カウンタ273では1スキャン駆動期間にお
けるXデータXDATA中の“オン”の数が、データ検出回
路272の出力するパルスの立ち上がりまたは立ち下がり
エッジの個数によって計数され、その結果が補正パラメ
ータとして出力される。
Next, operations of the correction parameter generation circuit 27, the D / A conversion circuit 28, and the correction voltage addition circuit 29 configured as described above will be described. The X data XDATA output from the liquid crystal panel control device 26 is sent to the data electrode driver 21 and simultaneously taken into the data latch circuit 271 therein by the correction parameter generation circuit 27 in synchronization with the data clock signal DCLK. Output immediately. And
In the data detection circuit 272, the AND of the output of the data latch circuit 271 and the data clock signal DCLK is obtained, so that a pulse is output from the data detection circuit 272 only when the X data XDATA is "ON". A scan synchronization signal SSYNC for synchronizing scan electrode driving is input to an initialization input RST of the counter 273 to which this output is input, and the counter 273 is reset every one scan driving period. In, the number of “ON” in the X data XDATA in one scan drive period is counted by the number of rising or falling edges of the pulse output from the data detection circuit 272, and the result is output as a correction parameter.

この補正パラメータ出力は、続く補正電圧発生回路で
あるD/A変換回路28によって電圧に変換され、補正電圧
として出力される。この補正電圧は、補正電圧加算回路
29の中の加算回路291に直接入力され、スキャン電極選
択電圧V1が補正される。また、この補正電圧は反転回路
292を通して加算回路293に反転されて入力され、スキャ
ン電極選択電圧V1の補正とは逆の方向にスキャン電極選
択電圧V6が補正される。この補正電圧はXデータXDATA
中の“オン”の個数が多いほど大きな値となる。
This correction parameter output is converted into a voltage by a D / A conversion circuit 28, which is a subsequent correction voltage generation circuit, and output as a correction voltage. This correction voltage is applied to a correction voltage addition circuit.
Is directly input to the adder 291 in the 29, the scan electrode selection voltages V 1 is corrected. Also, this correction voltage is
292 is inverted is input to the addition circuit 293 through the scan electrode selection voltage V 6 in the opposite direction is corrected to the correction of the scan electrode selection voltage V 1. This correction voltage is the X data XDATA
The value becomes larger as the number of “on” in the inside increases.

第3図は『暗』を多数表示したときと『明』を多数表
示したときの本発明によるスキャン電圧波形を示すもの
である。第3図(a)は『暗』表示が多い時のスキャン
電圧の動作波形であり、この時は補正電圧は殆ど発生し
ないので、スキャン電極選択電圧の最大値はV、最小値
は0となり、波形は従来と変わりはない。一方、第3図
(b)に示すように、『明』表示が多い時は、大きな補
正電圧が発生するので、スキャン電極選択電圧の最大値
はVより大きくなり、最小値は0より小さくなる。第3
図(c)は本発明によるスキャン電極の各位置における
電圧の変化を従来と比較して示すものである。従来は、
スキャン電極の電源から遠い側における『暗』表示が多
い時と『明』表示が多い時の電位差が大きかったが、本
発明ではスキャン電極の電源から遠い側における電位差
は、『暗』表示が多い時と『明』表示が多い時とでそれ
ほど変わらないことが分かる。
FIG. 3 shows a scan voltage waveform according to the present invention when a large number of "dark" and a large number of "bright" are displayed. FIG. 3 (a) shows the operation waveform of the scan voltage when there are many "dark" displays. At this time, since the correction voltage is hardly generated, the maximum value of the scan electrode selection voltage is V and the minimum value is 0, The waveform is the same as before. On the other hand, as shown in FIG. 3 (b), when the "bright" display is large, a large correction voltage is generated, so that the maximum value of the scan electrode selection voltage is larger than V and the minimum value is smaller than 0. . Third
FIG. 5C shows a change in voltage at each position of the scan electrode according to the present invention, as compared with the related art. conventionally,
The potential difference between the "dark" display and the "bright" display on the side far from the scan electrode power supply was large, but in the present invention, the potential difference on the side far from the scan electrode power supply was "dark" display. It can be seen that there is not much difference between time and when there are many "bright" displays.

このように、本発明では『暗』表示が多い時は従来の
スキャン電極の駆動波形が変わらず、『明』表示が多い
時はスキャン電極の選択時の電圧が従来に比べて変化す
る。そして、『明』を多く表示するほど、実効電圧を大
きくする方向にスキャン選択電圧が補正されるので、こ
の時のセル駆動電圧に落ち込みがなくなり、『明』を表
示したために実効電圧が低下するということが無くなっ
て品質の良い表示を得ることができる。
As described above, in the present invention, the drive waveform of the conventional scan electrode does not change when there are many "dark" displays, and the voltage at the time of selecting the scan electrodes changes compared to the conventional case when there are many "bright" displays. Then, as "bright" is displayed more, the scan selection voltage is corrected in a direction to increase the effective voltage, so that there is no drop in the cell drive voltage at this time, and the effective voltage is reduced because "bright" is displayed. Therefore, a high quality display can be obtained.

第4図は本発明の第2の実施例の構成を示す回路図で
あり、第2図の回路と同じ部材には同じ符号が付されて
いる。この装置が第2図の装置と異なるのは、補正パラ
メータ発生回路47の出力を反転回路471で反転すること
によって、1スキャン駆動期間におけるXデータXDATA
中の“オン”データの個数を求めるようにしている点
と、補正電圧加算回路49の中の加算回路291,293に補正
電圧を与える際に、加算回路293に対してはそのままの
極性にし、加算回路291に対しては反転回路491を通すこ
とによって逆の極性にしているという点である。
FIG. 4 is a circuit diagram showing the configuration of a second embodiment of the present invention. The same members as those in the circuit of FIG. 2 are denoted by the same reference numerals. This device differs from the device of FIG. 2 in that the output of the correction parameter generating circuit 47 is inverted by an inverting circuit 471 so that X data XDATA in one scan driving period is obtained.
The point that the number of “ON” data in the circuit is obtained, and that when the correction voltage is applied to the addition circuits 291 and 293 in the correction voltage addition circuit 49, the polarity is maintained for the addition circuit 293 and the addition circuit The point that the polarity is reversed for 291 by passing through an inversion circuit 491.

この構成では、第5図(b)に示すように、『明』を
多数表示したときは、従来と同じようにスキャン電極選
択電圧の最大値はVより小さくなり、最小値は0より大
きくなる。そして、第5図(a)に示すように、『暗』
を多数表示したときは、補正電圧が発生してスキャン電
極選択電圧の最大値がVより下げられ、最小値が0より
大きくされる。この結果、『暗』を多く表示するほど実
効電圧が低くなる方向にスキャン選択電圧が補正される
ので、結果的に第2図の装置と同様の補正効果が得ら
れ、表示むらを抑えることができる。
In this configuration, as shown in FIG. 5B, when a large number of “bright” characters are displayed, the maximum value of the scan electrode selection voltage becomes smaller than V and the minimum value becomes larger than 0, as in the conventional case. . Then, as shown in FIG.
Are displayed, a correction voltage is generated, the maximum value of the scan electrode selection voltage is lowered below V, and the minimum value is made larger than 0. As a result, the scan selection voltage is corrected in a direction in which the effective voltage becomes lower as more "dark" is displayed. As a result, the same correction effect as that of the apparatus of FIG. 2 is obtained, and display unevenness is suppressed. it can.

第6図は本発明の第3の実施例の構成のうち、第2図
の装置と異なる補正パラメータ発生回路57の構成のみを
示すものである。この実施例の装置では、データラッチ
回路271にXデータXDATAが取り込まれ、その出力がアッ
プダウンカウンタ571のU/D端子に入力され、データクロ
ック信号DCLKがカウントされるようになっている。この
ため、XデータXDATAが“オン”ならばアップカウント
され、“オフ”ならばダウンカウントされてその結果が
補正パラメータとしてアップダウンカウンタ571から出
力される。そして、“オン”と“オフ”の個数の差によ
って補正が行われる。即ち、『明』表示と『暗』表示の
数が同数であれば補正が行われず、『明』表示が多いと
きは実効電圧を高くする方向に、『暗』表示が多いとき
は、実効電圧を低くする方向に補正が働き、同様の効果
を得ることができる。
FIG. 6 shows only the configuration of a correction parameter generating circuit 57 which is different from the configuration of FIG. 2 in the configuration of the third embodiment of the present invention. In the device of this embodiment, the X data XDATA is taken into the data latch circuit 271, the output of which is input to the U / D terminal of the up / down counter 571, and the data clock signal DCLK is counted. Therefore, if the X data XDATA is “ON”, the count is up, and if the X data XDATA is “OFF”, the count is down, and the result is output from the up / down counter 571 as a correction parameter. Then, correction is performed based on the difference between the numbers of “ON” and “OFF”. That is, if the number of “bright” displays and the number of “dark” displays are the same, no correction is performed, and the direction of increasing the effective voltage when there are many “bright” displays and the direction of increasing the effective voltage when there are many “dark” displays , The correction works in the direction of lowering, and the same effect can be obtained.

第7図は本発明の第4の実施例の構成のうち、第2図
の装置と異なる補正パラメータ発生回路67の構成のみを
示すものである。この実施例の装置には、XデータDCLK
を計数してデータのX座標を出力する座標計測回路671
と、その出力を受けて座標による重みづけを行った値を
出力する重みづけ回路672と、XデータXDATA中に“オ
ン”のデータがある時のデータラッチ回路271からの出
力により重み付け回路672からの値を出力する制御バッ
ファ673と、この出力を1スキャン駆動期間の間で積算
する積算回路674が備えられている。
FIG. 7 shows only the configuration of a correction parameter generation circuit 67 different from the device of FIG. 2 in the configuration of the fourth embodiment of the present invention. In the apparatus of this embodiment, X data DCLK
Measurement circuit 671 that counts the number and outputs the X coordinate of data
And a weighting circuit 672 that receives the output and outputs a value weighted by coordinates, and a weighting circuit 672 based on an output from the data latch circuit 271 when there is “ON” data in the X data XDATA. And a integrating circuit 674 for integrating the output during one scan drive period.

この装置が第2図の装置と異なるのは、XデータXDAT
A中に同じ“オン”データがあっても、電源回路24に近
い方のスキャン電極上に表示される“オン”データは小
さい値としてカウントされ、電源回路24に遠い方のスキ
ャン電極上に表示される“オン”データは大きな値とし
てカウントされる点である。これは、電源回路24に近い
方のスキャン電極に接続する液晶セルの『明』表示のス
キャン電極の電圧降下に与える影響が小さく、電源回路
24に遠い方のスキャン電極に接続する液晶セルの『明』
表示のスキャン電極の電圧降下に与える影響が大きいこ
とによるものである。この装置により、同一スキャン電
極上に『明』を表示する位置によってスキャン選択電圧
の変動量が異なる現象に対応でき、より適切な補正を行
うことが可能となる。
The difference between this device and the device of Fig. 2 is that X data XDAT
Even if the same “ON” data exists in A, the “ON” data displayed on the scan electrode closer to the power supply circuit 24 is counted as a small value and displayed on the scan electrode farther from the power supply circuit 24 The "on" data is counted as a large value. This has a small effect on the voltage drop of the "bright" display scan electrode of the liquid crystal cell connected to the scan electrode closer to the power supply circuit 24.
"Akira" of the liquid crystal cell connected to the scan electrode far away from 24
This is because the influence on the voltage drop of the scan electrode for display is large. With this device, it is possible to cope with a phenomenon in which the amount of change in the scan selection voltage varies depending on the position where “bright” is displayed on the same scan electrode, and more appropriate correction can be performed.

また、バイアス比aを理論上の最適値 (但し、Dはデューティ比)よりも小さくする方法と組
み合わせてもよい。この方法は、特開昭59−160124号公
報に示されており、公報記載の駆動電圧を低くするとい
う効果に加えて、コントラスト比を向上させるという効
果がある。しかし、この方法を単独で用いると、駆動マ
ージンが狭くなるためにわずかな実効電圧の変動で透過
率が大きく変動するようになり、クロストークが起こり
やすくなるという問題があった。そこで、本発明と組み
合わせて表示パターンによる実効電圧の変動を抑えるこ
とにより、クロストークの問題を解消し、駆動電圧を低
くでき、かつ、コントラスト比を向上させることができ
る。
Further, the bias ratio a is set to a theoretical optimum value. (However, D is a duty ratio). This method is disclosed in JP-A-59-160124, and has an effect of improving the contrast ratio in addition to the effect of reducing the driving voltage described in the publication. However, when this method is used alone, there is a problem in that the drive margin is narrowed, and the transmittance is largely changed by a slight change in the effective voltage, and crosstalk is likely to occur. Therefore, by suppressing the fluctuation of the effective voltage due to the display pattern in combination with the present invention, the problem of crosstalk can be solved, the driving voltage can be reduced, and the contrast ratio can be improved.

尚、前述の実施例では、 V1=V V4=(2/a)V V2=(1−1/a)V V5=(1/a)V V3=(1−2/a)V V6=0 としたが、電圧平均化法では各電圧の差がこの関係を満
足していれば良いので、V1〜V6を一定の電圧値だけ高
く、或いは低くしても良い。
Incidentally, in the illustrated embodiment, V 1 = V V 4 = (2 / a) V V 2 = (1-1 / a) V V 5 = (1 / a) V V 3 = (1-2 / a Although V V 6 = 0, V 1 -V 6 may be increased or decreased by a fixed voltage value, since the voltage averaging method only requires that the difference between the voltages satisfies this relationship. .

また、前述の実施例では“オン”表示データに『明』
表示が対応する液晶表示装置を例に説明を行ったが、
“オン”表示データに『暗』表示が対応する液晶表示装
置については、『明』表示記述を『暗』表示に、『暗』
表示記述を『明』表示に置き換えれば全く同様に適用す
ることができる。
Further, in the above-described embodiment, “ON” is displayed in the “ON” display data.
The explanation has been given using a liquid crystal display device corresponding to the display as an example,
For a liquid crystal display device that corresponds to “ON” display data with “dark” display, the “bright” display description is changed to “dark” display and the “dark” display
The same can be applied by replacing the display description with the “bright” display.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、単純マトリクス
型液晶表示装置において、同一スキャン電極上に『明』
を多数表示しても、スキャン電極選択電圧が低下しなく
なるため、表示品質を向上させることができるという効
果がある。
As described above, according to the present invention, in a simple matrix type liquid crystal display device, “light”
Is displayed, the scan electrode selection voltage does not decrease, so that the display quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の方法を実施例する液晶パネルの駆動装
置の原理構成図、 第2図は本発明の第1の実施例の構成を示す回路図、 第3図は第2図に示した第1の実施例の動作および効果
を示す波形図、 第4図は本発明の第2の実施例の構成を示す回路図、 第5図は第4図の実施例の動作を示す波形図、 第6図は本発明の第3の実施例のうち、補正パラメータ
発生回路部分のみの構成を示す回路図、 第7図は本発明の第4の実施例のうち、補正パラメータ
発生回路部分のみの構成を示す回路図、 第8図は第9図のセルα,βの駆動電圧波形を示す図、 第9図は液晶パネル上での表示パターンの一例を示す
図、 第10図は電圧平均化法を示す図、 第11図は液晶パネル上での別の表示パターンの例を示す
図、 第12図は1スキャン電極に接続する液晶セルの透過回路
と流れる電流を示す説明図、 第13図は第11図の表示パターンによるスキャン電圧の変
化を示す波形図、 第14図および第15図は『明』を多数表示したときと
『暗』を多数表示したときの液晶セルの駆動波形を示す
図である。 21……データ電極ドライバ、 22……スキャン電極ドライバ、 23……液晶パネル、 24……電源回路、 26……液晶パネル制御装置、 27,47,57,67……補正パラメータ発生回路、 28……D/A変換回路、 29……補正電圧加算回路、 271……データラッチ回路、 272……データ検出回路、 273……カウンタ、 291,293……加算回路 272,292,471,491……反転回路、 571……アップダウンカウンタ、 671……座標計測回路、 672……重み付け回路、 673……制御バッファ、 674……積算回路。
FIG. 1 is a diagram showing the principle of a liquid crystal panel driving apparatus embodying the method of the present invention, FIG. 2 is a circuit diagram showing the structure of a first embodiment of the present invention, and FIG. 3 is shown in FIG. 4 is a waveform diagram showing the operation and effect of the first embodiment, FIG. 4 is a circuit diagram showing the configuration of the second embodiment of the present invention, and FIG. 5 is a waveform diagram showing the operation of the embodiment of FIG. FIG. 6 is a circuit diagram showing the configuration of only the correction parameter generation circuit portion of the third embodiment of the present invention. FIG. 7 is only the correction parameter generation circuit portion of the fourth embodiment of the present invention. FIG. 8 is a diagram showing driving voltage waveforms of cells α and β in FIG. 9, FIG. 9 is a diagram showing an example of a display pattern on a liquid crystal panel, and FIG. FIG. 11 shows another example of a display pattern on a liquid crystal panel. FIG. 12 shows a liquid crystal connected to one scan electrode. FIG. 13 is a waveform diagram showing a change in scan voltage according to the display pattern of FIG. 11, and FIGS. 14 and 15 show a case where a large number of “bright” are displayed. FIG. 9 is a diagram showing driving waveforms of the liquid crystal cell when a large number of “dark” are displayed. 21: Data electrode driver, 22: Scan electrode driver, 23: LCD panel, 24: Power supply circuit, 26: LCD panel controller, 27, 47, 57, 67: Correction parameter generation circuit, 28: … D / A conversion circuit, 29… Correction voltage addition circuit, 271… Data latch circuit, 272… Data detection circuit, 273 …… Counter, 291,293… Addition circuit 272,292,471,491… Inversion circuit, 571 …… Up / down Counter, 671… Coordinate measurement circuit, 672… Weighting circuit, 673… Control buffer, 674 …… Integration circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原口 宗広 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星屋 隆之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平3−220591(JP,A) 特開 平2−89(JP,A) 特開 昭60−126626(JP,A) 特開 平3−21985(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/133 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Munehiro Haraguchi 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Takayuki Hoshiya 1015 Kamikodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited (56) References JP-A-3-220591 (JP, A) JP-A-2-89 (JP, A) JP-A-60-126626 (JP, A) JP-A-3-21985 (JP, A) ( 58) Field surveyed (Int.Cl. 6 , DB name) G02F 1/133 G09G 3/36

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】データ電極とスキャン電極とを交差して設
けたマトリクス型液晶パネルを、選択されるスキャン電
極に印加する電圧を基準として、選択されるデータ電極
には所定電圧Vを印加し、非選択のデータ電極には(1
−2/a)Vを印加し、非選択のスキャン電極には(1−1
/a)Vを印加する正電圧印加モード期間と、選択される
データ電極に印加する電圧を基準として、選択されるス
キャン電極にはVを印加し、非選択のデータ電極に(2/
a)Vを印加し、非選択のスキャン電極には(1/a)Vを
印加する負電圧印加モード期間とで駆動する方法におい
て、 1スキャン電極駆動時間毎に、選択されるスキャン電極
に表示するデータの明暗の割合に応じて補正電圧の大き
さを決定し、この補正電圧を正電圧印加モード期間と負
電圧印加モード期間とでは逆の極性で、スキャン電極の
選択電圧に足し合わせることを特徴とする液晶パネルの
駆動方法。
A matrix-type liquid crystal panel provided with data electrodes and scan electrodes intersecting each other, applying a predetermined voltage V to selected data electrodes based on a voltage applied to the selected scan electrodes; Unselected data electrodes (1
−2 / a) V, and (1-1-1) is applied to the unselected scan electrodes.
/ a) With reference to the positive voltage application mode period in which V is applied and the voltage applied to the selected data electrode, V is applied to the selected scan electrode and (2 /
a) In a method in which V is applied and a non-selected scan electrode is driven in a negative voltage application mode period in which (1 / a) V is applied, display is performed on a selected scan electrode every scan electrode drive time The magnitude of the correction voltage is determined according to the ratio of light and dark of the data to be corrected, and the correction voltage is added to the selection voltage of the scan electrode with the opposite polarity between the positive voltage application mode period and the negative voltage application mode period. Characteristic liquid crystal panel driving method.
【請求項2】請求項1記載の液晶パネルの駆動方法にお
いて、選択されるスキャン電極に表示するデータの明暗
の割合を、各データにスキャンドライバ出力からの距離
に応じた重みづけを行って算出することを特徴とする液
晶パネルの駆動方法。
2. The liquid crystal panel driving method according to claim 1, wherein a ratio of lightness and darkness of data displayed on the selected scan electrode is calculated by weighting each data according to a distance from a scan driver output. A method for driving a liquid crystal panel.
【請求項3】データ電極ドライバ(1)とスキャン電極
ドライバ(2)を備えた単純マトリクス型液晶パネル
(3)の駆動装置であって、 データ電極ドライバ(1)に正電圧印加モード期間と負
電圧印加モード期間の選択電圧および非選択電圧、スキ
ャン電極ドライバ(2)に正電圧印加モード期間と負電
圧印加モード期間の選択電圧および非選択電圧を与える
電源回路(4)と、 データ電極ドライバ(1)にデータ信号、スキャン電極
ドライバ(2)に走査信号を送る制御回路(5)と、 この制御回路(5)からの信号に応じて、正電圧印加モ
ード期間と、負電圧印加モード期間とを切り換える電圧
極性切換回路(6)と、 1スキャン電極駆動時間毎に、選択されるスキャン電極
に表示するデータの明暗の割合を計測して補正パラメー
タを発生する補正パラメータ発生回路(7)と、 この補正パラメータに応じた大きさの補正電圧を発生す
る補正電圧発生回路(8)と、 この補正電圧を電源回路(4)の選択時のスキャン電圧
に加算する電圧加算回路(9)と、 を有することを特徴とする液晶パネルの駆動装置。
3. A driving device for a simple matrix type liquid crystal panel (3) comprising a data electrode driver (1) and a scan electrode driver (2), wherein a positive voltage application mode period and a negative voltage are applied to the data electrode driver (1). A power supply circuit (4) for applying a selection voltage and a non-selection voltage during the voltage application mode period and a selection voltage and a non-selection voltage during the positive voltage application mode period and the negative voltage application mode period to the scan electrode driver (2); A control circuit (5) for sending a data signal to 1) and a scan signal to the scan electrode driver (2); and a positive voltage application mode period and a negative voltage application mode period according to a signal from the control circuit (5). A voltage polarity switching circuit (6) for switching the scan electrode, and a correction parameter for measuring the ratio of light and dark of data displayed on the selected scan electrode for each scan electrode driving time. A correction parameter generation circuit (7) for generating a correction voltage; a correction voltage generation circuit (8) for generating a correction voltage of a magnitude corresponding to the correction parameter; and a scan voltage when the power supply circuit (4) is selected. A driving circuit for a liquid crystal panel, comprising:
JP5083090A 1990-03-03 1990-03-03 Method and apparatus for driving liquid crystal panel Expired - Lifetime JP2897779B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5083090A JP2897779B2 (en) 1990-03-03 1990-03-03 Method and apparatus for driving liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5083090A JP2897779B2 (en) 1990-03-03 1990-03-03 Method and apparatus for driving liquid crystal panel

Publications (2)

Publication Number Publication Date
JPH03253818A JPH03253818A (en) 1991-11-12
JP2897779B2 true JP2897779B2 (en) 1999-05-31

Family

ID=12869682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5083090A Expired - Lifetime JP2897779B2 (en) 1990-03-03 1990-03-03 Method and apparatus for driving liquid crystal panel

Country Status (1)

Country Link
JP (1) JP2897779B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073107B2 (en) * 1999-03-18 2008-04-09 三洋電機株式会社 Active EL display device

Also Published As

Publication number Publication date
JPH03253818A (en) 1991-11-12

Similar Documents

Publication Publication Date Title
US6222516B1 (en) Active matrix liquid crystal display and method of driving the same
JP3339696B2 (en) Liquid crystal display
WO2021000632A1 (en) Liquid crystal display panel and method for improving dynamic picture tailing of liquid crystal display panel
JP2643100B2 (en) Method and apparatus for driving liquid crystal display device
US6320562B1 (en) Liquid crystal display device
TW201403566A (en) Driving methof of passive display panel and display apparatus
JP4269605B2 (en) Dispersion system drive circuit drive method and electrophoretic display device drive method
US5757349A (en) Liquid crystal display device and a method of driving the same
JP2950335B2 (en) LCD panel drive
JP2897779B2 (en) Method and apparatus for driving liquid crystal panel
JP3473748B2 (en) Liquid crystal display
JP2955680B2 (en) Driving method of liquid crystal panel
JP2991213B2 (en) Method and apparatus for driving liquid crystal panel
US8111228B2 (en) Method and device to optimize power consumption in liquid crystal display
JP2976983B2 (en) Driving method of liquid crystal panel
JP3272898B2 (en) Liquid crystal display
JPH03257426A (en) Liquid crystal display device
JP3142068B2 (en) Driving method of liquid crystal display device
JP3211270B2 (en) Driving method of liquid crystal display element
JPH02171718A (en) Method and device for driving liquid crystal display panel
JPH04353823A (en) Driving method for liquid crystal display element
JPH03260621A (en) Method for driving liquid crystal panel
JP2820160B2 (en) Driving method of liquid crystal panel
JP2503265B2 (en) Driving method of liquid crystal display device
JP4506355B2 (en) Power supply circuit, drive device, electro-optical device, electronic apparatus, and drive voltage supply method