JP2906680B2 - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JP2906680B2 JP2906680B2 JP3011822A JP1182291A JP2906680B2 JP 2906680 B2 JP2906680 B2 JP 2906680B2 JP 3011822 A JP3011822 A JP 3011822A JP 1182291 A JP1182291 A JP 1182291A JP 2906680 B2 JP2906680 B2 JP 2906680B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- data
- program memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013500 data storage Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にプログラムメモリを内蔵するマイクロコンピ
ュータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly to a microcomputer having a program memory.
【０００２】[0002]
【従来の技術】従来のプログラムメモリを内蔵するマイ
クロコンピュータにおいては、ＩＣ製造業者側におい
て、使用者の要求内容に応じて、所要のプログラムを前
記内蔵プログラムメモリに書込み、使用者に納入するの
が一般である。この場合に、ＩＣ製造者においては、出
荷検査として、前記プログラムが正確に内蔵メモリに書
込まれているが否か、また、各種命令が正しく動作する
か否かの点についてのみ検査を行っており、プログラム
の実時間における走行検査は行われていない。2. Description of the Related Art In a conventional microcomputer having a built-in program memory, it is necessary for an IC manufacturer to write a required program into the built-in program memory and deliver it to a user in accordance with the contents requested by the user. General. In this case, as a shipping inspection, the IC manufacturer performs an inspection only on whether or not the program is correctly written in the built-in memory and on whether or not various instructions operate correctly. And no real-time running tests of the program have been performed.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、所定のプログラムが、正確
に、内蔵されるプログラムメモリに書込まれていても、
当該マイクロコンピュータを、所定のセットに組込んで
実際に動作させた場合に、少数ではあるが、期待通りに
動作せず、使用段階において不良と判定されることがあ
る。In the above-described conventional microcomputer, even if a predetermined program is accurately written in a built-in program memory,
When the microcomputer is incorporated into a predetermined set and actually operated, the microcomputer does not operate as expected, although in a small number, and may be determined to be defective at the stage of use.
【０００４】この要因は、命令の動作合を検査するテス
トパターンが完全でないために生起するものであるか
ら、実際にマイクロコンピュータを動作させて、不適切
な部分を調査し、テストパターンそのものを改善する必
要がある。しかしながら、マイクロコンピュータにおい
ては、内部に複雑な閉ループが形成されており、外部か
らの内部のプログラムメモリに対する実行過程を把握す
ることは困難であるという欠点がある。[0004] This factor occurs because the test pattern for inspecting the operation of the instruction is not perfect. Therefore, the microcomputer is actually operated to investigate an inappropriate portion and improve the test pattern itself. There is a need to. However, the microcomputer has a disadvantage that a complicated closed loop is formed inside, and it is difficult to grasp the execution process of the internal program memory from the outside.
【０００５】[0005]
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、２n（ｎ：正の整数）バイトの容量のプログ
ラム・メモリを内蔵するマイクロコンピュータにおい
て、前記プログラム・メモリのアドレスに対応するアド
レスに各々ｍビット（ｍ：正の整数）のデータ格納領域
を有し、外部から書込みアドレスを指定して特定データ
を予め格納する（２n×ｍ）ビットの容量のＰＲＯＭ構
造のレジスタと、外部から入力される書込み制御信号に
より、前記レジスタに対する書込みを制御する前記特定
データの書込み制御回路と、前記プログラム・メモリな
らびに前記レジスタのアドレスを指示するプログラム・
カウンタと、を備え、前記プログラム・カウンタにより
指示される前記レジスタ内のアドレスに格納されたｍビ
ットのデータを出力する機能を有することを特徴として
いる。According to the present invention, there is provided a microcomputer including a program memory having a capacity of 2 n (n: a positive integer) bytes, wherein an address corresponding to an address of the program memory is provided.
Data storage area of m bits (m: positive integer)
Specified data by designating write address from outside
Previously stored and (2 n × m) of the PROM structure of the capacitance of the bit register, the write control signal input from the outside, the specific controlling writing to the register
A data write control circuit, and a program for designating addresses of the program memory and the register.
And a function of outputting m-bit data stored at an address in the register indicated by the program counter.
【０００６】[0006]
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例のブロック図である。図
１に示されるように、本実施例は、書込み制御回路１
と、レジスタ２と、プログラム・メモリ３と、プログラ
ム・カウンタ４と、ＣＰＵ５と、制御回路６とを備えて
構成される。Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention. As shown in FIG. 1, the present embodiment employs a write control circuit 1
, A register 2, a program memory 3, a program counter 4, a CPU 5, and a control circuit 6.
【０００７】図１において、プログラム・メモリ３の容
量は１Ｋバイト（２10バイト）、レジスタ２は（２10×
１）ビット、アドレス入力端子５１−１〜１０は１０ビ
ット、データ入力端子５３は１ビットである。In FIG. 1, the capacity of the program memory 3 is 1 Kbyte (2 10 bytes), and the register 2 is (2 10 ×
1) Bit, the address input terminals 51-1 to 10-1 are 10 bits, and the data input terminal 53 is 1 bit.
【０００８】レジスタ２は、アドレス入力端子５１−１
〜１０と、プログラム・カウンタ４との双方に接続され
ており、その何れからもアドレス指定が行われる。外部
からレジスタ２にデータが書込む際には、書込み制御回
路１が、書込み制御信号入力端子５２を介して入力され
る、外部からの書込み制御信号によって設定され、外部
のアドレス入力端子５１−１〜１０により指示されたレ
ジスタ２におけるアドレスに、外部のデータ入力端子５
３から入力されるデータが書込まれる。また、プログラ
ム・メモリ３は、プログラム・カウンタ４に接続されて
おり、実行アドレスの指示を受ける。The register 2 has an address input terminal 51-1.
10 to 10 and the program counter 4 from which address designation is performed. When data is externally written to the register 2, the write control circuit 1 is set by an external write control signal input via a write control signal input terminal 52, and the external address input terminal 51-1 10 to an address in the register 2 designated by an external data input terminal 5
The data input from 3 is written. The program memory 3 is connected to the program counter 4 and receives an instruction of an execution address.
【０００９】プログラム・メモリ３の特定アドレスが実
行されたか否かを外部より確認する場合には、レジスタ
２において、外部から、前述の方法により特定アドレス
に相当するアドレスに“１”を書込み、プログラムを実
行させる。プログラム・カウンタ４により、プログラム
・メモリ３に実行アドレスが指示されると、同様にレジ
スタ２においても実行アドレスの指示が行われる。この
結果、プログラム・メモリ３における実行アドレスが特
定アドレスを示すと、レジスタ２も同様に特定アドレス
が指示され、データ“１”が出力端子５４より出力され
る。レジスタ２における他のアドレスエリアには、デー
タ“０”を書込んでおくことにより、出力端子５４に
は、プログラム・メモリ３の実行アドレスが特定アドレ
スを示す時には、データ“１”が出力され、それ以外の
アドレスにおいては、出力データとして“０”が出力さ
れるので、特定のアドレスを容易に判別することができ
る。When externally confirming whether or not a specific address of the program memory 3 has been executed, "1" is externally written into the register 2 to the address corresponding to the specific address by the above-described method, and the program is executed. Is executed. The program counter 4, the execution address in the program memory 3 are indicated, as well as instruction execution address even register 2 is performed. As a result, when the execution address in the program memory 3 indicates the specific address, the specific address is similarly designated in the register 2, and data “1” is output from the output terminal 54. By writing data "0" in another address area of the register 2, data "1" is output to the output terminal 54 when the execution address of the program memory 3 indicates a specific address. At other addresses, "0" is output as output data, so that a specific address can be easily determined.
【００１０】[0010]
【発明の効果】以上説明したように、本発明は、プログ
ラム・メモリを内蔵するマイクロコンピュータにおい
て、プログラムが実行中のアドレスを外部より確認する
ことが可能となり、これにより、マイクロコンピュータ
内における不具合個所を容易に調査することができると
いう効果があり、加えて、これにより、テストパターン
自体の改善をも容易に行うことができるという効果があ
る。As described above, according to the present invention, in a microcomputer having a built-in program memory, it is possible to externally check an address where a program is being executed. Can be easily investigated, and in addition, the test pattern itself can be easily improved.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
１ 書込み制御回路 ２ レジスタ ３ プログラム・メモリ ４ プログラム・カウンタ ５ ＣＰＵ ６ 制御回路 DESCRIPTION OF SYMBOLS 1 Write control circuit 2 Register 3 Program memory 4 Program counter 5 CPU 6 Control circuit
Claims (1)
ログラム・メモリを内蔵するマイクロコンピュータにお
いて、前記プログラム・メモリのアドレスに対応するア
ドレスに各々ｍビット（ｍ：正の整数）のデータ格納領
域を有し、外部から書込みアドレスを指定して特定デー
タを予め格納する（２n×ｍ）ビットの容量のＰＲＯＭ
構造のレジスタと、外部から入力される書込み制御信号
により、前記レジスタに対する前記特定データの書込み
を制御する書込み制御回路と、前記プログラム・メモリ
ならびに前記レジスタのアドレスを指示するプログラム
・カウンタと、を備え、前記プログラム・カウンタによ
り指示される前記レジスタ内のアドレスに格納されたｍ
ビットのデータを出力する機能を有することを特徴とす
るマイクロコンピュータ。In a microcomputer having a program memory having a capacity of 2 n (n: a positive integer) bytes, an address corresponding to an address of the program memory is provided.
M-bit (m: positive integer) data storage area for each dress
Area, and write data from outside to specify specific data.
PROM with a (2 n × m) bit capacity that stores data in advance
A register having a structure, a write control circuit for controlling writing of the specific data to the register by a write control signal input from the outside, and a program counter for indicating an address of the program memory and the register. , M stored at the address in the register indicated by the program counter
A microcomputer having a function of outputting bit data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011822A JP2906680B2 (en) | 1991-02-01 | 1991-02-01 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011822A JP2906680B2 (en) | 1991-02-01 | 1991-02-01 | Microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04246733A JPH04246733A (en) | 1992-09-02 |
| JP2906680B2 true JP2906680B2 (en) | 1999-06-21 |
Family
ID=11788473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011822A Expired - Fee Related JP2906680B2 (en) | 1991-02-01 | 1991-02-01 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906680B2 (en) |
-
1991
- 1991-02-01 JP JP3011822A patent/JP2906680B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04246733A (en) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080016415A1 (en) | Evaluation system and method | |
| JP2591825B2 (en) | Logic circuit testing method and apparatus using compressed data | |
| JP2906680B2 (en) | Microcomputer | |
| US5396611A (en) | Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space | |
| JP2002208297A (en) | Test method for ram and bus, and storage medium | |
| JP2004021421A (en) | Memory device control method, program therefor, and recording medium | |
| JPS6180444A (en) | Memory content retention function diagnostic device | |
| JPH0226252B2 (en) | ||
| JPH1165884A (en) | Microcomputer and debugging method therefor | |
| JPH01118933A (en) | Single-chip microcomputer | |
| JP3123758B2 (en) | Software coverage measurement device | |
| JPH02284248A (en) | How to check memory contents | |
| JPS59158450A (en) | Program test device | |
| JPH03130996A (en) | Initial setting system for eeprom | |
| JP2581057B2 (en) | Evaluation microcomputer | |
| JP2642975B2 (en) | One-chip microcomputer with built-in EEPROM | |
| JP2572083B2 (en) | Material testing machine | |
| JP2002150795A (en) | Semiconductor integrated circuit | |
| JPS59116862A (en) | Microcomputer | |
| JPH05233470A (en) | Address conversion device | |
| JPH0517756U (en) | One-chip micro computer | |
| JPH0793039B2 (en) | Memory address control circuit | |
| JPH01233642A (en) | Memory printing board | |
| JPH10161940A (en) | Checking method for memory | |
| JPH0398129A (en) | Parity error detection system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| LAPS | Cancellation because of no payment of annual fees |