JP2908201B2 - Waveform data conversion method - Google Patents
Waveform data conversion methodInfo
- Publication number
- JP2908201B2 JP2908201B2 JP5277213A JP27721393A JP2908201B2 JP 2908201 B2 JP2908201 B2 JP 2908201B2 JP 5277213 A JP5277213 A JP 5277213A JP 27721393 A JP27721393 A JP 27721393A JP 2908201 B2 JP2908201 B2 JP 2908201B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- waveform data
- pattern
- character
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】[0001]
【産業上の利用分野】本発明は、論理シミュレーション
における波形データの変換方式に関し、特に波形データ
を自動的に圧縮して変換する波形データ変換方式に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for converting waveform data in a logic simulation, and more particularly to a method for automatically compressing and converting waveform data.
【0002】[0002]
【従来の技術】論理回路をシミュレーションする場合、
シミュレーション用の波形パターンが必要になるが、こ
の波形パターンは、レイアウト後の実配線遅延時間を計
算した後で再シミュレーションを行うような場合は、そ
の都度作成することが必要になり非常に手間と時間がか
かる作業であった。2. Description of the Related Art When simulating a logic circuit,
A waveform pattern for simulation is required, but this waveform pattern must be created each time the re-simulation is performed after calculating the actual wiring delay time after layout. It was a time-consuming operation.
【0003】そのため従来は、他の論理シミュレータの
出力波形、もしくは他のパーソナルコンピュータや端末
で生成した波形データを、波形データ変換装置で変換し
シミュレータで用いることが行われている。For this reason, conventionally, output waveforms of other logic simulators or waveform data generated by other personal computers or terminals are converted by a waveform data converter and used by the simulator.
【0004】この波形データは、そのままフォーマット
を変えるのみでは、大規模な波形パターンの場合ファイ
ル容量が極めて大きくなため、特開平3−180973
号明細書に示すように、波形データ変換装置でフォーマ
ット変換する際に、繰り返しパターンを予め人手で指定
しておき、波形データの圧縮を図る方法も用いられてい
た。If the format of the waveform data is simply changed, the file capacity of a large waveform pattern becomes extremely large.
As shown in the specification, when format conversion is performed by a waveform data conversion apparatus, a method of manually designating a repetition pattern in advance and compressing waveform data has been used.
【0005】[0005]
【発明が解決しようとする課題】上述した従来の波形デ
ータ変換装置では、そのままフォーマットを変えるのみ
では、ファイルが極めて大きくなり、ディスク容量の圧
迫、また遅いI/Oアクセスを多く行うことによる変換
速度の低下、更に大量の波形パターンでシミュレーショ
ンを行うことによるシミュレーション速度の低下を招く
欠点があり、一方、波形データの圧縮を図る方法では、
繰り返しパターンを予め人手で指定する必要があり、効
率が悪いという欠点がある。In the above-described conventional waveform data converter, if the format is simply changed as it is, the file becomes extremely large, the disk capacity is reduced, and the conversion speed is increased by performing many slow I / O accesses. Has a disadvantage that the simulation speed is reduced by performing the simulation with a large number of waveform patterns, while the method of compressing the waveform data has a disadvantage.
It is necessary to manually specify the repetition pattern in advance, and there is a disadvantage that efficiency is low.
【0006】本発明の目的は上記問題点を解決し、大き
な波形パターンでも、人手に頼らずに比較的小さなファ
イルとして処理することができ、ディスク容量を節約
し、また遅いI/Oアクセス回数を減らすことで、波形
データ変換速度の高速化とシミュレーション速度の高速
化をはかることができる波形データ変換方式を提供する
ことにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems. Even a large waveform pattern can be processed as a relatively small file without relying on humans, saving disk space and reducing the number of I / O accesses. It is an object of the present invention to provide a waveform data conversion method capable of increasing the waveform data conversion speed and the simulation speed by reducing the number.
【0007】[0007]
【課題を解決するための手段】第1の発明は、シミュレ
ーション対象の回路図に対する第1の論理シミュレータ
の出力波形データもしくは第2のパーソナルコンピュー
タで生成した第1の波形データを第3の論理シミュレー
タのゲート及びマクロシンボルの入力となる第2の波形
データに変換する場合の波形データ変換方式において、
予め用意された変換前波形データファイルから読み出し
た前記第1の波形データで示された波形パターンを時系
列に最初から解析し、前記波形パターンが予め決められ
た回数変化するまでを1つの繰り返しパターンとして予
め決められた文字に変換し、更に前記同じ文字が続く場
合は前記連続した同じ文字を他の1文字に変換し変換さ
れた前記文字を予め用意された変換後波形データファイ
ルに格納する波形変換装置を有することを特徴とする。 A first aspect of the present invention is a simulation device.
Logic simulator for circuit diagram
Output waveform data or second personal computer
Logic simulation of the first waveform data generated by the
Waveform used as input of macro gate and macro symbol
In the waveform data conversion method when converting to data,
Read from pre-converted waveform data file
The waveform pattern indicated by the first waveform data
Analyze the columns from the beginning and the waveform pattern is predetermined
Until the number of times it changes
If the same character continues,
In this case, the same character is converted to another character.
The converted character data file
It is characterized by having a waveform conversion device for storing in a file.
【0008】[0008]
【0009】[0009]
【実施例】以下に本発明の実施例について図面を用いて
詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0010】図1は本発明の一実施例を示すブロック
図、図2(a)は本実施例におけるAND回路図、図2
(b)は図2(a)の回路をテストする波形パターン
図、図3(a)は波形エディタにより生成された変換前
波形パターン図、図3(b)は本実施例における変換後
波形パターンの一例を示す図、図3(c)は本実施例に
おける圧縮した変換後波形パターンの一例を示す図、図
4は、本実施例の波形パターン変換処理の一例を示すフ
ローチャート、図5は、本実施例の動作説明図である。FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2A is an AND circuit diagram in this embodiment, and FIG.
2B is a waveform pattern diagram for testing the circuit of FIG. 2A, FIG. 3A is a waveform pattern diagram before conversion generated by the waveform editor, and FIG. 3B is a waveform pattern after conversion in the present embodiment. FIG. 3C is a diagram illustrating an example of a compressed converted waveform pattern according to the present embodiment, FIG. 4 is a flowchart illustrating an example of a waveform pattern conversion process according to the present embodiment, and FIG. FIG. 4 is an operation explanatory diagram of the present embodiment.
【0011】図1において、1はパーソナルコンピュー
タ上のCAD、もしくは他のワークステーション上で作
成された論理シミュレータ入力用の回路図またはネット
リストの出力ファイル、2は回路図データファイル1を
テストするために他のパーソナルコンピュータや他のワ
ークステーション上のCADやシミュレータで作成され
た変換前波形データファイル、3は本発明の波形データ
変換装置、4は波形データ変換装置で変換された波形パ
ターンデータを格納する変換後波形データファイル、5
は論理シミュレータである。In FIG. 1, reference numeral 1 denotes a CAD on a personal computer, or a circuit diagram or netlist output file for inputting a logic simulator created on another workstation, and 2 denotes a circuit diagram data file 1 for testing. A pre-conversion waveform data file created by a CAD or simulator on another personal computer or another workstation, 3 stores the waveform data conversion device of the present invention, and 4 stores the waveform pattern data converted by the waveform data conversion device. Converted waveform data file, 5
Is a logic simulator.
【0012】図2(a)は1個の2入力AND回路の例
で、6はANDゲート、INA、INBはそれぞれAN
D回路の入力端子、OUTは出力端子で、INBとAN
Dゲートの間には1個のバッファ7が置かれている。FIG. 2A shows an example of one 2-input AND circuit, in which 6 is an AND gate, and INA and INB are each an AND circuit.
Input terminal of D circuit, OUT is an output terminal, INB and AN
One buffer 7 is placed between the D gates.
【0013】図2(b)は図2(a)の回路図を論理シ
ミュレータでテストするための波形パターンで、図の上
部にはパターン数、またその下には(a)の回路図の各
々の端子に対応する波形パターンが示され、INA、I
NBの入力端子に対するテスト波形パターン、OUT端
子に出力される期待値の波形パターンである。波形パタ
ーンは右にいくほど時間が経過していることを示し、パ
ターン数にシミュレーション基準時間(例えば20m
s)を乗じた値がシミュレーション上の実時間である。FIG. 2B is a waveform pattern for testing the circuit diagram of FIG. 2A with a logic simulator. The upper part of the figure shows the number of patterns, and the lower part shows each of the circuit diagrams of FIG. The waveform patterns corresponding to the terminals INA and I are shown.
7 shows a test waveform pattern for an input terminal of NB and a waveform pattern of an expected value output to an OUT terminal. The waveform pattern indicates that the time elapses to the right, and the number of patterns indicates the simulation reference time (for example, 20 m).
The value multiplied by s) is the real time in the simulation.
【0014】図3(a)は図2(b)の変換前波形パタ
ーンデータのフォーマットの例で、TERMの行は端子
の並び、#0から#28までの行は経過したシミュレー
タ時間における端子の値の変化を示し、#FINISH
の行はデータの終わりを示す識別子を示している。例え
ば、シミュレーション時間#4ではINAが1、INB
が1、OUTが1になることを示している。FIG. 3A shows an example of the format of the pre-conversion waveform pattern data shown in FIG. 2B. The TERM line is a row of terminals, and the lines # 0 to # 28 are the terminals at the elapsed simulator time. #FINISH
Indicates an identifier indicating the end of data. For example, in simulation time # 4, INA is 1, INB
Is 1 and OUT is 1.
【0015】図3(b)は、変換後波形パターンフォー
マットの一例を示しており、端子名の後に、端子がいつ
どの値に変化したかが並べられている。シミュレータ時
間に80の値を乗じた値がシミュレーション上の実時間
とすると、INA端子の場合、初期値が0で、80ns
後に1に変化し、160nsに0,240nsに1,3
20nsに0,400nsに1,480nsに0,56
0nsに1に変化したことを示している。FIG. 3B shows an example of the converted waveform pattern format, in which the terminal name and the value at which the terminal has changed are listed after the terminal name. Assuming that the value obtained by multiplying the simulator time by 80 is the real time in the simulation, the initial value of the INA terminal is 0 and 80 ns.
Later changes to 1, 0 at 160ns, 1,3 at 240ns
0 for 20 ns, 1,400 ns for 1,480 ns for 0,56
This indicates that the value has changed to 0 ns.
【0016】図3(c)は(b)のフォーマットにリピ
ートパターンがある場合で、/REPEATの後にA−
Vまでの大文字が続きその後に再帰が可能なパターンが
続く形で示され、この場合図3(c)は図3(b)の同
じ波形パターンを圧縮した形で示している。FIG. 3 (c) shows a case where the format shown in FIG. 3 (b) has a repeat pattern.
3C shows the same waveform pattern of FIG. 3B in compressed form, followed by uppercase letters up to V followed by a recursive pattern.
【0017】次に図4のフローチャートにより図3
(a)の波形パターンから図3(c)の波形パターンに
変換する処理の流れを詳細に述べる。図4(a)は波形
パターン変換装置3の処理の大きな流れを示し、開始よ
り始まり、波形パターン読み込み・テーブル作成部20
1による波形パターン読み込み・テーブル作成処理(ス
テップ45)、波形圧縮部202による波形圧縮処理
(ステップ46)、波形出力部203による出力処理
(ステップ47)で終了する。波形パターン読み込み・
テーブル作成処理でファイルオープン処理、テーブル作
成処理が行われる。テーブルは端子基準で、端子名を先
頭とし、変化した時間と値がポインタでつながったリス
ト構造で作成される。本実施例では、テーブルはコンピ
ュータのメモリ上に存在しかつ、テーブルを端子を基準
としたリスト構造で表現することにしているが、波形フ
ォーマットの種類やデータの規模によってはテーブルデ
ータを一時ファイルとして外部記憶装置に書き出した
り、時間基準のリスト構造にしてもよい。Next, referring to the flowchart of FIG.
The flow of processing for converting the waveform pattern of FIG. 3A to the waveform pattern of FIG. 3C will be described in detail. FIG. 4A shows a large flow of the processing of the waveform pattern conversion apparatus 3, starting from the start, and reading the waveform pattern / table creation unit 20.
The processing ends with the waveform pattern reading / table creation processing (Step 45), the waveform compression processing by the waveform compression unit 202 (Step 46), and the output processing by the waveform output unit 203 (Step 47). Read waveform pattern
In the table creation process, a file open process and a table creation process are performed. The table is created in a list structure with the terminal name at the head and the changed time and value connected by a pointer on a terminal basis. In this embodiment, the table exists in the memory of the computer, and the table is represented by a list structure based on the terminal. However, depending on the type of the waveform format and the size of the data, the table data is used as a temporary file. The data may be written to an external storage device, or may have a time-based list structure.
【0018】図4(b)は波形圧縮部202による波形
圧縮処理(ステップ46)の詳細フローチャートであ
る。波形パターン展開処理(ステップ49)でテーブル
上のデータをシミュレーション単位時間で展開し、次に
パターン記録処理(ステップ50)で波形パターンが2
回変化するまでを1回の繰り返しパターンとして記録
し、照合・登録処理(ステップ52)でこのパターンが
以前に記録されていたかどうか照合し、もしなかった
ら、繰り返しパターンを文字として登録し(ステップ5
3)、更に文字パターンの並びを再帰的に登録する(ス
テップ52〜ステップ55)。すなわちINAの端子で
は時間#0から#7までの時間の変化パターン“000
01111”を1つめのパターンAとし、更に文字の並
びが変化する位置として、#8から#15、#16から
#23、#24から#32をそれぞれ同パターンAと
し、更に再帰的に文字パターン“AAAA”をBとして
記録する。FIG. 4B is a detailed flowchart of the waveform compression processing (step 46) by the waveform compression section 202. The data on the table is developed in simulation unit time in the waveform pattern development process (step 49), and then the waveform pattern is processed in the pattern recording process (step 50).
The change is recorded as one repetition pattern, and it is collated in a collation / registration process (step 52) whether or not this pattern has been recorded before. If not, the repetition pattern is registered as a character (step 5).
3) Further, the arrangement of the character patterns is recursively registered (steps 52 to 55). That is, at the INA terminal, the time change pattern “000” from time # 0 to # 7.
01111 "as the first pattern A, and as positions where the character arrangement changes, # 8 to # 15, # 16 to # 23, and # 24 to # 32 are the same pattern A, respectively, and further recursively the character pattern Record “AAAAA” as B.
【0019】ここでの信号変化回数は2回としたが、こ
の値は特に決まったものではなく、データの種類やシミ
ュレーションの内容によって適宜変更してもよく、また
1パターンを2回パターンが変化するまででなく、一定
のシミュレーション時間単位としてパターン登録しても
よい。Although the number of signal changes is two here, this value is not particularly determined, and may be changed as appropriate depending on the type of data and the contents of the simulation. Alternatively, the pattern may be registered as a fixed simulation time unit.
【0020】次に端子INBについての処理を図3、図
4(b)、図5を用いて説明する。図3の#0から#5
までをC(ステップ51)、#6から#13までのDと
して変換する(ステップ52)が、#14から#21は
繰り返しパターンがAとして登録されているので該パタ
ーンを登録されている文字で置き換え(ステップ5
3)、最後に#22から#32をEとして置き換える
(ステップ55)。CDや、DA、AEなどの2文字変
化を登録しないのは効率の低下を防ぐためである。以下
同様な処理をテーブルのデータの最後まで繰り返す。Next, the processing for the terminal INB will be described with reference to FIGS. 3, 4B and 5. FIG. # 0 to # 5 in FIG.
Are converted as C (step 51) and D from # 6 to # 13 (step 52). Since the repeated pattern is registered as A in # 14 to # 21, the pattern is a registered character. Replacement (Step 5
3) Finally, # 22 to # 32 are replaced with E (step 55). The reason why a two-character change such as CD, DA, or AE is not registered is to prevent a decrease in efficiency. Hereinafter, the same processing is repeated until the end of the data of the table.
【0021】最後に変換したテーブルを変換後波形パタ
ーンとして出力するが、この出力前に数字と文字の混在
しているテーブルをスライド辞書法等の文字列圧縮アル
ゴリズムで圧縮し、出力時に辞書部分を繰り返しパター
ンに置き換えて出力する処理を行ってもよい。The last converted table is output as a converted waveform pattern. Before this output, the table in which numbers and characters are mixed is compressed by a character string compression algorithm such as a slide dictionary method. A process of replacing the pattern with a repetitive pattern and outputting the pattern may be performed.
【0022】波形圧縮処理を行った後には、図3(c)
に示すように、まず繰り返しパターンとしてA〜Gのパ
ターンを出力し、次に各端子の圧縮された波形フォーマ
ットを出力する。After performing the waveform compression processing, FIG.
As shown in (1), first, patterns A to G are output as repetitive patterns, and then the compressed waveform format of each terminal is output.
【0023】[0023]
【発明の効果】本発明によれば、論理シミュレーション
の波形データが、自動検出した繰り返しパターンにより
圧縮されて出力されるので、大きな波形パターンでも人
手に頼らずに比較的小さなファイルとして処理すること
ができ、ディスク容量を節約し、また遅いI/Oアクセ
ス回数を減らすことができるので、波形変換速度の高速
化とシミュレーション速度の高速化に効果がある。According to the present invention, since the waveform data of the logic simulation is compressed and output by the automatically detected repetition pattern, even a large waveform pattern can be processed as a relatively small file without relying on humans. This can save disk space and reduce the number of slow I / O accesses, which is effective in increasing the waveform conversion speed and the simulation speed.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図2】(a)は本実施例におけるAND回路図、
(b)は(a)の回路をテストする波形パターン図であ
る。FIG. 2A is an AND circuit diagram in the present embodiment,
(B) is a waveform pattern diagram for testing the circuit of (a).
【図3】(a)は波形エディタにより生成された変換前
波形パターン図、(b)は本実施例における変換後波形
パターンの一例を示す図、(c)は本実施例における圧
縮した変換後波形パターンの一例を示す図である。3A is a diagram showing an example of a pre-conversion waveform pattern generated by a waveform editor, FIG. 3B is a diagram showing an example of a post-conversion waveform pattern in the present embodiment, and FIG. FIG. 4 is a diagram illustrating an example of a waveform pattern.
【図4】本実施例の波形パターン変換処理の一例を示す
フローチャート図である。FIG. 4 is a flowchart illustrating an example of a waveform pattern conversion process according to the embodiment;
【図5】本実施例の圧縮過程を示す動作説明図である。FIG. 5 is an operation explanatory diagram showing a compression process according to the embodiment.
1 回路図データファイル 2 変換前波形データファイル 3 波形データ変換装置 4 変換後波形データファイル 5 論理シミュレータ 6 ANDゲート 7 バッファ 201 パターン読み込み・テーブル作成部 202 波形圧縮部 203 波形出力部 DESCRIPTION OF SYMBOLS 1 Circuit diagram data file 2 Waveform data file before conversion 3 Waveform data converter 4 Waveform data file after conversion 5 Logic simulator 6 AND gate 7 Buffer 201 Pattern reading / table creation unit 202 Waveform compression unit 203 Waveform output unit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−180973(JP,A) 特開 平1−295345(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 17/50 G06F 5/00 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-180973 (JP, A) JP-A-1-295345 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G06F 17/50 G06F 5/00
Claims (1)
1の論理シミュレータの出力波形データもしくは第2のThe output waveform data of the first logic simulator or the second
パーソナルコンピュータで生成した第1の波形データをFirst waveform data generated by a personal computer
第3の論理シミュレータのゲート及びマクロシンボルのThird logic simulator gate and macro symbol
入力となる第2の波形データに変換する場合の波形デーWaveform data when converting to input second waveform data
タ変換方式において、予め用意された変換前波形データIn the data conversion method, waveform data before conversion prepared in advance
ファイルから読み出した前記第1の波形データで示されIndicated by the first waveform data read from the file
た波形パターンを時系列に最初から解析し、前記波形パFrom the beginning in time series,
ターンが予め決められた回数変化するまでを1つの繰りOne turn until the turn changes a predetermined number of times
返しパターンとして予め決められた文字に変換し、更にConvert to a predetermined character as a return pattern,
前記同じ文字が続く場合は前記連続した同じ文字を他のIf the same character continues, replace the consecutive same character with another
1文字に変換し変換された前記文字を予め用意された変The character is converted to one character and the converted character is
換後波形データファイルに格納する波形変換装置を有すIt has a waveform conversion device that stores the converted waveform data file.
ることを特徴とする波形データ変換方式。Waveform data conversion method characterized by the fact that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277213A JP2908201B2 (en) | 1993-11-08 | 1993-11-08 | Waveform data conversion method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277213A JP2908201B2 (en) | 1993-11-08 | 1993-11-08 | Waveform data conversion method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129631A JPH07129631A (en) | 1995-05-19 |
| JP2908201B2 true JP2908201B2 (en) | 1999-06-21 |
Family
ID=17580392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5277213A Expired - Fee Related JP2908201B2 (en) | 1993-11-08 | 1993-11-08 | Waveform data conversion method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908201B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3191857B2 (en) * | 1996-07-02 | 2001-07-23 | 日本電気株式会社 | Simulation execution device and data compression method thereof |
-
1993
- 1993-11-08 JP JP5277213A patent/JP2908201B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07129631A (en) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (en) | Design capture system | |
| US8468475B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US5539680A (en) | Method and apparatus for analyzing finite state machines | |
| US5517432A (en) | Finite state machine transition analyzer | |
| JPH06506309A (en) | Circuit simulation interface method | |
| JPH04101274A (en) | Logic design processing device and timing adjustment method | |
| KR100404065B1 (en) | Method and apparatus for preparing a simulation model for semiconductor integrated circuit at power supply terminal for simulating electromagnetic interference | |
| US6181320B1 (en) | Method for converting timing diagram into timing graph and vice versa | |
| CN114818598B (en) | A VCD vector compression method and device based on circuit flipping behavior | |
| JP2908201B2 (en) | Waveform data conversion method | |
| CN118363715A (en) | A reference model integration method, device, electronic device and storage medium | |
| JP4355930B2 (en) | Semiconductor integrated circuit power supply model creation method, program, and information processing apparatus | |
| US20030018460A1 (en) | Method to preserve comments of circuit simulation text file | |
| JP3186535B2 (en) | Simulation equipment | |
| JP2800742B2 (en) | Circuit diagram generator | |
| JP3083349B2 (en) | LSI mask data recording device | |
| JP2539049B2 (en) | Satomi simulation device | |
| JPH1049555A (en) | Timing analysis method in circuit design | |
| JP2000215220A (en) | Logic cell characterization device | |
| JP3199036B2 (en) | I/O partial circuit automatic generation system and method, and storage medium storing I/O partial circuit automatic generation program | |
| JPH02220144A (en) | Functional verification circuit simulator | |
| US6618838B1 (en) | Method and apparatus for processing an output of a design tool | |
| JP2000020562A (en) | Simulation test bench generation method and its generation device | |
| JPH04675A (en) | Circuit graphic processor | |
| JPH029939U (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |