Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2909708B2 - Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these - Google Patents
[go: Go Back, main page]

JP2909708B2 - Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these - Google Patents

Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these

Info

Publication number
JP2909708B2
JP2909708B2 JP3279895A JP3279895A JP2909708B2 JP 2909708 B2 JP2909708 B2 JP 2909708B2 JP 3279895 A JP3279895 A JP 3279895A JP 3279895 A JP3279895 A JP 3279895A JP 2909708 B2 JP2909708 B2 JP 2909708B2
Authority
JP
Japan
Prior art keywords
electron
image
voltage
emitting device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3279895A
Other languages
Japanese (ja)
Other versions
JPH08203419A (en
Inventor
仁 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3279895A priority Critical patent/JP2909708B2/en
Publication of JPH08203419A publication Critical patent/JPH08203419A/en
Application granted granted Critical
Publication of JP2909708B2 publication Critical patent/JP2909708B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、複数の表面伝導型電子
放出素子を用いた電子源、それを用いた表示装置や露光
装置等の画像形成装置、更には該電子源及び画像形成装
置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source using a plurality of surface conduction electron-emitting devices, an image forming apparatus using the same, such as a display device or an exposure device, and an electron source and an image forming apparatus. Regarding the manufacturing method.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。
As a typical configuration example of a surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming is usually performed by applying a voltage to both ends of the conductive thin film and conducting electricity.The conductive thin film is locally destroyed, deformed or altered to change its structure, and the electron-emitting portion is in an electrically high-resistance state. Is a process of forming The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.

【0004】上記電子放出素子は、構造が単純で製造も
容易であることから、大面積に亙って多数配列形成でき
る利点がある。そこで、この特徴を活かすための種々の
応用が研究されている。例えば表示装置等の画像形成装
置への利用が挙げられる。
[0004] The above-mentioned electron-emitting device has an advantage that it can be formed in a large number over a large area because of its simple structure and easy manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に該電子放出素子を配列
し、個々の電子放出素子の両端(両素子電極)を配線
(共通配線とも呼ぶ)にて夫々結線した行を多数行配列
(梯型配置とも呼ぶ)した電子源が挙げられる(特開平
1−31332号公報、同1−283749号公報、同
2−257552号公報)。また、特に表示装置におい
ては、液晶を用いた表示装置と同様の平板型表示装置と
することが可能で、しかもバックライトが不要な自発光
型の表示装置として、表面伝導型電子放出素子を多数配
置した電子源と、この電子源からの電子線の照射により
可視光を発光する蛍光体とを組み合わせた表示装置が提
案されている(アメリカ特許第5066883号明細
書)。
Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, the electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each electron-emitting device are interconnected (also referred to as a common interconnect). ), An electron source in which a number of rows each connected in () is also arranged (also referred to as a trapezoidal arrangement) (JP-A-1-313332, JP-A-1-283737, and JP-A-2-257552). In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a large number of surface conduction electron-emitting devices are used as self-luminous display devices that do not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,883).

【0006】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、電子放出素子の行・列の数が夫々数百〜数千
となり、非常に多くの電子放出素子を配列する必要があ
る。従って、各電子放出素子の電気特性が均一で制御し
やすいことが望まれる。
In a display device using the above-mentioned surface conduction electron-emitting device, in order to obtain a high-quality and high-definition image on a large screen, the number of rows and columns of the electron-emitting device is several hundred to several thousand, respectively. It is necessary to arrange a very large number of electron-emitting devices. Therefore, it is desired that the electrical characteristics of each electron-emitting device be uniform and easy to control.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子を用いて構成した画像形成装置では、
自発光型表示装置として未だに輝度は十分高いものとは
言い難く、更に高輝度の画像形成装置が望まれている。
However, in an image forming apparatus using a surface conduction electron-emitting device,
It is still difficult to say that the luminance of a self-luminous display device is sufficiently high, and an image forming apparatus with higher luminance is desired.

【0008】本発明は上記のような高輝度の画像形成装
置を提供することを目的とし、該画像形成装置を構成し
得る、均一で良好な電子放出特性を示す電子源、更には
該電子源を構成する表面伝導型電子放出素子、及びこれ
らの製造方法を提供することを目的とするものである。
An object of the present invention is to provide an image forming apparatus having a high brightness as described above, and an electron source which can form the image forming apparatus and has uniform and good electron emission characteristics, and furthermore, the electron source And a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段及び作用】請求項1の発明
は、表面伝導型電子放出素子の製造方法であって、絶縁
性基板上に一対の素子電極と該素子電極間を連絡する導
電性薄膜を形成し、該導電性薄膜に電子放出部を形成し
た後、アルカリ土類金属或いは希土類元素を含む有機金
属ガスの存在下、上記素子電極間に電圧を印加し、電子
放出部の陰極側にアルカリ土類金属又は希土類元素を含
む層を積層することを特徴とする。
Means and operation for solving the problems] of claim 1 the invention is a method of manufacturing a surface conduction electron-emitting device, an insulating
A pair of device electrodes and a conductor for communicating between the device electrodes on the conductive substrate.
Forming an electroconductive thin film and forming an electron emitting portion on the electroconductive thin film;
After that, organic gold containing alkaline earth metal or rare earth element
A voltage is applied between the device electrodes in the presence of
Alkaline earth metal or rare earth element
The layers are stacked .

【0010】また請求項の発明は、上記方法により製
造された表面伝導型電子放出素子である。
[0010] The invention according to claim 2 is manufactured by the above method.
This is a manufactured surface conduction electron-emitting device.

【0011】更に、請求項5及び6の発明は、上記表面
伝導型電子放出素子を複数用いた電子源、請求項7及び
8の発明は該電子源を用いた画像形成装置、請求項9〜
11の発明はこれらの製造方法である。
Further, the invention of claims 5 and 6 is an electron source using a plurality of the surface conduction electron-emitting devices, and the invention of claims 7 and 8 is an image forming apparatus using the electron source, and claims 9 to
The eleventh invention is a method for producing these.

【0012】本発明は、表面伝導型電子放出素子におい
て電子放出部の陰極側を低仕事関数の金属層で覆うこと
により、陰極より引き出される電子の量を増加させ、輝
度の向上を図ったものである。
According to the present invention, the cathode side of an electron emitting portion in a surface conduction electron-emitting device is covered with a metal layer having a low work function, thereby increasing the amount of electrons extracted from the cathode and improving the luminance. It is.

【0013】本発明の表面伝導型電子放出素子には平面
型と垂直型があり、まず、平面型の表面伝導型電子放出
素子の基本的な構成について説明する。
The surface conduction electron-emitting device according to the present invention includes a planar type and a vertical type. First, the basic structure of the plane type surface conduction electron-emitting device will be described.

【0014】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are diagrams showing a basic structure of a flat surface conduction electron-emitting device.

【0015】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極、6はアルカリ土類
金属或いは希土類元素を含む層(以下「第二層」と記
す)である。
In FIG. 1, 1 is a substrate, 2 is an electron-emitting portion,
Reference numeral 3 denotes a conductive thin film, reference numerals 4 and 5 denote device electrodes, and reference numeral 6 denotes a layer containing an alkaline earth metal or a rare earth element (hereinafter referred to as "second layer").

【0016】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【0017】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、As、Ag、Au、RuO2 、Pd
−Ag等の金属あるいは金属酸化物とガラス等から構成
される印刷導体、In23 −SnO2 等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択さ
れる。
The materials of the opposing device electrodes 4 and 5 include:
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd and Pd, As, Ag, Au, RuO 2 , Pd
Metal or metal oxide and printed conductor composed of glass or the like, such as -ag, is appropriately selected from a semiconductor conductive materials such as transparent conductor and polysilicon or the like In 2 O 3 -SnO 2.

【0018】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed according to the applied form and the like.

【0019】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧等を考慮して、数μm〜数十μmであ
る。
The distance L between the device electrodes is preferably several hundred μm to several hundred μm, and more preferably several μm to several tens μm in consideration of the voltage applied between the device electrodes 4 and 5. .

【0020】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
The element electrode length W is preferably several μm to several hundred μm in consideration of the resistance value and electron emission characteristics of the electrode, and the element electrode thickness d is several hundred μm to several μm.

【0021】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性薄膜3の順
に積層されたものとなっているが、基板1上に、導電性
薄膜3、素子電極4,5の順に積層したものとしてもよ
い。
The surface conduction electron-emitting device shown in FIG. 1 has a structure in which device electrodes 4 and 5 and a conductive thin film 3 are laminated on a substrate 1 in this order. The conductive thin film 3 and the device electrodes 4 and 5 may be stacked in this order.

【0022】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは10Å〜500Åであり、その抵抗値は、10
3 〜107 Ω/□のシート抵抗値である。
In order to obtain good electron emission characteristics, the conductive thin film 3 is particularly preferably a fine particle film composed of fine particles. It is appropriately selected according to the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive thin film 3 is preferably several Å to several thousand Å, particularly preferably 10 to 500 、, and its resistance value is 10 to 500 Å.
The sheet resistance is 3 to 10 7 Ω / □.

【0023】導電性薄膜3を構成する材料としては、例
えばPd、Pt、Ru、Ag、Au、Ti、In、C
u、Cr、Fe、Zn、Sn、Ta、W、Pb等の金属
等が挙げられる。
Examples of the material constituting the conductive thin film 3 include Pd, Pt, Ru, Ag, Au, Ti, In, and C.
Examples thereof include metals such as u, Cr, Fe, Zn, Sn, Ta, W, and Pb.

【0024】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは10Å〜200Åで
ある。
The fine particle film is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other (island shape). ). In the case of a fine particle film, the particle size of the fine particles is preferably several to several thousand, and particularly preferably 10 to 200.

【0025】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
The electron emitting portion 2 contains a crack, and the electron emission is performed from the vicinity of the crack. The electron-emitting portion 2 including the crack and the crack itself are formed depending on the thickness, the film quality, the material of the conductive thin film 3 and the manufacturing method such as forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are not limited to the position and shape as shown in FIG.

【0026】本発明において、第二層6はアルカリ金属
土類或いは希土類元素を含む層であり、好ましくは成膜
材料として容易に入手可能なLa,Ba,Sc,Sr等
である。
In the present invention, the second layer 6 is a layer containing an alkali metal earth or a rare earth element, and is preferably La, Ba, Sc, Sr or the like which can be easily obtained as a film forming material.

【0027】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0028】図2は、垂直型電子放出素子の基本的な構
成を示す図で、図中21は段差形成部材で、その他図1
と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing a basic structure of a vertical electron-emitting device. In FIG. 2, reference numeral 21 denotes a step forming member.
The same reference numerals indicate the same members.

【0029】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型電子放出素子と同様
の材料で構成されたものである。
The substrate 1, the electron-emitting portion 2, the conductive thin film 3, and the device electrodes 4 and 5 are made of the same material as that of the above-mentioned flat-type electron-emitting device.

【0030】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型電子放出素子の素子電極間隔
L(図1参照)に対応するもので、段差形成部材21の
作成法や素子電極4,5間に印加する電圧等により設定
されるが、好ましくは数百Å〜数十μmであり、特に好
ましくは数百Å〜数μmである。
The step forming member 21 is formed by, for example, a vacuum evaporation method.
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode interval L (see FIG. 1) of the flat-type electron-emitting device described above. It is set according to the applied voltage or the like, but is preferably several hundreds of mm to several tens of μm, and particularly preferably several hundreds of mm to several μm.

【0031】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型電子放出素子
の説明においても述べたように、電子放出部2の形成
は、導電性薄膜3の膜厚、膜質、材料及び後述するフォ
ーミング条件等の製法に依存するので、その位置及び形
状は図2に示されるような位置及び形状に特定されるも
のではない。
Since the conductive thin film 3 is usually formed after the formation of the device electrodes 4 and 5, the conductive thin film 3 is laminated on the device electrodes 4 and 5. It is also possible to form such that the device electrodes 4 and 5 are laminated on the conductive thin film 3. As described in the description of the flat-type electron-emitting device, the formation of the electron-emitting portion 2 depends on the thickness, the film quality, the material of the conductive thin film 3 and the manufacturing method such as forming conditions described later. The shape and shape are not limited to the position and shape as shown in FIG.

【0032】尚、以下の説明は、上述の平面型電子放出
素子と垂直型電子放出素子の内、平面型を例にして説明
するが、平面型電子放出素子に代えて垂直型電子放出素
子としてもよい。
In the following description, the plane type electron-emitting device and the vertical type electron-emitting device will be described by taking the plane-type electron-emitting device as an example. Is also good.

【0033】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図3に基づいて説
明する。尚、図3において図1と同じ符号は同じ部材を
示すものである。
Various methods are conceivable for producing the surface conduction electron-emitting device. One example will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same members.

【0034】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After sufficiently cleaning the substrate 1 with a detergent, pure water, and an organic solvent, depositing an element electrode material by a vacuum evaporation method, a sputtering method, or the like, and then depositing the element on the surface of the substrate 1 by a photolithography technique. Electrodes 4 and 5 are formed (FIG. 3A).

【0035】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜3の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜3を形成
する(図3(b))。尚、ここでは、有機金属溶液の塗
布法により説明したが、これに限ることなく、例えば真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等によって有機金属
膜を形成することもできる。
2) An organic metal solution is applied onto the substrate 1 on which the device electrodes 4 and 5 are provided, and the solution is allowed to stand.
And an element electrode 5 are connected to form an organic metal thin film.
The organic metal solution is a solution of an organic compound containing a metal as a constituent element of the conductive thin film 3 as a main element. Thereafter, the organic metal thin film is heated and baked to form a conductive thin film 3 patterned by lift-off, etching, or the like (FIG. 3B). Here, the description has been given of the method of applying the organic metal solution. However, the present invention is not limited thereto. For example, the organic metal solution may be formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. A film can also be formed.

【0036】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に、不図示の電源より通
電すると、導電性薄膜3の部位に構造の変化した電子放
出部2が形成される(図3(c))。この通電処理によ
り導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部2である。
3) Subsequently, an energization process called forming is performed. When electricity is supplied from a power supply (not shown) between the device electrodes 4 and 5, an electron-emitting portion 2 having a changed structure is formed at the portion of the conductive thin film 3 (FIG. 3C). The conductive thin film 3 is locally destroyed, deformed or deteriorated by this energization process, and the portion where the structure is changed is the electron emitting portion 2.

【0037】フォーミングの電圧波形の例を図4に示
す。
FIG. 4 shows an example of the voltage waveform of the forming.

【0038】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse with a constant pulse peak value is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 4B).

【0039】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0040】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔であり、例えば、T1 を1μ
sec〜10msec、T2 を10μsec〜100m
secとし、波高値(フォーミング時のピーク電圧)を
前述した電子放出素子の形態に応じて適宜選択して、適
当な真空度の真空雰囲気下で、数秒から数十分印加す
る。尚、印加する電圧波形は、図示される三角波に限定
されるものではなく、矩形波等の所望の波形を用いるこ
とができる。
In FIG. 4A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform. For example, T 1 is 1 μm.
sec~10msec, the T 2 10μsec~100m
The peak value (peak voltage at the time of forming) is appropriately selected according to the form of the above-described electron-emitting device, and is applied for several seconds to several tens of minutes in a vacuum atmosphere having an appropriate degree of vacuum. Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0041】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.

【0042】図4(b)におけるT1 及びT2 は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T 1 and T 2 in FIG.
As in (a), the peak value (peak voltage at the time of forming) is increased by, for example, about 0.1 V steps,
The voltage is applied in an appropriate vacuum atmosphere similar to that described with reference to FIG.

【0043】尚、パルス間隔T2 中に、導電性薄膜3
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1MΩ以上の抵
抗を示した時にフォーミングを終了する。
During the pulse interval T 2 , the conductive thin film 3
(See FIGS. 1 and 2) The element current is measured at a voltage that does not cause local destruction, deformation, or deterioration of the element, for example, a voltage of about 0.1 V, and the resistance value is obtained. Finish forming.

【0044】4)次に、ガスソースにLa,Srなどの
希土類元素或いはアルカリ土類金属を含んだ揮発性化合
物を用い、素子電極間に電圧を印加してMOCVD法
(metalorganic CVD)により、電子放
出部の陰極側にアルカリ土類金属或いは希土類元素を膜
を堆積させ第二層を形成する(図3(d))。
4) Next, a volatile compound containing a rare earth element such as La or Sr or an alkaline earth metal is used as a gas source, a voltage is applied between the device electrodes, and an electron is deposited by MOCVD (metalorganic CVD). A second layer is formed by depositing a film of an alkaline earth metal or a rare earth element on the cathode side of the emission section (FIG. 3D).

【0045】本発明においては、上記揮発性化合物は、
金属ハロゲン化物、有機錯体、金属アルコキシド等の化
合物が用いられる。具体的には、ビスジピバロイルメタ
ナトランタン(La(C111923 ),ビスジピバ
ロイルメタナトバリウム(Ba(C111923 ,ビ
スジピバロイルメタナトスカンジウム(Sc(C1119
23 ),ビスジピバロイルメタナトストロンチウム
(Sr(C111923 等がある。また、本発明にお
いて第二層は連続膜である必要はなく、断続的な膜、不
連続膜であっても良い。
In the present invention, the volatile compound is
Compounds such as metal halides, organic complexes and metal alkoxides are used. Specifically, bis dipivaloylmethanato lanthanum (La (C 11 H 19 O 2) 3), bis dipivaloylmethanato barium (Ba (C 11 H 19 O 2) 3, bis dipivaloylmethanate Scandium (Sc (C 11 H 19
O 2) 3), there is a bis dipivaloylmethanato strontium (Sr (C 11 H 19 O 2) 3 and the like. Further, the second layer in the present invention need not be continuous films, discontinuous film, It may be a discontinuous film.

【0046】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0047】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 5 is a schematic configuration diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement evaluation system will be described.

【0048】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vf を印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流If を測定するための電流計、54は電子
放出部より放出される放出電流Ie を捕捉するためのア
ノード電極、53はアノード電極54に電圧を印加する
ための高圧電源、52は放出電流Ie を測定するための
電流計、55は真空装置、56は排気ポンプである。
In FIG. 5, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device, 50 denotes an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5, and 54 denotes an electron emitting portion. An anode electrode for capturing the emission current Ie emitted, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, 52 is an ammeter for measuring the emission current Ie , 55 is a vacuum device, 56 Is an exhaust pump.

【0049】電子放出素子及びアノード電極54等は真
空装置55内に設置され、この真空装置55には不図示
の真空系等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。
The electron-emitting device and the anode electrode 54 are installed in a vacuum device 55. The vacuum device 55 is provided with necessary equipment such as a vacuum system (not shown). Can be measured and evaluated.

【0050】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び電子放出素子の基板1は、
ヒーターにより200℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネル(図8における201参照)の組み立て段階におい
て、表示パネル及びその内部を真空装置55及びその内
部として構成することで、前述のフォーミング工程及び
それ以後の工程における測定評価及び処理に応用するこ
とができるものである。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the electron-emitting device are
The heater can heat up to about 200 ° C. In this measurement evaluation system, the display panel and its inside are configured as a vacuum device 55 and its inside at the stage of assembling a display panel (see 201 in FIG. 8) as described later, so that the above-described forming step and its The present invention can be applied to measurement evaluation and processing in subsequent steps.

【0051】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と電子放出素
子の距離Hを2〜8mmとして行った測定に基づくもの
である。
The basic characteristics of the surface conduction type electron-emitting device described below were measured by setting the voltage of the anode electrode 54 of the above-mentioned measurement and evaluation system to 1 kV to 10 kV and setting the distance H between the anode electrode 54 and the electron-emitting device to 2 to 8 mm. It is based on measurements.

【0052】まず、放出電流Ie 及び素子電流If と、
素子電圧Vf との関係の典型的な例を図6に示す。尚、
図6において、放出電流Ie は素子電流If に比べて著
しく小さいので、任意単位で示されている。
First, the emission current I e and the device current If ,
FIG. 6 shows a typical example of the relationship with the element voltage Vf . still,
In FIG. 6, since the emission current Ie is significantly smaller than the device current If , it is shown in arbitrary units.

【0053】図6から明らかなように、電子放出素子
は、放出電流Ie に対する次の3つの特徴的特性を有す
る。
As is apparent from FIG. 6, the electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie .

【0054】まず第1に、電子放出素子はある電圧(し
きい値電圧と呼ぶ:図6中のVth)以上の素子電圧Vf
を印加すると急激に放出電流Ie が増加し、一方しきい
値電圧Vth以下では放出電流Ie が殆ど検出されない。
即ち、放出電流Ie に対する明確なしきい値電圧Vth
持った非線形素子である。
First, the element voltage V f of the electron-emitting device is higher than a certain voltage (called a threshold voltage: V th in FIG. 6).
Is applied, the emission current Ie sharply increases, while the emission current Ie is hardly detected below the threshold voltage Vth .
That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0055】第2に、放出電流Ie が素子電圧Vf に対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ie は素子電圧Vf で制御できる。
Second, since the emission current Ie has a characteristic that monotonously increases with respect to the device voltage Vf (referred to as MI characteristic), the emission current Ie can be controlled by the device voltage Vf .

【0056】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vf を印加する時間により制御できる。
Third, the emission charge trapped by the anode electrode 54 (see FIG. 5) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0057】放出電流Ie が素子電圧Vf に対してMI
特性を有すると同時に、素子電流If も素子電圧Vf
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6(a)で示す特性で
ある。一方、図6(b)に示すように、素子電流If
素子電圧Vf に対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、電子放出素子の製法及び測定時の測定条件等に依
存する。また、素子電流If が素子電圧Vf に対してV
CNR特性を有する電子放出素子でも、放出電流Ie
素子電圧Vf に対してMI特性を有する。
The emission current Ie is equal to MI with respect to the device voltage Vf .
At the same time having a characteristic, it may have a MI characteristic with respect to the device current I f also the device voltage V f. FIG. 6A shows an example of the characteristics of such a surface conduction electron-emitting device. On the other hand, as shown in FIG. 6B, the device current If changes with respect to the device voltage Vf by a voltage-controlled negative resistance characteristic (VCN).
R characteristic). Which characteristic is exhibited depends on the manufacturing method of the electron-emitting device, the measurement conditions at the time of measurement, and the like. Also, V device current I f is the element voltage V f
Even in an electron-emitting device having CNR characteristics, the emission current Ie has MI characteristics with respect to the device voltage Vf .

【0058】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0059】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、電子放出素子の一
対の素子電極に夫々X方向配線、Y方向配線を接続した
配置方式が挙げられる。これを以後単純マトリクス配置
と呼ぶ。まず、この単純マトリクス配置について詳述す
る。
The arrangement of the surface conduction electron-emitting devices in the electron source of the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-directions on m X-direction wirings. There is an arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of the electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0060】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された電子放出素子
における放出電子は、しきい値電圧を超える電圧では、
対向する素子電極間に印加するパルス状電圧の波高値と
パルス幅で制御できる。一方、しきい値電圧以下では殆
ど電子は放出されない。従って、多数の電子放出素子を
配置した場合においても、個々の素子に上記パルス状電
圧を適宜印加すれば、入力信号に応じて電子放出素子を
選択し、その電子放出量が制御でき、単純なマトリクス
配線だけで個別の電子放出素子を選択して独立に駆動可
能となる。
According to the above-described basic characteristics of the surface conduction type electron-emitting device, the emitted electrons in the electron-emitting device arranged in a simple matrix have a voltage exceeding the threshold voltage.
It can be controlled by the peak value and pulse width of the pulse voltage applied between the opposing element electrodes. On the other hand, below the threshold voltage, almost no electrons are emitted. Therefore, even when a large number of electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the electron-emitting device can be selected according to the input signal, and the amount of electron emission can be controlled. Individual electron-emitting devices can be selected and driven independently only by the matrix wiring.

【0061】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0062】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. is there.

【0063】m本のX方向配線102は、夫々外部端子
x1,Dx2,……,Dxmを有するもので、基板1上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の電子放出素子104にほぼ均
等に電圧が供給されるように、材料、膜厚、配線幅が設
定されている。
The m X-directional wirings 102 have external terminals D x1 , D x2 ,..., D xm , respectively.
The conductive metal is formed by a vacuum deposition method, a printing method, a sputtering method, or the like. Further, the material, the film thickness, and the wiring width are set so that the voltage is supplied to the many electron-emitting devices 104 almost uniformly.

【0064】n本のY方向配線103は、夫々外部端子
y1,Dy2,……,Dynを有するもので、X方向配線1
02と同様に作成される。
The n number of Y direction wirings 103 have external terminals D y1 , D y2 ,..., D yn , respectively.
02 is created in the same way as the above.

【0065】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-directional wires 102 and n Y wires
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0066】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0067】更に、電子放出素子104の対向する素子
電極(不図示)が、m本のX方向配線102と、n本の
Y方向配線103と、真空蒸着法、印刷法、スパッタ法
等で形成された導電性金属等からなる結線105によっ
て電気的に接続されているものである。
Further, device electrodes (not shown) opposed to the electron-emitting devices 104 are formed by m X-directional wirings 102, n Y-directional wirings 103, a vacuum deposition method, a printing method, a sputtering method, or the like. Electrically connected by a connection 105 made of a conductive metal or the like.

【0068】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、電子放出素子104は、基板1
あるいは不図示の層間絶縁層上どちらに形成してもよ
い。
Here, the m X-directional wires 102, the n Y-directional wires 103, the connection 105, and the opposing element electrodes may have some or all of the same constituent elements. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. The electron-emitting device 104 is provided on the substrate 1
Alternatively, it may be formed on an interlayer insulating layer (not shown).

【0069】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された電子放出素子104
の行を入力信号に応じて走査するために、走査信号を印
加する不図示の走査信号印加手段が電気的に接続されて
いる。
As will be described later in detail, the X-direction wiring 102 has electron-emitting devices 104 arranged in the X-direction.
A scanning signal applying unit (not shown) for applying a scanning signal is electrically connected to scan the row according to the input signal.

【0070】一方、Y方向配線103には、Y方向に配
列された電子放出素子104の列の各列を入力信号に応
じて変調するために、変調信号を印加する不図示の変調
信号発生手段が電気的に接続されている。更に、各電子
放出素子104に印加される駆動電圧は、当該電子放出
素子104に印加される走査信号と変調信号の差電圧と
して供給されるものである。
On the other hand, a modulation signal generating means (not shown) for applying a modulation signal in order to modulate each column of the electron emission elements 104 arranged in the Y direction according to an input signal is provided on the Y direction wiring 103. Are electrically connected. Further, the drive voltage applied to each electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the electron-emitting device 104.

【0071】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the simple matrix arrangement as described above will be described with reference to FIGS. 8 is a diagram showing the basic configuration of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is a diagram showing the display panel 201 of FIG.
FIG. 2 is a block diagram illustrating an example of a driving circuit for performing television display in accordance with a TSC television signal.

【0072】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting devices are arranged as described above, 111 denotes a rear plate to which the substrate 1 is fixed, and 116 denotes a glass substrate.
13 is a face plate in which a fluorescent film 114 and a metal back 115 are formed on the inner surface. Reference numeral 112 denotes a support frame, and frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and is applied in the air or in nitrogen. Then, the envelope 118 is formed by baking at 400 to 500 ° C. for 10 minutes or more for sealing.

【0073】図8において、2は図1における電子放出
部に相当する。102、103は、電子放出素子104
の一対の素子電極4,5と接続されたX方向配線及びY
方向配線で、夫々外部端子Dx1〜Dxm,Dy1〜Dynを有
している。
In FIG. 8, reference numeral 2 corresponds to the electron-emitting portion in FIG. 102 and 103 are electron-emitting devices 104
X-direction wiring connected to the pair of device electrodes 4 and 5 and Y
In the direction wirings, respectively external terminals D x1 to D xm, and a D y1 to D yn.

【0074】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 includes the face-plate 116, the support frame 112, and the rear plate 111, as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame is directly attached to the substrate 1. Seal 112,
The envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0075】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphor 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9A) is used. 9
(B)) a black conductive material 121 and a phosphor 122 called
It is composed of The purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 122 of the three primary colors necessary for color display black so that mixed colors and the like are not noticeable, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also a material having conductivity and low light transmission and reflection may be used. it can.

【0076】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0077】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をガラス基板113側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器118内で発生した負イオンの衝突によるダメー
ジからの蛍光体122の保護等である。メタルバック1
15は、蛍光膜114の作製後、蛍光膜114の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着等で堆積することで作製でき
る。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to improve the brightness by mirror-reflecting light toward the inner surface side of the light emitted from the phosphor 122 (see FIG. 9) toward the glass substrate 113, and to apply an electron beam acceleration voltage. Acting as an electrode,
For example, protection of the phosphor 122 from damage due to collision of negative ions generated in the envelope 118 is performed. Metal back 1
15 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after the fluorescent film 114 is manufactured, and then depositing Al by vacuum evaporation or the like.

【0078】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0079】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行なう必要があ
る。
At the time of performing the above-mentioned sealing, in the case of color, since the phosphors 122 of each color must correspond to the electron-emitting devices 104, it is necessary to perform sufficient alignment.

【0080】外囲器118内は、不図示の排気管を通
じ、1×10-7torr程度の真空度にされ、封止され
る。また、外囲器118の封止を行う直前あるいは封止
後に、ゲッター処理を行うこともある。これは、外囲器
118内の所定の位置に配置したゲッター(不図示)を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ba等が主成分であり、該蒸着膜の吸着作用により、例
えば1×10-5〜1×10-7torrの真空度を維持す
るためのものである。
The inside of the envelope 118 is evacuated to a degree of vacuum of about 1 × 10 −7 torr through an exhaust pipe (not shown) and sealed. Also, a getter process may be performed immediately before or after sealing the envelope 118. This is a process of heating a getter (not shown) arranged at a predetermined position in the envelope 118 to form a deposited film. The getter is usually composed mainly of Ba or the like, and is used to maintain a degree of vacuum of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the deposited film.

【0081】尚、前述したフォーミング及びこれ以降の
電子放出素子の各製造工程は、通常、外囲器118の封
止直前又は封止後に行われるもので、その内容は前述の
通りである。
The above-described forming and subsequent manufacturing steps of the electron-emitting device are usually performed immediately before or after sealing of the envelope 118, and the contents thereof are as described above.

【0082】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx 及びVa は直流電圧源であ
る。
The display panel 201 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a synchronization signal separation circuit, 2
07 the modulation signal generator, V x and V a are DC voltage sources.

【0083】図10に示されるように、表示パネル20
1は、外部端子Dx1〜Dxm、外部端子Dy1〜Dyn及び高
圧端子Hvを介して外部の電気回路と接続されている。
この内、外部端子Dx1〜Dxmには前記表示パネル201
内に設けられている電子放出素子、即ちm行n列の行列
状にマトリクス配置された電子放出素子群を1行(n素
子)ずつ順次駆動して行くための走査信号が印加され
る。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit through the external terminals D x1 to D xm, external terminals D y1 to D yn and a high-voltage terminal Hv.
Of these, the external terminals D x1 to D xm are connected to the display panel 201.
A scanning signal is applied to sequentially drive the electron-emitting devices provided therein, that is, electron-emitting device groups arranged in a matrix of m rows and n columns, one row at a time (n devices).

【0084】一方、外部端子Dy1〜Dynには、前記走査
信号により選択された1行の各電子放出素子の出力電子
ビームを制御するための変調信号が印加される。また、
高圧端子Hvには、直流電圧源Va より、例えば10k
Vの直流電圧が供給される。これは電子放出素子より出
力される電子ビームに、蛍光体を励起するのに十分なエ
ネルギーを付与するための加速電圧である。
On the other hand, to the external terminals D y1 to D yn , a modulation signal for controlling the output electron beam of each electron-emitting device in one row selected by the scanning signal is applied. Also,
The high-voltage terminal Hv, the DC voltage source V a, for example, 10k
V DC voltage is supplied. This is an accelerating voltage for applying sufficient energy to the electron beam output from the electron-emitting device to excite the phosphor.

【0085】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1 〜Sm で模式的に示す)を備え
るもので、各スイッチング素子S1 〜Sm は、直流電圧
電源Vx の出力電圧もしくは0V(グランドレベル)の
いずれか一方を選択して、表示パネル201の外部端子
x1〜Dxmと電気的に接続するものである。各スイッチ
ング素子S1 〜Sm は、制御回路203が出力する制御
信号Tscanに基づいて動作するもので、実際には、例え
ばFETのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。
The scanning circuit 202 includes m switching elements (schematically indicated by S 1 to S m in FIG. 10). Each of the switching elements S 1 to S m includes a DC voltage power supply V x. , Or 0 V (ground level), and is electrically connected to the external terminals D x1 to D xm of the display panel 201. Each of the switching elements S 1 to S m operates based on a control signal T scan output from the control circuit 203, and is actually easily configured by combining elements having a switching function such as an FET, for example. It is possible.

【0086】本例における前記直流電圧源Vx は、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない電子放出素子に印加される駆動電
圧がしきい値電圧以下となるような一定電圧を出力する
よう設定されている。
[0086] The DC voltage source V x in this example, based on said characteristics of the surface conduction electron-emitting device (the threshold voltage), scanned non electron-emitting devices of the driving voltage applied thereto threshold voltage It is set to output a constant voltage as follows.

【0087】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsync
基づいて、各部に対してTscan、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 203 has a function of coordinating the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. Based on the synchronization signal T sync next fed from the synchronizing signal separation circuit 206 to be described, T scan, generating a respective control signal T sft and T mry to each unit.

【0088】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上DAT
A信号と図示する。このDATA信号はシフトレジスタ
204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) is used. With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
It is illustrated as T sync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as DAT for convenience.
This is shown as an A signal. This DATA signal is input to the shift register 204.

【0089】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsft に基づいて作動
する。この制御信号Tsft は、シフトレジスタ204の
シフトクロックであると言い換えてもよい。また、シリ
アル/パラレル変換された画像1ライン分(電子放出素
子のn素子分の駆動データに相当する)のデータは、I
d1〜Idnのn個の並列信号として前記シフトレジスタ2
04より出力される。
The shift register 204 is for serially / parallel-converting the DATA signal serially input in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Work. This control signal Tsft may be rephrased as a shift clock of the shift register 204. The data of one line of the serial-parallel-converted image (corresponding to the drive data of n electron-emitting devices) is represented by I
Examples n parallel signals d1 ~I dn shift register 2
04.

【0090】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmry に従って適
宜Id1〜Idnの内容を記憶する。記憶された内容は、I
d'1 〜Id'n として出力され、変調信号発生器207に
入力される。
The line memory 205 is a storage device for storing data of one line of an image for a required time.
Stores the contents of the appropriate I d1 ~I dn according to the control signal T mry sent from the control circuit 203. The stored content is I
It is output as d'1 ~I d'n, is input to the modulation signal generator 207.

【0091】変調信号発生器207は、前記画像データ
d'1 〜Id'n の各々に応じて、電子放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Dy1〜Dynを通じて表示パネル201内の電子放出
素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of the image data I d′ 1 to I d′ n .
The voltage is applied to the electron-emitting devices in the display panel 201 through the terminals D y1 to D yn .

【0092】前述したように、電子放出素子は電子放出
に明確なしきい値電圧を有しており、しきい値電圧を超
える電圧が印加された場合にのみ電子放出が生じる。ま
た、しきい値電圧を超える電圧に対しては電子放出素子
への印加電圧の変化に応じて放出電流も変化して行く。
電子放出素子の材料、構成、製造方法を変えることによ
り、しきい値電圧の値や印加電圧に対する放出電流の変
化度合いが変わる場合もあるが、いずれにしても以下の
ことがいえる。
As described above, the electron-emitting device has a distinct threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. For a voltage exceeding the threshold voltage, the emission current also changes in accordance with the change in the voltage applied to the electron-emitting device.
By changing the material, configuration, and manufacturing method of the electron-emitting device, the value of the threshold voltage or the degree of change of the emission current with respect to the applied voltage may change, but in any case, the following can be said.

【0093】即ち、電子放出素子にパルス状の電圧を印
加する場合、例えばしきい値電圧以下の電圧を印加して
も電子放出は生じないが、しきい値電圧を超える電圧を
印加する場合には電子放出を生じる。その際、第1には
電圧パルスの波高値を変化させることにより、出力され
る電子ビームの強度を制御することが可能である。第2
には、電圧パルスの幅を変化させることにより、出力さ
れる電子ビームの電荷の総量を制御することが可能であ
る。
That is, when a pulse-like voltage is applied to the electron-emitting device, for example, when a voltage lower than the threshold voltage is applied, no electron emission occurs, but when a voltage exceeding the threshold voltage is applied. Causes electron emission. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second
By changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【0094】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式とが挙げられる。電圧変調方式を行う場合、変調信号
発生器207としては、一定の長さの電圧パルスを発生
するが、入力されるデータに応じて適宜パルスの波高値
を変調できる電圧変調方式の回路を用いる。また、パル
ス幅変調方式を行う場合、変調信号発生器207として
は、一定の波高値の電圧パルスを発生するが、入力され
るデータに応じて適宜パルス幅を変調できるパルス幅変
調方式の回路を用いる。
Accordingly, as a method of modulating the electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0095】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0096】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0097】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【0098】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を電
子放出素子の駆動電圧にまで電圧増幅するための増幅器
を付け加えてもよい。
That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device may be added.

【0099】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。
On the other hand, in the case of the voltage modulation method using an analog signal, for example, an amplification circuit using a well-known operational amplifier or the like may be used as the modulation signal generator 207, and a level shift circuit or the like may be added if necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage controlled oscillator (VCO) may be used. If necessary, an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device may be used. May be added.

【0100】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dxm
びDy1〜Dynから電圧を印加することにより、必要な電
子放出素子から電子を放出させることができ、高圧端子
Hvを通じて、メタルバック115あるいは透明電極
(不図示)に高電圧を印加して電子ビームを加速し、加
速した電子ビームを蛍光膜114に衝突させることで生
じる励起・発光によって、NTSC方式のテレビ信号に
応じてテレビジョン表示を行うことができるものであ
る。
The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above can apply the voltage from the terminals D x1 to D xm and D y1 to D yn to change the necessary electron emission elements from the electron emission elements. Is excited by applying a high voltage to the metal back 115 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam and causing the accelerated electron beam to collide with the fluorescent film 114. -By light emission, television display can be performed according to an NTSC television signal.

【0101】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like, and detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an input signal, the image forming apparatus according to the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【0102】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-described trapezoidal electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS.

【0103】図11において、1は基板、104は表面
伝導型電子放出素子、304は電子放出素子104を接
続する共通配線で10本設けられており、各々外部端子
1〜D10を有している。
[0103] In FIG. 11, 1 denotes a substrate, 104 is a surface conduction electron-emitting device, 304 are provided ten in common wiring connecting the electron-emitting devices 104, each have an external terminal D 1 to D 10 ing.

【0104】電子放出素子104は、基板1上に並列に
複数個配置されている。これを素子行と呼ぶ。そしてこ
の素子行が複数行配置されて電子源を構成している。
A plurality of electron-emitting devices 104 are arranged on the substrate 1 in parallel. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0105】各素子行の共通配線304(例えば外部端
子D1 とD2 の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2 〜D9 について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2 とD3 ,D4 とD5 ,D6 とD7 ,D8 とD9
共通配線304を一体の同一配線としても行うことがで
きる。
By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D 1 and D 2 ), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 it can also be performed as an integrated same wire common wiring 304 of D 6 and D 7, D 8 and D 9.

【0106】図12は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 12 is a view showing the structure of a display panel 301 provided with the above-mentioned trapezoidal arrangement of electron sources, which is another example of the electron source of the present invention.

【0107】図12中302はグリッド電極、303は
電子が通過するための開口、D1 〜Dm は各電子放出素
子に電圧を印加するための外部端子、G1 〜Gn はグリ
ッド電極302に接続された外部端子である。また、各
素子行間の共通配線304は一体の同一配線として基板
1上に形成されている。
In FIG. 12, reference numeral 302 denotes a grid electrode; 303, an opening through which electrons pass; D 1 to D m , external terminals for applying a voltage to each electron-emitting device; and G 1 to G n , grid electrodes 302 External terminal connected to the Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0108】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as in FIG. 8 denote the same members, and the major difference between the display panel 201 using the electron sources in the simple matrix arrangement shown in FIG. The point is that a grid electrode 302 is provided between the electrodes 116.

【0109】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、電子放出素子104か
ら放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直行して設けられたストライプ
状の電極に、電子ビームを通過させるために、各電子放
出素子104に対応して1個ずつ円形の開口303を設
けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the electron-emitting device 104. The grid electrode 302 allows the electron beam to pass through a stripe-shaped electrode provided perpendicular to the ladder-shaped element row. In addition, one circular opening 303 is provided for each electron-emitting device 104.

【0110】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば電子放出素
子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302
12, the openings 303 may be provided in a large number in a mesh shape, and the grid electrode 302 may be provided around or near the electron-emitting device 104, for example.

【0111】外部端子D1 〜Dm 及びG1 〜Gn は不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D 1 to D m and G 1 to G n are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the column of the grid electrode 302 in synchronization with sequentially driving (scanning) the element rows one by one, each electron beam is irradiated on the fluorescent film 114. And images can be displayed line by line.

【0112】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【0113】[0113]

【実施例】以下、実施例を挙げて本発明を具体的に示す
が、本発明はこれら実施例に限定されるものではなく、
本発明の目的が達成される範囲内での各要素の置換や設
計変更がなされたものをも包含する。
EXAMPLES Hereinafter, the present invention will be specifically described with reference to Examples, but the present invention is not limited to these Examples.
The present invention also encompasses a case in which each element is replaced or a design is changed within a range in which the object of the present invention is achieved.

【0114】[実施例1]本発明第1の実施例として、
図1に示した平面型の表面伝導型電子放出素子を図3に
示した製造工程に沿って作製した。以下に詳細に説明す
る。
Example 1 As a first example of the present invention,
The planar surface-conduction electron-emitting device shown in FIG. 1 was manufactured according to the manufacturing process shown in FIG. This will be described in detail below.

【0115】1)十分に洗浄した青板ガラスを基板1と
して用い、真空蒸着法により厚さ50ÅのTi、厚さ1
000ÅのNiを順次堆積させた。フォトリソグラフィ
法によりパターニングを行ない、素子電極間隔Lが3μ
m、長さWが300μmの素子電極4,5を形成した
(図3(a))。
1) A sufficiently cleaned blue plate glass was used as the substrate 1, and a 50 ° -thick Ti, 1
000 Ni Ni was sequentially deposited. Patterning is performed by photolithography, and the element electrode interval L is 3 μm.
The device electrodes 4 and 5 having a length m and a length W of 300 μm were formed (FIG. 3A).

【0116】2)有機Pd錯体(奥野製薬(株)社製;
ccp4230)をスピンナーにより回転塗布し、30
0℃で10分間加熱焼成処理を行ない、フォトリソグラ
フィ法により導電性薄膜3をパターニングした(図3
(b))。
2) Organic Pd complex (manufactured by Okuno Pharmaceutical Co., Ltd .;
ccp4230) with a spinner and spin-coated.
A heat baking treatment was performed at 0 ° C. for 10 minutes, and the conductive thin film 3 was patterned by a photolithography method (FIG. 3).
(B)).

【0117】3)上記未フォーミングの素子を図5の測
定評価装置内に設置し、2×10-5torrの真空度に
まで不図示の真空ポンプで排気し、素子に素子電圧Vf
を印加するための電源51より素子電極4,5に電圧を
印加し、通電処理(フォーミング処理)を行なって電子
放出部2を形成した(図3(c))。その時の電圧波形
は図4(b)に示すような漸増型で、本実施例ではT1
を1msec、T2 を10msecとし、該図に示す三
角波の代わりに矩形波を用い、0.1Vステップで昇圧
した。またフォーミング処理中は0.1Vのパルス電圧
をT2 の期間内に抵抗測定パルスとして挿入し、フォー
ミング処理と同時に抵抗を測定し、該測定値が1MΩを
示した時にフォーミング処理を終了した。
3) The unformed element is placed in the measurement and evaluation apparatus shown in FIG. 5 and evacuated to a degree of vacuum of 2 × 10 −5 torr by a vacuum pump (not shown ).
A voltage was applied to the device electrodes 4 and 5 from a power supply 51 for applying a voltage, and an energization process (forming process) was performed to form the electron-emitting portion 2 (FIG. 3C). The voltage waveform at that time at increasing type as shown in FIG. 4 (b), in this embodiment T 1
The 1 msec, the T 2 and 10 msec, a rectangular wave used in place of the triangular wave shown in figure, is pressurized by 0.1V increments. During the forming process also inserts a pulse voltage of 0.1V as a resistance measuring pulse within the period of T 2, measured at the same time resistance forming process, measured value is completed the forming process when showed 1 M.OMEGA.

【0118】4)上記工程で形成された電子放出部2の
陰極側にMOCVD法によりLaを堆積させた。揮発性
化合物としてトリスジピバロイルメタナトランタン(L
a(C111923 )をガスソースとして基板温度1
50℃で素子電極4,5間に三角波パルス(波高値16
V、パルス幅1msec、パルス間隔10msec)を
片極性電界印加した状態でガスを流した。同時に、チャ
ンバー(成膜室)の圧力を0.1mtorr〜数十mt
orrの範囲で制御した。この条件で30分間維持し、
Laを電子放出部2の片側領域のみに堆積させ、第二層
6を形成した。膜厚は約700Åであった(図3
(d))。
4) La was deposited by MOCVD on the cathode side of the electron-emitting portion 2 formed in the above step. Trisdipivaloylmethanatrantan (L
a (C 11 H 19 O 2 ) 3 ) as a gas source and a substrate temperature of 1
At 50 ° C., a triangular wave pulse (peak value 16
V, a pulse width of 1 msec, and a pulse interval of 10 msec), and the gas was flowed while a unipolar electric field was applied. At the same time, the pressure of the chamber (film formation chamber) is increased from 0.1 mtorr to several tens mt.
It was controlled in the range of orr. Maintain under these conditions for 30 minutes,
La was deposited only on one side of the electron-emitting portion 2 to form the second layer 6. The film thickness was about 700 ° (FIG.
(D)).

【0119】5)作製した電子放出素子の電子放出特性
を図5に示した測定装置を用いて測定した。測定方法
は、第二層6を有する側の素子電極4を陰極側にして、
アノード電極54と素子との距離Hを4mm、アノード
電圧を1kV、素子電圧を16Vとした時の電子放出素
子の放出電流Ie 、素子電流If 、電子放出効率Ie
f を測定した。その結果を表1に示す。
5) The electron emission characteristics of the manufactured electron-emitting device were measured using the measuring device shown in FIG. The measuring method is such that the element electrode 4 on the side having the second layer 6 is the cathode side,
When the distance H between the anode electrode 54 and the device is 4 mm, the anode voltage is 1 kV, and the device voltage is 16 V, the emission current I e of the electron-emitting device, the device current If , the electron emission efficiency I e /
If was measured. Table 1 shows the results.

【0120】[実施例2]実施例1の第二層6の形成工
程において、揮発性化合物としてトリスピバロイルメタ
ナトスカンジウム(Sc(C111923 )を用いて
Scからなる第二層6を形成した以外は実施例1と同様
にして表面伝導型電子放出素子を作製した。その電子放
出特性を表1に示す。
[Example 2] In the step of forming the second layer 6 of Example 1, the first layer made of Sc was formed by using trispivaloylmethanatoscandium (Sc (C 11 H 19 O 2 ) 3 ) as a volatile compound. A surface conduction electron-emitting device was manufactured in the same manner as in Example 1 except that the two layers 6 were formed. Table 1 shows the electron emission characteristics.

【0121】[実施例3,4]実施例1において、トリ
スジピバロイルメタナトストロンチウム(Sr(C11
1923 ),トリスジピバロイルメタナトバリウム
(Ba(C111923 )を用いてSr,Baからそ
れぞれなる第二層を形成した以外は実施例1と同様にし
て実施例3,4の表面伝導型電子放出素子を作製した。
その特性を表1に示す。
[Examples 3 and 4] In Example 1, trisdipivaloylmethanatostrontium (Sr (C 11 H
19 O 2 ) 3 ) and trisdipivaloylmethanatobarium (Ba (C 11 H 19 O 2 ) 3 ) were used to form the second layers composed of Sr and Ba in the same manner as in Example 1. The surface conduction electron-emitting devices of Examples 3 and 4 were produced.
The characteristics are shown in Table 1.

【0122】[比較例]第二層を形成しない以外は全く
実施例1と同様にして表面伝導型電子放出素子を形成
し、放出特性を測定した。その結果を表1に示す。
Comparative Example A surface conduction electron-emitting device was formed in the same manner as in Example 1 except that the second layer was not formed, and emission characteristics were measured. Table 1 shows the results.

【0123】[0123]

【表1】 [Table 1]

【0124】[実施例5〜8]実施例1〜4の電子放出
素子を用いて、図15〜16に示す製造工程に沿って、
図7に示す単純マトリクスの電子源を作製した。電子源
の一部の平面図を図13に示す。また、図中のA−A’
断面図を図14に示す。但し、図13〜16中で同じ符
号を付したものは同じものを示す。ここで、141は層
間絶縁層、142はコンタクトホールである。
[Examples 5 to 8] Using the electron-emitting devices of Examples 1 to 4, following the manufacturing steps shown in FIGS.
The electron source of the simple matrix shown in FIG. 7 was manufactured. FIG. 13 is a plan view of a part of the electron source. Also, AA ′ in FIG.
A cross-sectional view is shown in FIG. 13 to 16 indicate the same components. Here, 141 is an interlayer insulating layer, and 142 is a contact hole.

【0125】工程−a 清浄化した青板ガラスを基板1としてその表面上に、真
空蒸着により厚さ50ÅのCr、厚さ6000ÅのAu
を順次積層し、フォトリソグラフィ法によりパターニン
グし、所望の形状の下配線102を形成した(図15
(a))。
Step-a The cleaned blue plate glass was used as the substrate 1 and the surface of the substrate was vacuum-deposited with 50 mm thick Cr and 6000 mm thick Au.
Are sequentially laminated and patterned by photolithography to form a lower wiring 102 having a desired shape.
(A)).

【0126】工程−b 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶
縁層141をRFスパッタ法により堆積した(図15
(b))。
Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering (FIG. 15).
(B)).

【0127】工程−c 工程−bで堆積したシリコン酸化膜にコンタクトホール
142を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層141をエッチング
してコンタクトホール142を形成した(図15
(c))。
Step-c A photoresist pattern for forming the contact hole 142 was formed in the silicon oxide film deposited in the step-b, and the interlayer insulating layer 141 was etched using the photoresist pattern as a mask to form the contact hole 142 (FIG. Fifteen
(C)).

【0128】工程−d 真空蒸着法によって厚さ50ÅのTi、厚さ1000Å
のNiを順次堆積し、フォトリソグラフィ法によりパタ
ーニングして、素子電極間隙Lが3μm、素子電極長さ
Wが300μmの素子電極を形成した(図15
(d))。
Step-d Ti of 50 ° thickness and 1000 ° thickness by vacuum evaporation.
Are sequentially deposited and patterned by photolithography to form an element electrode having an element electrode gap L of 3 μm and an element electrode length W of 300 μm (FIG. 15).
(D)).

【0129】工程−e 素子電極4,5の上に上配線103のフォトレジストパ
ターンを形成した後、厚さ50ÅのTi、厚さ5000
ÅのAuを順次真空蒸着により堆積し、リフトオフによ
り不要の部分を除去して所望の形状の上配線103を形
成した(図16(e)。
Step-e After a photoresist pattern of the upper wiring 103 is formed on the device electrodes 4 and 5, Ti having a thickness of 50 ° and a thickness of 5000 are formed.
Au was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form an upper wiring 103 having a desired shape (FIG. 16E).

【0130】工程−f 次に実施例1(〜4)の工程−2)〜4)と同様にして
電子放出素子を作製し、電子源を作製した。
Step-f Next, an electron-emitting device was prepared and an electron source was prepared in the same manner as in Steps 2) to 4) of Examples 1 to 4.

【0131】上記工程で作製した未フォーミングの電子
源基板1をリアプレート111に固定した後、電子源1
の5mm上方に、フェースプレート116(ガラス基板
113の内面に蛍光膜114とメタルバック116が形
成されている)を支持枠112を介して十分に位置合わ
せをして配置し、フェースプレート116、支持枠11
2、リアプレート111の接合部にフリットガラスを塗
布し、大気中で400℃〜500℃で10分以上焼成す
ることで封着した。またリアプレート111への電子源
基板1の固定もフリットガラスで行なった。
After fixing the unformed electron source substrate 1 produced in the above steps to the rear plate 111, the electron source 1
5 mm above, a face plate 116 (having a fluorescent film 114 and a metal back 116 formed on the inner surface of a glass substrate 113) is sufficiently aligned via a support frame 112 and arranged. Frame 11
2. A frit glass was applied to the joint of the rear plate 111 and sealed by baking at 400 ° C. to 500 ° C. in the air for 10 minutes or more. The fixing of the electron source substrate 1 to the rear plate 111 was also performed using frit glass.

【0132】本実施例では蛍光体はストライプ形状(図
9(a)参照)を採用し、ブラックストライプの材料と
しては黒鉛を主成分とする材料を用い、ガラス基板11
3に蛍光体を塗布する方法としてはスラリー法を用い
た。
In this embodiment, the phosphor has a stripe shape (see FIG. 9A), and the black stripe is made of a material mainly composed of graphite.
A slurry method was used as a method of applying the phosphor to No. 3.

【0133】また、蛍光膜114の内面側に設けられる
メタルバック115は、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理(フィルミング)を行ない、その後A
lを真空蒸着することで作製した。フェースプレート1
16には、更に蛍光膜114の導電性を高めるため、蛍
光膜114の外面側に透明電極が設けられる場合もある
が、本実施例では、メタルバック115のみで十分な導
電性が得られたため省略した。
The metal back 115 provided on the inner surface side of the fluorescent film 114 is subjected to a smoothing process (filming) on the inner surface of the fluorescent film after the fluorescent film is formed.
1 was produced by vacuum evaporation. Face plate 1
In 16, in order to further increase the conductivity of the fluorescent film 114, a transparent electrode may be provided on the outer surface side of the fluorescent film 114. However, in this embodiment, since the metal back 115 alone provided sufficient conductivity, Omitted.

【0134】約1×10-6.5torr程度の真空度ま
で、排気し、不図示の排気管をガスバーナーで熱するこ
とで融着し、外囲器118の封止を行なった。
The gas was evacuated to a degree of vacuum of about 1 × 10 −6.5 torr, and an exhaust pipe (not shown) was fused by heating with a gas burner, and the envelope 118 was sealed.

【0135】最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッター処理を行なった。
Finally, in order to maintain the degree of vacuum after sealing, gettering was performed by a high-frequency heating method.

【0136】以上のようにして作製した表示パネルの容
器外端子Dx1〜DxmないしDy1〜Dyn、及び高圧端子H
vをそれぞれ必要な駆動系に接続し、画像形成装置を完
成した。各SCEに容器外端子Dx1〜DxmないしDy1
ynを通じ、走査信号及び変調信号を不図示の信号発生
手段によりそれぞれ印加することにより、電子放出を行
ない、高圧端子Hvを通じ、メタルバック115に数k
V以上の高圧を印加し、電子ビームを加速し、蛍光膜1
14に衝突させ、励起・発光させることで画像を表示し
た。本実施例の画像形成装置においては、表示安定性が
高く、画像品位の良い表示画像が得られた。
The outer terminals D x1 to D xm to D y1 to D yn and the high voltage terminal H of the display panel manufactured as described above.
v were connected to necessary drive systems, respectively, to complete the image forming apparatus. External terminals D x1 to D xm to D y1 to
Electrons are emitted by applying a scanning signal and a modulation signal through signal generation means (not shown) through D yn , respectively, and several k are applied to the metal back 115 through the high voltage terminal Hv.
A high voltage of V or more is applied to accelerate the electron beam, and the fluorescent film 1
14 and the image was displayed by exciting and emitting light. In the image forming apparatus of this embodiment, a display image having high display stability and good image quality was obtained.

【0137】[実施例9]図17は実施例5〜8の画像
形成装置を、例えばテレビジョン放送をはじめとする種
々の画像情報源より提供される画像情報を表示できるよ
うに構成した表示装置の一例を示すための図である。図
中280はディスプレイパネル、261はディスプレイ
パネルの駆動回路、262はディスプレイコントロー
ラ、263はマルチプレクサ、264はデコーダ、26
5は入出力インターフェース回路、266はCPU、2
67は画像生成回路、268、269及び270は画像
メモリインターフェース回路、271は画像入力インタ
ーフェース回路、272及び273はTV信号受信回
路、274は入力部である。尚、本表示装置は、例えば
テレビジョン信号のように映像情報と音声情報の両方を
含む信号を受信する場合には、当然映像の表示と同時に
音声を再生するものであるが、本発明の特徴と直接関係
しない音声情報の受信、分離、再生、処理、記憶などに
関する回路やスピーカーなどについては説明を省略す
る。
[Embodiment 9] FIG. 17 shows a display device in which the image forming apparatuses of Embodiments 5 to 8 are configured to be able to display image information provided from various image information sources such as television broadcasting. It is a figure for showing an example of. In the figure, 280 is a display panel, 261 is a display panel driving circuit, 262 is a display controller, 263 is a multiplexer, 264 is a decoder, 26
5 is an input / output interface circuit, 266 is a CPU, 2
67 is an image generation circuit, 268, 269 and 270 are image memory interface circuits, 271 is an image input interface circuit, 272 and 273 are TV signal receiving circuits, and 274 is an input unit. When the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the above are omitted.

【0138】以下、画像信号の流れに沿って各部を説明
してゆく。
Hereinafter, each part will be described along the flow of the image signal.

【0139】先ず、TV信号受信回路273は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路273で受信されたTV
信号は、デコーダ264に出力される。
First, the TV signal receiving circuit 273 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. TV received by the TV signal receiving circuit 273
The signal is output to the decoder 264.

【0140】また、画像TV信号受信回路272は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路273と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ264に出力さ
れる。
The image TV signal receiving circuit 272 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 273, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 264.

【0141】また、画像入力インターフェース回路27
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ264に出力さ
れる。
The image input interface circuit 27
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to a decoder 264.

【0142】また、画像メモリインターフェース回路2
70は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ264に出力される。
The image memory interface circuit 2
70 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for receiving the image signal stored in the decoder 264. The captured image signal is output to the decoder 264.

【0143】また、画像メモリインターフェース回路2
69は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
264に出力される。
The image memory interface circuit 2
Reference numeral 69 denotes a circuit for capturing an image signal stored in the video disk. The captured image signal is output to the decoder 264.

【0144】また、画像メモリ−インターフェース回路
268は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ26
4に出力される。
An image memory-interface circuit 268 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk.
4 is output.

【0145】また、入出力インターフェース回路265
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU266と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
The input / output interface circuit 265
Is a circuit for connecting the present display device to an output device such as an external computer, a computer network, or a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 266 of the display device and the outside in some cases.

【0146】また、画像生成回路267は、前記入出力
インターフェース回路265を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU266
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
The image generation circuit 267 is provided with image data and character / graphic information input from the outside via the input / output interface circuit 265, or the CPU 266.
This is a circuit for generating display image data based on the image data and character / graphic information output from the display unit. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code,
A circuit necessary for generating an image such as a processor for performing image processing is incorporated therein.

【0147】本回路により生成された表示用画像データ
は、デコーダ264に出力されるが、場合によっては前
記入出力インターフェース回路265を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 264, but may be output to an external computer network or printer via the input / output interface circuit 265 in some cases.

【0148】また、CPU266は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
The CPU 266 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【0149】例えば、マルチプレクサ263に制御信号
を出力し、ディスプレイパネル280に表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ262に対して制御信号を発生し、画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)や一画面の走査線の数など表示装置の動作を
適宜制御する。
For example, a control signal is output to the multiplexer 263, and image signals to be displayed on the display panel 280 are appropriately selected or combined. At that time, a control signal is generated for the display panel controller 262 in accordance with the image signal to be displayed, and the display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines on one screen, and the like are displayed. The operation of the device is appropriately controlled.

【0150】また、前記画像生成回路267に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路265を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Further, image data and character / graphic information are directly output to the image generation circuit 267, or an external computer or memory is accessed via the input / output interface circuit 265 to access the image data or character / graphic information.
Enter graphic information.

【0151】尚、CPU266は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
The CPU 266 may, of course, be involved in operations for other purposes. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0152】或いは、前述したように入出力インターフ
ェース回路265を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。
Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 265 and work such as numerical calculation may be performed in cooperation with an external device.

【0153】また、入力部274は、前記CPU266
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
The input section 274 is connected to the CPU 266.
The user inputs commands, programs, data, or the like, and various input devices such as a joystick, a barcode reader, and a voice recognition device can be used, for example, in addition to a keyboard and a mouse.

【0154】また、デコーダ264は、前記267ない
し273より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ2
64は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路26
7及びCPU266と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
The decoder 264 converts the various image signals input from the above 267 to 273 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by a dotted line in FIG.
64 preferably has an image memory inside. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 26
7 and the CPU 266 in cooperation with the image processing, such as image thinning, interpolation, enlargement, reduction, and synthesis, and the advantage that editing can be easily performed.

【0155】また、マルチプレクサ263は前記CPU
266より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ263はデ
コーダ264から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路261に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
The multiplexer 263 is connected to the CPU
A display image is appropriately selected based on a control signal input from the 266. That is, the multiplexer 263 selects a desired image signal from the inversely converted image signals input from the decoder 264 and outputs the selected image signal to the drive circuit 261. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0156】また、ディスプレイパネルコントローラ2
62は、前記CPU266より入力される制御信号に基
づき駆動回路261の動作を制御するための回路であ
る。
The display panel controller 2
Reference numeral 62 denotes a circuit for controlling the operation of the drive circuit 261 based on the control signal input from the CPU 266.

【0157】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路261に対して出力する。
First, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 261 as one related to the basic operation of the display panel.

【0158】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路261に対して出力する。
Further, as a signal relating to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 261.

【0159】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路261に対して出力する場合
もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 261.

【0160】また、駆動回路261は、ディスプレイパ
ネル280に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ263から入力される画像信
号と、前記ディスプレイパネルコントローラ262より
入力される制御信号に基づいて動作するものである。
The drive circuit 261 is a circuit for generating a drive signal to be applied to the display panel 280. The drive circuit 261 converts the image signal input from the multiplexer 263 and the control signal input from the display panel controller 262. It operates on the basis of:

【0161】以上、各部の機能を説明したが、図17に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
70に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ264に
おいて逆変換された後、マルチプレクサ263において
適宜選択され、駆動回路261に入力される。一方、デ
ィスプレイコントローラ262は、表示する画像信号に
応じて駆動回路261の動作を制御するための制御信号
を発生する。駆動回路261は、上記画像信号と制御信
号に基づいてディスプレイパネル280に駆動信号を印
加する。これにより、ディスプレイパネル280におい
て画像が表示される。これらの一連の動作は、CPU2
66により統括的に制御される。
The function of each part has been described above. With the configuration illustrated in FIG. 17, in this display device, image information input from various image information sources is displayed on the display panel 2.
70 can be displayed. That is, various image signals including television broadcasts are inversely converted by the decoder 264, appropriately selected by the multiplexer 263, and input to the drive circuit 261. On the other hand, the display controller 262 generates a control signal for controlling the operation of the drive circuit 261 according to the image signal to be displayed. The drive circuit 261 applies a drive signal to the display panel 280 based on the image signal and the control signal. Thus, an image is displayed on display panel 280. These series of operations are performed by the CPU 2
66 is controlled collectively.

【0162】また、本表示装置においては、前記デコー
ダ264に内蔵する画像メモリや、画像生成回路267
及びCPU266が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
In the present display device, an image memory built in the decoder 264 and an image generation circuit 267 are provided.
And the involvement of the CPU 266 not only displays the selected one of the plurality of pieces of image information but also displays, for example, enlargement, reduction, rotation, movement, edge emphasis, thinning, interpolation, It is also possible to perform image processing such as color conversion and image aspect ratio conversion, and image editing such as combining, erasing, connecting, exchanging, and fitting. In the description of the present embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0163】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Accordingly, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device including a word processor, a game terminal device, and the like. It is possible to combine the functions of a single machine, etc., and has a very wide range of applications for industrial or consumer use.

【0164】尚、上記図17は、本発明の画像形成装置
の一例を示したに過ぎず、これのみに限定されるもので
ないことは言うまでもない。例えば図17の構成要素の
うち使用目的上必要のない機能に関わる回路は省いても
差し支えない。またこれとは逆に、使用目的によっては
さらに構成要素を追加しても良い。例えば、本表示装置
をテレビ電話機として応用する場合には、テレビカメ
ラ、音声マイク、照明機、モデムを含む送受信回路など
を構成要素に追加するのが好適である。
FIG. 17 shows only an example of the image forming apparatus of the present invention, and it goes without saying that the present invention is not limited to this. For example, among the components shown in FIG. 17, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied to a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0165】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。
In the present display device, in particular, it is easy to reduce the thickness of a display panel using a surface conduction electron-emitting device as an electron source, so that the depth of the display device can be reduced. In addition, display panels that use surface-conduction electron-emitting devices as electron sources are easy to enlarge and have high brightness and excellent viewing angle characteristics. It is possible to display well.

【0166】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。
Further, since the electron source of the present invention has uniform electron emission characteristics among the surface conduction electron-emitting devices, the quality of the formed image is high and a high-definition image can be displayed. .

【0167】[0167]

【発明の効果】以上説明した様に、本発明によれば、輝
度の高い電子放出素子が得られ、高輝度の画像形成装置
を構成することができる。即ち、表示品位の高い画像表
示が実現する。
As described above, according to the present invention, a high-luminance electron-emitting device can be obtained, and a high-luminance image forming apparatus can be constructed. That is, image display with high display quality is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表面伝導型電子放出素子の一実施態様
を示す断面図である。
FIG. 1 is a sectional view showing one embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の実施態
様を示す断面図である。
FIG. 2 is a sectional view showing another embodiment of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。
FIG. 3 is a diagram showing an example of a manufacturing process of the surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。
FIG. 4 is a diagram showing a voltage waveform of an energization process for manufacturing the surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。
FIG. 5 is a diagram showing a measurement evaluation system for evaluating the electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。
FIG. 6 is a view showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図7】本発明の単純マトリクス電子源の模式図であ
る。
FIG. 7 is a schematic diagram of a simple matrix electron source of the present invention.

【図8】本発明の画像形成装置の表示パネルの一実施態
様を示す図である。
FIG. 8 is a diagram showing one embodiment of a display panel of the image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図
である。
FIG. 9 is a diagram showing a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロッ
ク図である。
FIG. 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。FIG. 11 is a schematic view of a ladder-type electron source according to the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置
の表示パネルを示す図である。
FIG. 12 is a diagram showing a display panel of the image forming apparatus of the present invention using a ladder-type electron source.

【図13】本発明の実施例5〜8の画像形成装置に用い
た電子源を示す図である。
FIG. 13 is a diagram illustrating an electron source used in the image forming apparatuses according to Examples 5 to 8 of the present invention.

【図14】本発明の実施例5〜8に係る電子源の部分断
面図である。
FIG. 14 is a partial sectional view of an electron source according to Examples 5 to 8 of the present invention.

【図15】実施例5〜8に係る電子源の製造工程図であ
る。
FIG. 15 is a manufacturing process diagram of the electron sources according to Examples 5 to 8.

【図16】実施例5〜8に係る電子源の製造工程図であ
る。
FIG. 16 is a manufacturing process diagram of the electron sources according to Examples 5 to 8.

【図17】本発明の実施例9の画像形成装置のブロック
図である。
FIG. 17 is a block diagram illustrating an image forming apparatus according to a ninth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部 3 導電性薄膜 4,5 素子電極 6 第二層 21 段差形成部材 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 141 層間絶縁層 142 コンタクトホール 161 Cr膜 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 261 駆動回路 262 ディスプレイパネルコントローラ 263 マルチプレクサ 264 デコーダ 265 入出力インターフェース 266 CPU 267 画像生成回路 268 画像メモリーインターフェース 269 画像メモリーインターフェース 270 画像メモリーインターフェース 271 画像入力メモリーインターフェース 272 TV信号受信回路 273 TV信号受信回路 274 入力部 280 ディスプレイパネル 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 401 表示パネル DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electron emission part 3 Conductive thin film 4, 5 Element electrode 6 Second layer 21 Step forming member 50 Ammeter 51 Power supply 52 Ammeter 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X direction wiring 103 Y direction wiring 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Envelope 121 Black conductive material 122 Phosphor 141 Interlayer insulating layer 142 Contact hole 161 Cr film 201 display panel 202 scanning circuit 203 control circuit 204 shift register 205 line memory 206 synchronization signal separation circuit 207 modulation signal generator 261 drive circuit 262 display panel controller 263 multiplexer 264 Decoder 265 Input / output interface 266 CPU 267 Image generation circuit 268 Image memory interface 269 Image memory interface 270 Image memory interface 271 Image input memory interface 272 TV signal reception circuit 273 TV signal reception circuit 274 Input unit 280 Display panel 301 Display panel 302 Grid electrode 303 opening 304 common wiring 401 display panel

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01J 1/30 H01J 9/02 H01J 31/12 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01J 1/30 H01J 9/02 H01J 31/12

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁性基板上に一対の素子電極と該素子
電極間を連絡する導電性薄膜を形成し、該導電性薄膜に
電子放出部を形成した後、アルカリ土類金属或いは希土
類元素を含む有機金属ガスの存在下、上記素子電極間に
電圧を印加し、電子放出部の陰極側にアルカリ土類金属
又は希土類元素を含む層を積層することを特徴とする表
面伝導型電子放出素子の製造方法。
1. A method according to claim 1, further comprising: forming a pair of device electrodes and a conductive thin film for connecting the device electrodes on the insulating substrate; forming an electron emission portion on the conductive thin film; In the presence of an organometallic gas containing, a voltage is applied between the device electrodes, and a layer containing an alkaline earth metal or a rare earth element is laminated on the cathode side of the electron emitting portion. Production method.
【請求項2】 請求項1の製造方法によって製造された
表面伝導型電子放出素子。
2. A surface conduction electron-emitting device manufactured by the method according to claim 1 .
【請求項3】 素子電極が同一面上に形成された平面型
の素子であることを特徴とする請求項2に記載の表面伝
導型電子放出素子。
3. The surface conduction electron-emitting device according to claim 2, wherein the device electrode is a planar device formed on the same surface.
【請求項4】 一方の素子電極に隣接して設けられた絶
縁層上に他方の素子電極が位置し、該絶縁層の側面に導
電性薄膜が形成され垂直型の素子であることを特徴とす
る請求項2に記載の表面伝導型電子放出素子。
4. An insulator provided adjacent to one of the device electrodes.
The surface conduction electron-emitting device according to claim 2 , wherein the other device electrode is located on the edge layer, and a conductive thin film is formed on a side surface of the insulating layer to be a vertical device.
【請求項5】 請求項〜4のいずれかの電子放出素子
を複数個並列に配置し結線してなる素子列を少なくとも
1列以上有し、各素子を駆動するための配線がはしご状
配置されていることを特徴とする電子源。
5. An electron emitting device according to claim 2 , wherein a plurality of electron emitting devices are arranged in parallel and connected, and at least one device line is formed, and wiring for driving each device is arranged in a ladder shape. An electron source characterized in that it has been made.
【請求項6】 請求項〜4のいずれかの電子放出素子
を複数個配列してなる素子列を少なくとも1列以上有
し、該素子を駆動するための配線がマトリクス配置され
ていることを特徴とする電子源。
6. The semiconductor device according to claim 2 , wherein at least one or more element columns each including a plurality of the electron-emitting devices according to claim 2 are arranged, and wirings for driving the elements are arranged in a matrix. Characterized electron source.
【請求項7】 請求項5の電子源と、画像形成部材、及
び情報信号により各素子から放出される電子線を制御す
る制御電極を有することを特徴とする画像形成装置。
7. An image forming apparatus comprising: the electron source according to claim 5; an image forming member; and a control electrode for controlling an electron beam emitted from each element according to an information signal.
【請求項8】 請求項6の電子源と画像形成部材とを有
することを特徴とする画像形成装置。
8. An image forming apparatus comprising the electron source according to claim 6 and an image forming member.
【請求項9】 請求項の製造方法で同一基板上に複数
の表面伝導型電子放出素子を形成してなることを特徴と
する電子源の製造方法。
9. A method of manufacturing an electron source according to claim 1 , wherein a plurality of surface conduction electron-emitting devices are formed on the same substrate.
【請求項10】 請求項9の製造方法で得られた電子源
を、該電子源から放出される電子線を制御する制御電極
と、該電子源からの電子線の照射により画像を形成する
画像形成部材と組み合わせることを特徴とする画像形成
装置の製造方法。
10. A control electrode for controlling an electron beam emitted from the electron source obtained by the manufacturing method according to claim 9, and an image for forming an image by irradiating the electron beam from the electron source. A method for manufacturing an image forming apparatus, wherein the method is combined with a forming member.
【請求項11】 請求項9の製造方法で得られた電子源
を、該電子源からの電子線の照射により画像を形成する
画像形成部材と組み合わせることを特徴とする画像形成
装置の製造方法。
11. A method for manufacturing an image forming apparatus, comprising: combining the electron source obtained by the manufacturing method according to claim 9 with an image forming member that forms an image by irradiating an electron beam from the electron source.
JP3279895A 1995-01-31 1995-01-31 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these Expired - Fee Related JP2909708B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3279895A JP2909708B2 (en) 1995-01-31 1995-01-31 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3279895A JP2909708B2 (en) 1995-01-31 1995-01-31 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these

Publications (2)

Publication Number Publication Date
JPH08203419A JPH08203419A (en) 1996-08-09
JP2909708B2 true JP2909708B2 (en) 1999-06-23

Family

ID=12368873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3279895A Expired - Fee Related JP2909708B2 (en) 1995-01-31 1995-01-31 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these

Country Status (1)

Country Link
JP (1) JP2909708B2 (en)

Also Published As

Publication number Publication date
JPH08203419A (en) 1996-08-09

Similar Documents

Publication Publication Date Title
JP2836015B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2992927B2 (en) Image forming device
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2909708B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2961496B2 (en) Method of manufacturing electron source and image forming apparatus
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2859823B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2923841B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JPH08162002A (en) Surface conduction electron-emitting device, electron source, image forming apparatus using the same, and manufacturing method thereof
JP3185082B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2872591B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3302263B2 (en) Image forming device
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3168382B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees