JP2911265B2 - Surface mount type semiconductor device - Google Patents
Surface mount type semiconductor deviceInfo
- Publication number
- JP2911265B2 JP2911265B2 JP3249695A JP24969591A JP2911265B2 JP 2911265 B2 JP2911265 B2 JP 2911265B2 JP 3249695 A JP3249695 A JP 3249695A JP 24969591 A JP24969591 A JP 24969591A JP 2911265 B2 JP2911265 B2 JP 2911265B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- resin
- thickness
- islands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は実装面積と放熱性との両
方を兼ね備えた表面実装型の半導体装置を提供するもの
である。BACKGROUND OF THE INVENTION The present invention provides a surface-mount type semiconductor device having both a mounting area and heat dissipation.
【０００２】[0002]
【従来の技術】軽薄短小化を実現する１つの手段とし
て、プリント基板の導電パターンにリードを対向接着す
る表面実装型の半導体パッケージが製造されている。こ
のような表面実装型のパッケージですら、近年は一層の
高密度化と大出力化が求められており、そのためにチッ
プを搭載するアイランドの裏面を露出したパッケージも
出現している（例えば、９０三洋半導体データブックの
表面実装用トランジスタ編のＰ４１６）。2. Description of the Related Art As one means for realizing a reduction in size and weight, a surface mount type semiconductor package in which leads are adhered to conductive patterns on a printed circuit board is manufactured. In recent years, even for such a surface-mount type package, higher density and higher output have been demanded, and for that reason, a package in which the back surface of an island on which a chip is mounted is exposed has appeared (for example, 90). Sanyo Semiconductor Data Book, Surface Mount Transistor, P416).
【０００３】図６に斯る装置の裏面図を示す。同図にお
いて、（１）は半導体チップ、（２）は搭載するアイラ
ンド、（３）はアイランド（１）に連結したアイランド
リード、（４）は外部接続用のリード、（５）はワイ
ヤ、（６）はアイランド（１）の裏面を露出するように
モールドした樹脂である。アイランド（１）の一部
（７）は樹脂より突出させており、放熱板としての体積
を増大することでチップ（２）の放熱性を改善してい
る。FIG. 6 shows a rear view of such an apparatus. In the figure, (1) is a semiconductor chip, (2) is an island to be mounted, (3) is an island lead connected to the island (1), (4) is a lead for external connection, (5) is a wire, ( 6) is a resin molded so as to expose the back surface of the island (1). A part (7) of the island (1) is protruded from the resin, and the heat dissipation of the chip (2) is improved by increasing the volume as a heat sink.
【０００４】近年、電子部品の実装密度を向上するた
め、上記パッケージと同等の大きさのパッケージに、ト
ランジスタとダイオード、またはトランジスタとトラン
ジスタのように、２つのチップを１つのパッケージ内に
収納する意向があった。In recent years, in order to improve the mounting density of electronic components, there is a desire to store two chips in a single package, such as a transistor and a diode or a transistor and a transistor, in a package having the same size as the above package. was there.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、リード
フレームは１枚の板状材料から打ち抜きまたはエッチン
グ加工により製造され、その加工に板厚と同程度の抜き
しろを要するので、リード（４）とアイランド（１）と
の間隔を狭めることができず、そのために外形寸法が限
られたパッケージに２個のアイランド（１）を設けると
その面積を増大できない欠点があった。However, the lead frame is manufactured by punching or etching a single plate-like material, and the processing requires a blanking of approximately the same thickness as the plate. There was a drawback in that the distance from (1) could not be reduced, and therefore, if two islands (1) were provided in a package having limited outer dimensions, the area could not be increased.
【０００６】これを解決する１つの手法として、リード
フレームの板厚自体を薄くして前記抜きしろの分を小さ
くする手法も考えられる。しかし、この手法ではアイラ
ンド（１）の板厚も薄くなり、前述したアイランド
（１）の裏面を露出する構成では樹脂（６）との密着力
が弱くなってしまう。さらに、アイランド（１）の一部
（７）を突出させているので、プリント基板上の占有面
積が大きく、実装密度向上の妨げになる欠点があった。As one method for solving this problem, a method of reducing the thickness of the lead frame itself to reduce the margin is also considered. However, in this method, the plate thickness of the island (1) is also reduced, and in the configuration in which the back surface of the island (1) is exposed, the adhesion to the resin (6) is weakened. Furthermore, since a part (7) of the island (1) is protruded, the area occupied on the printed circuit board is large, and there is a drawback that the mounting density is hindered.
【０００７】[0007]
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、アイランド（１２）の板厚に比べ
てリード（１３）の板厚を薄くし、アイランド（１２）
が樹脂（１５）から突出しない構成とし、リード（１
３）を樹脂（１５）の一方向から導出して表面実装用に
リードフォーミングし、そしてアイランド（１２）の板
厚を厚くすることでアイランド（１２）の熱容量を増大
せしめたものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and has a lead (13) thinner than an island (12).
Does not project from the resin (15), and the lead (1)
3) is led out from one direction of the resin (15), is lead-formed for surface mounting, and increases the heat capacity of the island (12) by increasing the plate thickness of the island (12).
【０００８】[0008]
【作用】本発明によれば、リード（１３）の板厚を薄く
した分抜きしろを少くでき、その分をアイランド（１
２）面積の増大に用いることができる。また、アイラン
ド（１２）が樹脂（１５）から突出しない構成とし、リ
ード（１３）を樹脂（１５）の一方向からまとめて導出
したので、電気接続に要するプリント基板上の占有面積
を縮小できる。さらに、アイランド（１２）の板厚を厚
くすることによって、アイランド（１２）の熱容量を増
大できる。According to the present invention, the thickness of the lead (13) can be reduced to reduce the amount of blanking, and that portion can be used as the island (1).
2) It can be used to increase the area. In addition, since the island (12) does not protrude from the resin (15) and the leads (13) are led out from one direction of the resin (15), the area occupied on the printed circuit board required for electrical connection can be reduced. Further, the heat capacity of the island (12) can be increased by increasing the thickness of the island (12).
【０００９】[0009]
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１は本発明による半導体装置を示
す平面図、図２は図１のＡＡ線断面図、図３は図１のＢ
Ｂ線断面図である。同図において、（１１）はトランジ
スタやダイオードを形成したシリコンチップ、（１２）
はチップを搭載するための２個のアイランド、（１３）
はアイランド（１２）に先端を近接して延在する外部接
続用のリード、（１４）はアイランド（１２）に一端が
接続されリード（１３）と平行に延在するアイランドリ
ード、（１５）はアイランド（１２）の裏面を露出する
ように主要部をモールドする樹脂、（１６）はアイラン
ド（１２）に一端が接続され、樹脂（１５）の端面で切
断されその切断面が露出するタイバー、（１７）はチッ
プ（１１）とリード（１３）とを接続するワイヤであ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a plan view showing a semiconductor device according to the present invention, FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG.
It is a B sectional view. In the figure, (11) is a silicon chip on which transistors and diodes are formed, (12)
Is two islands for mounting chips, (13)
Is an external connection lead extending near the tip of the island (12), (14) is an island lead having one end connected to the island (12) and extending in parallel with the lead (13), and (15) is A resin for molding the main part so as to expose the back surface of the island (12); (16) a tie bar having one end connected to the island (12) and cut at the end surface of the resin (15) to expose the cut surface; 17) is a wire connecting the chip (11) and the lead (13).
【００１０】リード（１３）とアイランドリード（１
４）は、２個のアイランド（１２）の夫々に対応する本
数だけ設けられ、トランジスタ用であるので、１本のア
イランドリード（１４）と２本のリード（１３）とで１
つの組を形成する。本実施例は２個のアイランド（１
２）を有するので、アイランドリード（１４）が２本、
リード（１３）が合計４本となる。The lead (13) and the island lead (1)
4) is provided for each transistor corresponding to each of the two islands (12) and is for a transistor. Therefore, one island lead (14) and two leads (13) have one.
Form a pair. In this embodiment, two islands (1
2), two island leads (14),
There are four leads (13) in total.
【００１１】これらのアイランドリード（１４）とリー
ド（１３）は、パッケージの１辺から互いに平行に導出
される。また、図３で明らかな如く、樹脂（１５）の厚
みの約半分の高さから外部に導出され、リード（１３）
の先端部（１８）がアイランド（１２）の裏面と水平に
なるよう、Ｚ字形にリードフォーミングされている。こ
のような形状とすることにより、アイランド（１２）の
裏面をプリント基板の裏面に密着するように実装した場
合の、半田ブリッジ等によるリード（１３）とアイラン
ド（１２）裏面との短絡事故を防ぐ。The island leads (14) and the leads (13) are led out of one side of the package in parallel with each other. As is apparent from FIG. 3, the lead (13) is led out from a height of about half of the thickness of the resin (15).
Are formed in a Z-shape so that the tip (18) of the is horizontal with the back surface of the island (12). With such a shape, a short circuit between the lead (13) and the back surface of the island (12) due to a solder bridge or the like is prevented when the back surface of the island (12) is mounted so as to be in close contact with the back surface of the printed circuit board. .
【００１２】アイランド（１２）が１．０ｍｍ程の厚い
板厚を有するのに対し、リード（１３）とアイランドリ
ード（１４）は０．２ｍｍ程の薄い板厚を有する。図１
に示すアイランド（１２）の上下２箇所には、リード
（１３）と同じ板厚で且つ幅が０．２ｍｍ程のひさし状
の段差部（１９）を有する。この段差部（１９）の一部
にアイランドリード（１４）とタイバー（１６）とが連
結されている。The island (12) has a large plate thickness of about 1.0 mm, while the lead (13) and the island lead (14) have a small plate thickness of about 0.2 mm. FIG.
In the upper and lower two places of the island (12), there are provided eave-shaped steps (19) having the same thickness as the leads (13) and a width of about 0.2 mm. The island lead (14) and the tie bar (16) are connected to a part of the step (19).
【００１３】アイランド（１２）に近接するリード（１
３）先端部には拡張部（２０）が設けられ、リード（１
３）が樹脂（１５）から抜ける事故を防ぐ。その拡張部
（２０）は、板状材料のうちリード（１３）と同じ板厚
を有する部分を打ち抜き又はエッチング加工することに
より得られる。薄い部分の材料を加工するので、抜きし
ろを少くできる。具体的には、拡張部（２０）と段差部
（１９）との間隔を仕切り寸法で０．２〜０．２５ｍｍ
まで狭めることができる。従って、抜きしろが少い分、
アイランド（１２）の面積を増大することができ、樹脂
（１５）の外形寸法が５．９×５．１ｍｍ程のパッケー
ジに２．５×２．８ｍｍ程のアイランド（１２）を２個
収納できた。尚、アイランド（１２）とアイランド（１
２）との間隔は、１．０ｍｍの厚い材料を加工すること
から必然的に１．０ｍｍ程度までしか狭めることができ
ない。The lead (1) adjacent to the island (12)
3) An extended portion (20) is provided at the tip, and the lead (1) is provided.
3) Prevents accidental removal of the resin (15). The extended portion (20) is obtained by punching or etching a portion of the plate-like material having the same thickness as the lead (13). Since the thin part of the material is processed, the margin for cutting can be reduced. Specifically, the distance between the expansion part (20) and the step part (19) is set to 0.2 to 0.25 mm as a partition dimension.
Can be narrowed down to Therefore, because the margin is small,
The area of the island (12) can be increased, and two packages of the island (12) of about 2.5 × 2.8 mm can be accommodated in a package having the outer dimensions of the resin (15) of about 5.9 × 5.1 mm. Was. The island (12) and the island (1
The distance from 2) can be reduced only to about 1.0 mm inevitably because a thick material of 1.0 mm is processed.
【００１４】放熱性に関して、本願はアイランド（１
２）の周囲を樹脂（１５）が囲み、アイランド（１２）
が樹脂（１５）から突出しない構造としたので、図６の
例のように突出部（７）でアイランド（１２）の体積を
増大することができない。そこで、アイランド（１２）
の板厚を厚くすることにより、アイランド（１２）の体
積を増大して熱容量の増大を図った。With regard to heat dissipation, the present application is based on the island (1).
The resin (15) surrounds the periphery of 2) and the island (12)
Has a structure that does not protrude from the resin (15), so that the volume of the island (12) cannot be increased by the protruding portion (7) as in the example of FIG. So, island (12)
By increasing the plate thickness, the volume of the island (12) was increased to increase the heat capacity.
【００１５】アイランド（１２）の一部に帯状に設けた
段差部（１９）は、アイランド（１２）が樹脂（１５）
から剥離することを防止し、且つパスを長くして耐湿性
の改善を図る。この２点は、従来の技術ではアイランド
（１２）への潰し加工による段付けで行っていたもの
で、潰し加工を行うことはアイランド（１２）の寸法精
度を劣化させるものである。本願は板厚の差による段差
部（１９）がこの作用を行うので、アイランド（１２）
の周囲は段差部（１９）を除いて略垂直な側壁となり、
潰し加工による寸法精度の劣化がない。従って、アイラ
ンド（１２）の周囲と樹脂（１５）の端面との設計距離
を一層狭めることができ、アイランドサイズの増大に寄
与できる。具体的には、段差部（１９）で樹脂の膜厚を
０．３ｍｍ程まで、アイランド（１２）の段差部（１
９）が無い部分で樹脂の膜厚を０．４ｍｍ程まで狭める
ことができる。The step portion (19) provided in a part of the island (12) in a strip shape has a structure in which the island (12) is made of resin (15).
To prevent peeling from the surface and lengthen the path to improve the moisture resistance. These two points are performed by crushing the island (12) in the conventional technology, and performing the crushing deteriorates the dimensional accuracy of the island (12). In the present application, since the step portion (19) due to the difference in plate thickness performs this action, the island (12) is used.
Is a substantially vertical side wall except for the step (19),
There is no deterioration in dimensional accuracy due to crushing. Therefore, the design distance between the periphery of the island (12) and the end face of the resin (15) can be further reduced, which can contribute to an increase in the island size. Specifically, the thickness of the resin at the step (19) is reduced to about 0.3 mm so that the step (1) of the island (12) is formed.
In portions where 9) is not present, the resin film thickness can be reduced to about 0.4 mm.
【００１６】図４に斯る装置に用いるリードフレームを
示す。このリードフレームは、板厚が厚い部分が帯状に
連続する板状材料から製造され、前記板厚が厚い部分
（図示Ａ）が段差部（１９）を除くアイランド（１２）
に、その他の板厚が薄い部分（図示Ｂ，Ｃ）がタイバー
（１６）やリード（１３）となる。打ち抜き加工を行っ
た時点では、リード（１３）の拡張部（２０）とアイラ
ンド（１２）の段差部（１９）との間隔は板厚の８０〜
１００％である。FIG. 4 shows a lead frame used in such an apparatus. This lead frame is manufactured from a plate-like material in which a thick part is continuous in a strip shape, and the thick part (shown in A) is an island (12) excluding a step part (19).
In addition, other thin portions (B and C in the drawing) become tie bars (16) and leads (13). At the time when the punching process is performed, the distance between the extended portion (20) of the lead (13) and the step portion (19) of the island (12) is 80 to 80% of the plate thickness.
100%.
【００１７】以上に説明した本願の半導体装置は、アイ
ランド（１２）が樹脂（１５）から突出しない構造と
し、リード群をパッケージの一方向からまとめて導出し
たので、実装時の電気接続箇所がパッケージの片側に集
中する。そのため、リード群が導出された側の反対側に
他の部品を近接配置でき、プリント基板上の実装密度を
向上できる。また、アイランド（１２）の板厚を厚くし
たので、アイランド（１２）の熱容量を増大し、アイラ
ンド（１２）をプリント基板に密着させた時の熱抵抗を
減じて放熱特性を改善できる。さらに、リード群の板厚
をアイランド（１２）の板厚より薄くすることで、リー
ドフレーム製造上の抜きしろを少くし、その分をアイラ
ンド（１２）の面積増大に利用できる。The semiconductor device of the present invention described above has a structure in which the island (12) does not protrude from the resin (15), and leads are led out from one direction of the package. Concentrate on one side of the. Therefore, other components can be arranged close to the side from which the lead group is led out, and the mounting density on the printed circuit board can be improved. Further, since the plate thickness of the island (12) is increased, the heat capacity of the island (12) is increased, and the heat resistance when the island (12) is brought into close contact with the printed circuit board can be reduced to improve the heat radiation characteristics. Further, by making the thickness of the lead group smaller than the thickness of the island (12), a margin for manufacturing the lead frame can be reduced, which can be used for increasing the area of the island (12).
【００１８】尚、本実施例はアイランド（１２）を２個
にしたものについて説明したが、２個のチップのアイラ
ンド電位を共用できる、又は１個の大きなチップを搭載
する時は、アイランド（１２）を１個にして利用でき
る。この場合は、図５に示すように、２個のアイランド
（１２）間を切断せずに１個の長尺状のアイランド（１
２）とし、他のリード（１３）やタイバー（１６）等を
そのまま利用すれば、アイランド（１２）が１個のもの
と２個のものとでモールド金型等を共用できるのでメリ
ットが大である。In this embodiment, two islands (12) have been described. However, when the island potential of two chips can be shared, or when one large chip is mounted, the island (12) is used. ) Can be used as one. In this case, as shown in FIG. 5, one long island (1) is cut without cutting between the two islands (12).
If the other lead (13), tie bar (16), etc. are used as they are, the mold and the like can be shared between one island (12) and two islands (12). is there.
【００１９】[0019]
【発明の効果】以上に説明した通り、本発明によれば、
板厚を異ならせることによって、限られた寸法内でアイ
ランド（１２）の面積を増大できる利点を有する。その
ため、小さなパッケージにより大きな１個又は２個の半
導体チップ（１１）を収納でき、電子機器の軽薄短小化
に寄与できる利点を有する。As described above, according to the present invention,
Varying the plate thickness has the advantage that the area of the island (12) can be increased within limited dimensions. Therefore, there is an advantage that one or two large semiconductor chips (11) can be stored in a small package, and it is possible to contribute to a reduction in the size and weight of an electronic device.
【００２０】しかも、アイランド（１２）が樹脂（１
５）から突出せず、パッケージの片側だけにリード群が
導出されているので、装置の占有面積を低減し、一層の
高密度実装が実現できる利点を有する。Moreover, the island (12) is made of resin (1).
Since the lead group is led out only on one side of the package without protruding from 5), there is an advantage that an occupied area of the device can be reduced and higher density mounting can be realized.
【図１】本発明を説明するための平面図である。FIG. 1 is a plan view for explaining the present invention.
【図２】本発明を説明するためのＡＡ線断面図である。FIG. 2 is a sectional view taken along line AA for explaining the present invention.
【図３】本発明を説明するためのＢＢ線断面である。FIG. 3 is a sectional view taken along the line BB for explaining the present invention.
【図４】リードフレームを示す平面図である。FIG. 4 is a plan view showing a lead frame.
【図５】本発明の第２の実施例を説明する断面図であ
る。FIG. 5 is a sectional view illustrating a second embodiment of the present invention.
【図６】従来例を説明する裏面図である。FIG. 6 is a back view illustrating a conventional example.
（１２）アイランド （１３）リード （１６）タイバー (12) Island (13) Lead (16) Tie bar
Claims (2)
ンドと、前記アイランドの周囲を囲みその裏面を露出す
るように主要部をモ−ルドする樹脂と、前記アイランド
に一端を近接し、前記樹脂の厚みの約半分の高さから樹
脂の外部に導出し、他端の先端部分が前記アイランドの
裏面と水平になるようにフオ−ミングした、前記複数個
のアイランドに対応する複数組の外部接続用のリ−ド
と、前記複数個のアイランドの個々に設けられ、前記リ
−ドと平行に延在し前記アイランドに一端が連結された
アイランドリ−ドとを具備し、 前記リ−ドとアイランドリ−ドとがパツケ−ジの一辺か
ら導出され、且つ前記アイランドの板厚より薄い板厚を
有し、前記リード端子と前記アイランドとが前記薄い板
厚の箇所で分離されており、前記アイランド側に前記薄
い板厚を持つ段差部を具備することを特徴とする表面実
装型半導体装置。1. A plurality of islands for fixing a semiconductor chip, a resin surrounding a periphery of the island and molding a main part so as to expose a back surface thereof, one end of which is close to the island, and A plurality of sets for external connection corresponding to the plurality of islands, which are led out of the resin from a height of about half the thickness and formed so that the tip of the other end is horizontal with the back surface of the island. And an island lead provided in each of the plurality of islands, extending in parallel with the lead, and having one end connected to the island. The lead is led out from one side of the package, and has a thickness smaller than the thickness of the island, and the lead terminal and the island are thinner.
Separated at a thick point, and the thin side
A surface-mounted semiconductor device comprising a step having a large thickness .
まとまつて１個のアイランドを形成することを特徴とす
る請求項１記載の表面実装型半導体装置。2. The plurality of islands are not cut,
2. The surface mounted semiconductor device according to claim 1, wherein one island is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249695A JP2911265B2 (en) | 1991-09-27 | 1991-09-27 | Surface mount type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249695A JP2911265B2 (en) | 1991-09-27 | 1991-09-27 | Surface mount type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590464A JPH0590464A (en) | 1993-04-09 |
| JP2911265B2 true JP2911265B2 (en) | 1999-06-23 |
Family
ID=17196832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3249695A Expired - Fee Related JP2911265B2 (en) | 1991-09-27 | 1991-09-27 | Surface mount type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911265B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521429A (en) * | 1993-11-25 | 1996-05-28 | Sanyo Electric Co., Ltd. | Surface-mount flat package semiconductor device |
| FR2785745B1 (en) * | 1998-11-09 | 2000-12-15 | Cit Alcatel | HIGH FREQUENCY CIRCUIT WITH VARIABLE PHASE |
| US6473310B1 (en) * | 2000-02-18 | 2002-10-29 | Stmicroelectronics S.R.L. | Insulated power multichip package |
| CN100477196C (en) * | 2002-10-07 | 2009-04-08 | Nxp股份有限公司 | Semiconductor device and method of manufacturing thereof |
| JP4353935B2 (en) * | 2005-11-07 | 2009-10-28 | Ｎｅｃエレクトロニクス株式会社 | Leadless package semiconductor device |
| US9716057B1 (en) * | 2016-08-24 | 2017-07-25 | United Silicon Carbide, Inc. | Offset leadframe cascode package |
| EP4231345A1 (en) * | 2022-02-22 | 2023-08-23 | Infineon Technologies Austria AG | Power semiconductor device |
| WO2024029235A1 (en) * | 2022-08-01 | 2024-02-08 | ローム株式会社 | Semiconductor device |
-
1991
- 1991-09-27 JP JP3249695A patent/JP2911265B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590464A (en) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| EP0228869B1 (en) | Method of manufacturing an electronic component package | |
| KR100426494B1 (en) | Semiconductor package and its manufacturing method | |
| EP0247775A2 (en) | Semiconductor package with high density I/O lead connection | |
| JPH05251613A (en) | Semiconductor package | |
| US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JP2878564B2 (en) | Semiconductor package | |
| US5978224A (en) | Quad flat pack integrated circuit package | |
| US7541668B2 (en) | Package frame and semiconductor package using the same | |
| JP2911265B2 (en) | Surface mount type semiconductor device | |
| US5978216A (en) | Semiconductor package, leadframe, and manufacturing method therefor | |
| JP4326275B2 (en) | Semiconductor device | |
| JP2902918B2 (en) | Surface mount type semiconductor device | |
| JP2533012B2 (en) | Surface mount semiconductor device | |
| JP3203200B2 (en) | Semiconductor device | |
| JP2831971B2 (en) | Printed wiring board for mounting semiconductor element and method of manufacturing the same | |
| JP2541532B2 (en) | Semiconductor module | |
| JP2533011B2 (en) | Surface mount semiconductor device | |
| JP2517465B2 (en) | Lead frame | |
| JP2538407B2 (en) | Surface mount semiconductor device | |
| JP2507852B2 (en) | Semiconductor device | |
| JPH10256473A (en) | Semiconductor device | |
| JP2007129068A (en) | Semiconductor device, manufacturing method thereof, and substrate used for manufacturing the same | |
| JP3016049B2 (en) | Semiconductor device | |
| KR100235108B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |