JP2911902B2 - Clamp amplifier circuit - Google Patents
Clamp amplifier circuitInfo
- Publication number
- JP2911902B2 JP2911902B2 JP63264785A JP26478588A JP2911902B2 JP 2911902 B2 JP2911902 B2 JP 2911902B2 JP 63264785 A JP63264785 A JP 63264785A JP 26478588 A JP26478588 A JP 26478588A JP 2911902 B2 JP2911902 B2 JP 2911902B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- image signal
- vertical synchronization
- horizontal synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、クランプ増幅回路に関し、特に、ディジタ
ルビデオ伝送装置のA/Dコンバータ又はPFM画像伝送装置
のPFM変調器のダイナミックレンジが最大となるように
画像信号の同期部先端又は帰線消却部（ペデスタル）を
一定電圧に固定するためのクランプ増幅回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp amplifier circuit, and in particular, to maximize the dynamic range of an A / D converter of a digital video transmission device or a PFM modulator of a PFM image transmission device. The present invention relates to a clamp amplifier circuit for fixing the tip of a synchronization section or a blanking section (pedestal) of an image signal to a constant voltage.
従来の技術 従来、この種のクランプ増幅回路のクランプON/OFF動
作はスイッチにより手動で行われていた。即ち、振幅周
波数特性測定時等、画像信号以外の信号を伝送する場合
には第３図に示す如き状態になって、クランプONのまま
では信号の伝送はできないために、その都度、スイッチ
を切り替える必要があった。2. Description of the Related Art Conventionally, a clamp ON / OFF operation of a clamp amplifier circuit of this type has been manually performed by a switch. That is, when transmitting a signal other than an image signal, such as when measuring the amplitude frequency characteristic, the state is as shown in FIG. 3, and since the signal cannot be transmitted while the clamp is ON, the switch is switched each time. Needed.
発明が解決しようとする課題 上述した従来のクランプ増幅回路は、正弦波信号のよ
うな画像信号以外の信号を伝送する場合には、その都度
クランプON/OFFを手動で切り替える不便があった。Problems to be Solved by the Invention The above-described conventional clamp amplifier circuit has the inconvenience of manually switching the clamp ON / OFF each time a signal other than an image signal such as a sine wave signal is transmitted.
本発明は従来の技術に内在する上記欠点を解消する為
になされたものであり、従って本発明の目的は、自動判
定により自動的にクランプON/OFFの切り替えを行い、従
来の不便を解決することを可能とした新規なクランプ増
幅回路を提供することにある。The present invention has been made in order to solve the above-mentioned disadvantages inherent in the conventional technology, and therefore, an object of the present invention is to automatically switch ON / OFF the clamp by automatic determination to solve the conventional inconvenience. It is an object of the present invention to provide a novel clamp amplifier circuit that enables the above.
課題を解決するための手段 上記目的を達成するために、本発明に係るクランプ増
幅回路は、画像信号の水平同期を検出する水平同期検出
回路及び垂直同期を検出する垂直同期検出回路と、前記
水平同期検出回路及び垂直同期検出回路の出力に接続さ
れ両検出回路の出力から論理積（AND）を求める論理積
回路と、前記論理積回路の出力により水平同期及び垂直
同期が共に検出された場合に前記クランプ増幅回路のク
ランプ動作を“ON"に水平同期又は垂直同期の一方があ
るいは両方共に検出されない場合に前記クランプ増幅回
路のクランプ動作を“OFF"に自動切り替えする機能とを
備えて構成され、しかして本発明によれば、水平同期信
号と垂直同期信号の両方が検出された時に画像信号と判
定することにより誤判定を防止している。Means for Solving the Problems In order to achieve the above object, a clamp amplifier circuit according to the present invention includes a horizontal synchronization detection circuit for detecting horizontal synchronization of an image signal, a vertical synchronization detection circuit for detecting vertical synchronization, and An AND circuit connected to the outputs of the synchronization detection circuit and the vertical synchronization detection circuit for obtaining a logical product (AND) from the outputs of the two detection circuits; and a case where both the horizontal synchronization and the vertical synchronization are detected by the output of the AND circuit. A function of automatically switching the clamp operation of the clamp amplifier circuit to “OFF” when one or both of the horizontal synchronization and the vertical synchronization are not detected in the clamp operation of the clamp amplifier circuit to “ON”; Thus, according to the present invention, an erroneous determination is prevented by determining an image signal when both a horizontal synchronization signal and a vertical synchronization signal are detected.
実施例 次に本発明をその好ましい一実施例について、図面を
参照して具体的に説明する。第１図は本発明をディジタ
ルビデオ伝送装置のA/Dコンバータの前に適用した場合
の一実施例を示すブロック構成図である。Next, a preferred embodiment of the present invention will be specifically described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment in which the present invention is applied before an A / D converter of a digital video transmission apparatus.
第１図において、参照番号11は入力端子、12は水平同
期検出回路、13は垂直同期検出回路、14は論理積回路、
15はクランプ増幅回路、16はA/Dコンバータ回路をそれ
ぞれ示す。In FIG. 1, reference numeral 11 is an input terminal, 12 is a horizontal synchronization detection circuit, 13 is a vertical synchronization detection circuit, 14 is an AND circuit,
Reference numeral 15 denotes a clamp amplifier circuit, and 16 denotes an A / D converter circuit.
入力端子11からの入力信号は、水平同期検出回路12と
垂直同期検出回路13に同時に入力される。入力信号が画
像信号の場合には水平同期と垂直同期が共に検出され、
論理積回路14の出力によりクランプ増幅回路15はクラン
プ“ON"の状態にされる。その結果画像信号は、例えば
同期の先端を規定の電圧にクランプされてA/Dコンバー
タ回路16に入力されるために、A/Dコンバータ回路16は
最大のダイナミックレンジを発揮する。第２図（ａ）は
上記の如き画像信号入力時における動作例を示してい
る。An input signal from the input terminal 11 is input to the horizontal synchronization detection circuit 12 and the vertical synchronization detection circuit 13 at the same time. When the input signal is an image signal, both horizontal synchronization and vertical synchronization are detected,
The clamp amplifier circuit 15 is set to the clamp “ON” state by the output of the AND circuit 14. As a result, the image signal is input to the A / D converter circuit 16 with the leading end of the synchronization clamped to a prescribed voltage, for example, so that the A / D converter circuit 16 exhibits the maximum dynamic range. FIG. 2A shows an operation example when the image signal is input as described above.
一方、入力信号が画像信号でなく例えば正弦波信号だ
ったとすれば、論理積回路14の出力は、クランプ増幅回
路15をクランプ“OFF"の状態にする。この場合の動作例
を第２図（ｂ）に示している。その時の出力オフセット
をA/Dコンバータ回路16のダイナミックレンジの中央に
なるように設定すれば、この場合にもダイナミックレン
ジは最大となる。On the other hand, if the input signal is not an image signal but a sine wave signal, for example, the output of the AND circuit 14 causes the clamp amplification circuit 15 to be in the clamp “OFF” state. FIG. 2B shows an operation example in this case. If the output offset at that time is set to be at the center of the dynamic range of the A / D converter circuit 16, the dynamic range also becomes maximum in this case.
発明の効果 以上説明したように、本発明によれば、水平同期検出
回路及び垂直同期検出回路及び論理積回路を備えること
により、入力信号の種別に応じて、自動的にそれぞれの
信号に対してA/Dコンバータ又はPFM変調器等が最大のダ
イナミックレンジとなるようなクランプ増幅回路を提供
できる利点がある。Effect of the Invention As described above, according to the present invention, by including the horizontal synchronization detection circuit, the vertical synchronization detection circuit, and the AND circuit, each signal is automatically applied to each signal according to the type of the input signal. There is an advantage that a clamp amplifier circuit in which an A / D converter, a PFM modulator, or the like has a maximum dynamic range can be provided.
本発明の適用により、ディジタルビデオ伝送装置は、
画像信号以外の信号伝送にも対応でき又正弦波信号を使
っての振幅周波数特性の測定も手動切り替えを行うこと
なく可能となる。By applying the present invention, the digital video transmission device
It is possible to cope with signal transmission other than image signals, and to measure amplitude frequency characteristics using a sine wave signal without manual switching.
第１図は本発明の一実施例を示すブロック構成図であ
る。 11……入力端子、12……水平同期検出回路、13……垂直
同期検出回路、14……論理積回路、15……クランプ増幅
回路、16……A/Dコンバータ回路 第２図（ａ）は画像信号入力時の動作例を示す図であ
る。 第２図（ｂ）は正弦波信号入力時の動作例を示す図であ
る。 第３図はクランプ“ON"の状態に正弦波信号を入力した
場合の動作例を示す図である。FIG. 1 is a block diagram showing an embodiment of the present invention. 11 ... input terminal, 12 ... horizontal synchronization detection circuit, 13 ... vertical synchronization detection circuit, 14 ... AND circuit, 15 ... clamp amplifier circuit, 16 ... A / D converter circuit Fig. 2 (a) FIG. 7 is a diagram showing an operation example when an image signal is input. FIG. 2B is a diagram showing an operation example when a sine wave signal is input. FIG. 3 is a diagram showing an operation example when a sine wave signal is input in a clamp "ON" state.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−171268（ＪＰ，Ａ) 特開 昭62−159982（ＪＰ，Ａ) 特開 昭61−174882（ＪＰ，Ａ) 特開 昭64−12684（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/14 - 5/217 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-59-171268 (JP, A) JP-A-62-159982 (JP, A) JP-A-61-174882 (JP, A) JP-A 64-64 12684 (JP, A) (58) Field surveyed (Int. Cl. 6 , DB name) H04N 5/14-5/217
Claims (1)
デスタル）部の電圧を一定にするクランプ増幅回路にお
いて、画像信号の入力部に接続された画像信号の水平同
期を検出する水平同期検出回路及び画像信号の垂直同期
を検出する垂直同期検出回路と、前記水平同期検出回路
及び垂直同期検出回路の出力に接続され両検出回路の出
力から論理積（AND）を求める論理積回路と、入力端子
に接続され前記論理積回路の出力によって制御されるク
ランプ増幅部とを有し、前記論理積回路の出力により、
水平同期及び垂直同期が共に検出された場合に前記クラ
ンプ増幅部のクランプ動作を“ON"に、水平同期または
垂直同期の一方があるいは両方共に検出されない場合に
前記クランプ増幅部のクランプ動作を“OFF"に切り替
え、出力オフセットが前記クランプ増幅部の出力に接続
されたA/Dコンバータ回路のダイナミックレンジの中央
になるように入力オフセット電圧を自動切り替えするこ
とを特徴とするクランプ増幅回路。A clamp amplifier circuit for stabilizing the voltage at the tip of a synchronization section or a blanking (pedestal) section of an image signal, wherein horizontal synchronization detection detects horizontal synchronization of an image signal connected to an input section of the image signal. A vertical synchronization detection circuit for detecting vertical synchronization between the circuit and the image signal; an AND circuit connected to the outputs of the horizontal synchronization detection circuit and the vertical synchronization detection circuit for obtaining a logical product (AND) from the outputs of the two detection circuits; A clamp amplifier connected to a terminal and controlled by an output of the AND circuit, and an output of the AND circuit,
When the horizontal synchronization and the vertical synchronization are both detected, the clamp operation of the clamp amplification unit is set to “ON”, and when one or both of the horizontal synchronization and the vertical synchronization are not detected, the clamp operation of the clamp amplification unit is set to “OFF”. And automatically switching the input offset voltage so that the output offset is at the center of the dynamic range of the A / D converter circuit connected to the output of the clamp amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264785A JP2911902B2 (en) | 1988-10-20 | 1988-10-20 | Clamp amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264785A JP2911902B2 (en) | 1988-10-20 | 1988-10-20 | Clamp amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02112386A JPH02112386A (en) | 1990-04-25 |
| JP2911902B2 true JP2911902B2 (en) | 1999-06-28 |
Family
ID=17408164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63264785A Expired - Lifetime JP2911902B2 (en) | 1988-10-20 | 1988-10-20 | Clamp amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911902B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171268A (en) * | 1983-03-17 | 1984-09-27 | Matsushita Electric Ind Co Ltd | Video clamp circuit |
-
1988
- 1988-10-20 JP JP63264785A patent/JP2911902B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02112386A (en) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950700664A (en) | AUTOMATIC GAIN CONTROL APPARATUS FOR A DIGITAL TELEVISION SIGNAL RECEIVER | |
| KR0179968B1 (en) | Sound signal output circuit and the method | |
| US3557305A (en) | Dc restoration and white clipping circuit for video recorder | |
| KR930009363B1 (en) | Digital signal clamp circuit | |
| CA2043856A1 (en) | Apparatus for correcting a color tone of a video signal | |
| JPS60113586A (en) | Clamping device | |
| JP3311345B2 (en) | Video signal receiving device | |
| JP2911902B2 (en) | Clamp amplifier circuit | |
| GB2047056A (en) | Fm defect compensation apparatus | |
| US4568979A (en) | Television receiver muting apparatus | |
| JPH0544878B2 (en) | ||
| MY117059A (en) | Dynamic focus voltage disabling circuit. | |
| GB2009546A (en) | Television receiver IF and detector arrangement | |
| JPS61152166A (en) | White compression circuit for video signal | |
| KR200239816Y1 (en) | VRF noise canceller | |
| JPH10270961A (en) | Automatic gain control circuit | |
| JPS59193619A (en) | Picture processing circuit | |
| JPS6238393Y2 (en) | ||
| JP2513495Y2 (en) | Clamp circuit for video signal | |
| JPH055733Y2 (en) | ||
| JPH0568185A (en) | Dispersal signal removing device | |
| KR940000737Y1 (en) | Tracking Control Circuit Using Level Meter | |
| JPH0213188A (en) | Video signal processor | |
| KR920002121Y1 (en) | Video signal same period stabilizing circuit | |
| JP3446396B2 (en) | High frequency receiving converter |