JP2923866B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2923866B2 JP2923866B2 JP8275934A JP27593496A JP2923866B2 JP 2923866 B2 JP2923866 B2 JP 2923866B2 JP 8275934 A JP8275934 A JP 8275934A JP 27593496 A JP27593496 A JP 27593496A JP 2923866 B2 JP2923866 B2 JP 2923866B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- silica
- tungsten
- silica film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に、半導体基板におけるエッジ部の膜
の除去を行う場合に用いて好適な半導体装置の製造方法
に関する。
造方法に係り、特に、半導体基板におけるエッジ部の膜
の除去を行う場合に用いて好適な半導体装置の製造方法
に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化が進展してき
ているが、このような微細化に伴い、ビアホール（via
hole：上下層配線間を接続するために用いられる穴）の
径も小さくなるため、従来より用いられてきたスパッタ
法により、ビアホール内に導電材料を均一に形成するこ
とが困難となってきている。上述したような理由から、
現在においては、減圧気相成長法を用いたタングステン
の埋込み技術が広範に採用されている。
ているが、このような微細化に伴い、ビアホール（via
hole：上下層配線間を接続するために用いられる穴）の
径も小さくなるため、従来より用いられてきたスパッタ
法により、ビアホール内に導電材料を均一に形成するこ
とが困難となってきている。上述したような理由から、
現在においては、減圧気相成長法を用いたタングステン
の埋込み技術が広範に採用されている。
【０００３】上述したタングステンの埋込み技術として
は、タングステン膜を成膜した後、ドライエッチング技
術によりエッチバックを行い、ビアホール内にのみタン
グステンを残す方法、あるいは、化学機械研磨（ＣＭ
Ｐ:chemical and mechanical polishing）によりタング
ステンを除去し、ビアホール内にのみタングステンを残
す方法などがある。現在では、半導体デバイスの表面段
差の平坦化が要求されるという理由から、後者の方法が
注目されている。
は、タングステン膜を成膜した後、ドライエッチング技
術によりエッチバックを行い、ビアホール内にのみタン
グステンを残す方法、あるいは、化学機械研磨（ＣＭ
Ｐ:chemical and mechanical polishing）によりタング
ステンを除去し、ビアホール内にのみタングステンを残
す方法などがある。現在では、半導体デバイスの表面段
差の平坦化が要求されるという理由から、後者の方法が
注目されている。
【０００４】しかし、タングステンの埋込み技術とし
て、上述した後者の方法を用いると、シリコンウェハ等
の半導体基板の側面部（以下、ベベル部と称す）に形成
されているタングステンを的確に除去することができな
い。このため、ベベル部に残留したタングステンが後工
程で剥離する結果、タングステンが半導体基板の表面に
付着し、製品の歩留まりが低下する。
て、上述した後者の方法を用いると、シリコンウェハ等
の半導体基板の側面部（以下、ベベル部と称す）に形成
されているタングステンを的確に除去することができな
い。このため、ベベル部に残留したタングステンが後工
程で剥離する結果、タングステンが半導体基板の表面に
付着し、製品の歩留まりが低下する。
【０００５】このような不具合を解消する手段として
は、例えば特開平２−１４２１１５号公報に記載の技術
が知られている。当該公報記載の技術は、前工程で形成
された膜のエッジ剥離幅よりも次工程で形成される膜の
エッジ剥離幅を狭くすることにより、前工程で形成され
た膜の端部が剥がれることを防止するようにしたもので
ある。
は、例えば特開平２−１４２１１５号公報に記載の技術
が知られている。当該公報記載の技術は、前工程で形成
された膜のエッジ剥離幅よりも次工程で形成される膜の
エッジ剥離幅を狭くすることにより、前工程で形成され
た膜の端部が剥がれることを防止するようにしたもので
ある。
【０００６】図３は、従来技術による半導体基板のベベ
ル部に形成された膜の除去工程を示した要部の断面図で
ある。まず、シリコンウェハ等の半導体基板３１の上に
形成された層間絶縁膜３２の上に、バリアメタルとして
の機能を有するチタン膜３３及び窒化チタン膜３４をメ
タライズ技術を用いて被着させる。この後、窒化チタン
膜３４の上にタングステン膜３５を減圧気相成長法を用
いて堆積させる（同図（ａ））。次に、タングステン膜
３５の上にフォトレジスト３６を塗布した後、半導体基
板周辺部分のみを露光することにより、半導体基板周辺
のフォトレジストを除去する（同図（ｂ））。次に、半
導体基板周辺における露出したタングステン膜３５をド
ライエッチング技術を用いて除去する（図３（ｃ））。
次に、フォトレジスト３６を剥離する（同図（ｄ））。
最後に、タングステン膜３５を化学機械研磨（ＣＭＰ）
を用いて研磨し除去する（同図（ｅ））。
ル部に形成された膜の除去工程を示した要部の断面図で
ある。まず、シリコンウェハ等の半導体基板３１の上に
形成された層間絶縁膜３２の上に、バリアメタルとして
の機能を有するチタン膜３３及び窒化チタン膜３４をメ
タライズ技術を用いて被着させる。この後、窒化チタン
膜３４の上にタングステン膜３５を減圧気相成長法を用
いて堆積させる（同図（ａ））。次に、タングステン膜
３５の上にフォトレジスト３６を塗布した後、半導体基
板周辺部分のみを露光することにより、半導体基板周辺
のフォトレジストを除去する（同図（ｂ））。次に、半
導体基板周辺における露出したタングステン膜３５をド
ライエッチング技術を用いて除去する（図３（ｃ））。
次に、フォトレジスト３６を剥離する（同図（ｄ））。
最後に、タングステン膜３５を化学機械研磨（ＣＭＰ）
を用いて研磨し除去する（同図（ｅ））。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。すな
わち、従来技術では、シリコンウェハ等の半導体基板周
辺の除去を行うためのマスクとしてフォトレジストを使
用しているため、換言すれば、フォトリソグラフィ技術
を用いているため、半導体基板周辺の除去を行うために
は、フォトレジスト塗布工程、露光工程、現像工程とい
った多数の工程が必要となる。この結果、製品の工期が
長くなるという不具合があった。また、従来技術では、
上述したように半導体基板周辺の除去を行うための工程
数が多くなるため、半導体基板表面に付着するパーティ
クルも多くなる。この結果、製品の歩留まりが低下する
という不具合があった。
た従来技術においては下記のような問題があった。すな
わち、従来技術では、シリコンウェハ等の半導体基板周
辺の除去を行うためのマスクとしてフォトレジストを使
用しているため、換言すれば、フォトリソグラフィ技術
を用いているため、半導体基板周辺の除去を行うために
は、フォトレジスト塗布工程、露光工程、現像工程とい
った多数の工程が必要となる。この結果、製品の工期が
長くなるという不具合があった。また、従来技術では、
上述したように半導体基板周辺の除去を行うための工程
数が多くなるため、半導体基板表面に付着するパーティ
クルも多くなる。この結果、製品の歩留まりが低下する
という不具合があった。
【０００８】この発明は、上述の事情に鑑みてなされた
もので、マスク形成工程数を削減することにより、製品
の工期の短縮化及び歩留まりの向上を図ることのできる
半導体装置の製造方法を提供することを目的としてい
る。
もので、マスク形成工程数を削減することにより、製品
の工期の短縮化及び歩留まりの向上を図ることのできる
半導体装置の製造方法を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板上に所定の膜を
形成する工程と、形成された膜の一部を除去する工程と
を有する半導体装置の製造方法に係り、前工程で形成さ
れた膜の上にシリカ膜を回転塗布法で形成する第１ａの
工程と、該シリカ膜をマスクにして上記膜の露出してい
る領域を除去する第２ａの工程と、上記第１ａの工程で
形成された上記シリカ膜を除去する第３ａの工程とを有
し、かつ、上記第１ａの工程では、上記シリカを回転塗
布する際に、上記半導体基板のエッジから所望の距離だ
け内側に、上記シリカ膜を溶解除去する溶媒を吐出させ
ることで、上記半導体基板周辺のシリカ膜を除去するこ
とを特徴としている。
に、請求項１記載の発明は、半導体基板上に所定の膜を
形成する工程と、形成された膜の一部を除去する工程と
を有する半導体装置の製造方法に係り、前工程で形成さ
れた膜の上にシリカ膜を回転塗布法で形成する第１ａの
工程と、該シリカ膜をマスクにして上記膜の露出してい
る領域を除去する第２ａの工程と、上記第１ａの工程で
形成された上記シリカ膜を除去する第３ａの工程とを有
し、かつ、上記第１ａの工程では、上記シリカを回転塗
布する際に、上記半導体基板のエッジから所望の距離だ
け内側に、上記シリカ膜を溶解除去する溶媒を吐出させ
ることで、上記半導体基板周辺のシリカ膜を除去するこ
とを特徴としている。
【００１０】また、請求項２記載の発明は、半導体基板
上にタングステン膜を形成する工程と、形成された該タ
ングステン膜の一部を除去する工程を有する半導体装置
の製造方法に係り、上記タングステン膜の上にシリカ膜
を回転塗布法で形成する第１ｂの工程と、該シリカ膜を
マスクにして上記タングステン膜の露出している領域を
除去する第２ｂの工程と、上記第１ｂの工程で形成され
た上記シリカ膜を除去する第３ｂの工程とを有し、か
つ、上記第１ｂの工程では、上記シリカを回転塗布する
際に、上記半導体基板のエッジから所望の距離だけ内側
に、上記シリカ膜を溶解除去する溶媒を吐出させること
で、上記半導体基板周辺のシリカ膜を除去することを特
徴としている。
上にタングステン膜を形成する工程と、形成された該タ
ングステン膜の一部を除去する工程を有する半導体装置
の製造方法に係り、上記タングステン膜の上にシリカ膜
を回転塗布法で形成する第１ｂの工程と、該シリカ膜を
マスクにして上記タングステン膜の露出している領域を
除去する第２ｂの工程と、上記第１ｂの工程で形成され
た上記シリカ膜を除去する第３ｂの工程とを有し、か
つ、上記第１ｂの工程では、上記シリカを回転塗布する
際に、上記半導体基板のエッジから所望の距離だけ内側
に、上記シリカ膜を溶解除去する溶媒を吐出させること
で、上記半導体基板周辺のシリカ膜を除去することを特
徴としている。
【００１１】請求項３記載の発明は、半導体基板上にタ
ングステン膜を形成する工程と、形成された該タングス
テン膜を除去する工程を有する半導体装置の製造方法に
係り、上記タングステン膜の上にシリカ膜を回転塗布法
で形成する第１ｃの工程と、該シリカ膜をマスクにして
上記タングステン膜の露出している領域を除去する第２
ｃの工程と、化学機械研磨を用いて、上記第１ｃの工程
で形成された上記シリカ膜及び上記タングステン膜を連
続して除去する第３ｃの工程とを有し、かつ、上記第１
ｃの工程では、上記シリカを回転塗布する際に、上記半
導体基板のエッジから所望の距離だけ内側に、上記シリ
カ膜を溶解除去する溶媒を吐出させることで、上記半導
体基板周辺のシリカ膜を除去することを特徴としてい
る。
ングステン膜を形成する工程と、形成された該タングス
テン膜を除去する工程を有する半導体装置の製造方法に
係り、上記タングステン膜の上にシリカ膜を回転塗布法
で形成する第１ｃの工程と、該シリカ膜をマスクにして
上記タングステン膜の露出している領域を除去する第２
ｃの工程と、化学機械研磨を用いて、上記第１ｃの工程
で形成された上記シリカ膜及び上記タングステン膜を連
続して除去する第３ｃの工程とを有し、かつ、上記第１
ｃの工程では、上記シリカを回転塗布する際に、上記半
導体基板のエッジから所望の距離だけ内側に、上記シリ
カ膜を溶解除去する溶媒を吐出させることで、上記半導
体基板周辺のシリカ膜を除去することを特徴としてい
る。
【００１２】また、請求項４記載の発明は、請求項１，
２又は３記載の半導体装置の製造方法に係り、上記溶媒
が、イソプロピルアルコール及び酢酸ブチルの中から選
択された少なくとも１を主体としてなることを特徴とし
ている。
２又は３記載の半導体装置の製造方法に係り、上記溶媒
が、イソプロピルアルコール及び酢酸ブチルの中から選
択された少なくとも１を主体としてなることを特徴とし
ている。
【００１３】
【作用】この発明の構成によれば、シリカ膜をマスクに
して前工程で形成された膜の露出している領域を除去す
るため、従来のように半導体基板周辺の除去を行うため
のマスクとしてフォトレジストを使用していた場合のご
とく、フォトレジスト塗布工程、露光工程、現像工程と
いった多くの工程が不要となり、この結果、工程数が削
減される。これにより、製品の工期が短縮する。また、
工程数の削減により、半導体基板の表面に付着するパー
ティクルが低減する結果、製品の歩留まりが向上する。
して前工程で形成された膜の露出している領域を除去す
るため、従来のように半導体基板周辺の除去を行うため
のマスクとしてフォトレジストを使用していた場合のご
とく、フォトレジスト塗布工程、露光工程、現像工程と
いった多くの工程が不要となり、この結果、工程数が削
減される。これにより、製品の工期が短縮する。また、
工程数の削減により、半導体基板の表面に付着するパー
ティクルが低減する結果、製品の歩留まりが向上する。
【００１４】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１（ａ）〜（ｅ）は、この発明の第１実施例による半
導体装置の製造工程を示したものであり、要部の断面図
である。以下、各工程毎に具体例を挙げて詳細に説明す
る。まず、半導体基板１の上に形成された層間絶縁膜２
の上に、温度が例えば３００〜４００゜Ｃ、圧力が例え
ば３〜５ｍＴｏｒｒ、パワーが例えば２〜３ＫＷの条件
の下で、メタライズ技術を用いて、チタン膜３及び窒化
チタン膜４を被着させる。さらに、窒化チタン膜４の上
にタングステン膜５を形成する（図１（ａ）参照）。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１（ａ）〜（ｅ）は、この発明の第１実施例による半
導体装置の製造工程を示したものであり、要部の断面図
である。以下、各工程毎に具体例を挙げて詳細に説明す
る。まず、半導体基板１の上に形成された層間絶縁膜２
の上に、温度が例えば３００〜４００゜Ｃ、圧力が例え
ば３〜５ｍＴｏｒｒ、パワーが例えば２〜３ＫＷの条件
の下で、メタライズ技術を用いて、チタン膜３及び窒化
チタン膜４を被着させる。さらに、窒化チタン膜４の上
にタングステン膜５を形成する（図１（ａ）参照）。
【００１５】この場合、上述したタングステン膜５は、
流量比が例えば１〜２のＷＦ6／ＳｉＨ4ガスを使用し、
温度が例えば４００〜６００゜Ｃ、圧力が例えば数〜数
十Ｔｏｒｒの条件、及び、流量比が例えば０.１〜０.２
のＷＦ6／Ｈ2ガスを使用し、温度が例えば４００〜５０
０゜Ｃ、圧力が例えば８０〜１２０Ｔｏｒｒの条件の下
で、減圧気相成長法を用いて形成する。
流量比が例えば１〜２のＷＦ6／ＳｉＨ4ガスを使用し、
温度が例えば４００〜６００゜Ｃ、圧力が例えば数〜数
十Ｔｏｒｒの条件、及び、流量比が例えば０.１〜０.２
のＷＦ6／Ｈ2ガスを使用し、温度が例えば４００〜５０
０゜Ｃ、圧力が例えば８０〜１２０Ｔｏｒｒの条件の下
で、減圧気相成長法を用いて形成する。
【００１６】次に、シリコンウェハ等の半導体基板１を
回転塗布機の回転台（図示略）上に載置した状態で回転
させながら、薬液滴下量が例えば数ｃｃ、回転塗布機の
回転数が例えば２０００〜５０００ｒｐｍ、スピン加速
時間が例えば０.１〜０.３ｓｅｃの条件の下で、上述し
たタングステン膜５の上に液状のシリカ（silica：無水
ケイ酸）を滴下してシリカ膜６を形成する（同図（ｂ）
参照）。この場合、上述したタングステン膜５の上にシ
リカ膜６を形成する際に、半導体基板１を回転させた状
態で半導体基板１のエッジから所望の距離だけ内側に、
ノズル（図示略）を使用してイソプロピルアルコール
（ＩＰＡ）、酢酸ブチル等を吐出させることにより、周
辺を除去する。
回転塗布機の回転台（図示略）上に載置した状態で回転
させながら、薬液滴下量が例えば数ｃｃ、回転塗布機の
回転数が例えば２０００〜５０００ｒｐｍ、スピン加速
時間が例えば０.１〜０.３ｓｅｃの条件の下で、上述し
たタングステン膜５の上に液状のシリカ（silica：無水
ケイ酸）を滴下してシリカ膜６を形成する（同図（ｂ）
参照）。この場合、上述したタングステン膜５の上にシ
リカ膜６を形成する際に、半導体基板１を回転させた状
態で半導体基板１のエッジから所望の距離だけ内側に、
ノズル（図示略）を使用してイソプロピルアルコール
（ＩＰＡ）、酢酸ブチル等を吐出させることにより、周
辺を除去する。
【００１７】次に、流量比が例えば５〜２０のＳＦ6／
Ｏ2ガスを使用し、圧力が例えば２０〜５０Ｐａ、パワ
ーが例えば３００〜６００Ｗの条件の下で、ドライエッ
チング技術を用いて、窒化チタン膜４の表面に露出した
タングステン膜５を除去する（同図（ｃ）参照）。次
に、エッチング技術を用いて、タングステン膜５の上に
形成されているシリカ膜６を除去する（同図（ｄ）参
照）。
Ｏ2ガスを使用し、圧力が例えば２０〜５０Ｐａ、パワ
ーが例えば３００〜６００Ｗの条件の下で、ドライエッ
チング技術を用いて、窒化チタン膜４の表面に露出した
タングステン膜５を除去する（同図（ｃ）参照）。次
に、エッチング技術を用いて、タングステン膜５の上に
形成されているシリカ膜６を除去する（同図（ｄ）参
照）。
【００１８】最後に、回転数が例えば１０〜１００ｒｐ
ｍ、最適な荷重、裏面加圧の条件の下で、化学機械研磨
（ＣＰＭ）を用いて、窒化チタン膜４の上に形成されて
いるタングステン膜５を除去する（同図（ｅ）参照）。
ｍ、最適な荷重、裏面加圧の条件の下で、化学機械研磨
（ＣＰＭ）を用いて、窒化チタン膜４の上に形成されて
いるタングステン膜５を除去する（同図（ｅ）参照）。
【００１９】上述したように、第１実施例によれば、半
導体基板１のエッジ部（側面部）に成膜したタングステ
ン膜５を除去する際のマスクとして、周辺部を除去した
シリカ膜６を使用しているため、マスク形成に要する工
程は１つの工程で済むことになる。したがって、従来の
ように半導体基板１周辺の除去を行うためのマスクとし
てフォトレジストを使用していた場合のごとく、フォト
レジスト塗布工程、露光工程、現像工程といった多くの
工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。
導体基板１のエッジ部（側面部）に成膜したタングステ
ン膜５を除去する際のマスクとして、周辺部を除去した
シリカ膜６を使用しているため、マスク形成に要する工
程は１つの工程で済むことになる。したがって、従来の
ように半導体基板１周辺の除去を行うためのマスクとし
てフォトレジストを使用していた場合のごとく、フォト
レジスト塗布工程、露光工程、現像工程といった多くの
工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。
【００２０】また、第１実施例によれば、上述したよう
に従来と比較して工程数を削減することができるため、
従来のように工程数が多いために半導体基板１表面にパ
ーティクルが付着する現象を極力抑制することができ
る。これにより、半導体基板１表面に付着するパーティ
クルを低減することができる結果、製品の歩留まりの向
上を図ることができる。
に従来と比較して工程数を削減することができるため、
従来のように工程数が多いために半導体基板１表面にパ
ーティクルが付着する現象を極力抑制することができ
る。これにより、半導体基板１表面に付着するパーティ
クルを低減することができる結果、製品の歩留まりの向
上を図ることができる。
【００２１】◇第２実施例 図２（ａ）、（ｂ）は、この発明の第２実施例による半
導体装置の製造工程を示したものであり、要部の断面図
である。第２実施例では、後述するごとく、シリカ膜６
及びタングステン膜５を連続して除去する点が上述の第
１実施例と相異する点である。以下、各工程毎に具体例
を挙げて詳細に説明する。
導体装置の製造工程を示したものであり、要部の断面図
である。第２実施例では、後述するごとく、シリカ膜６
及びタングステン膜５を連続して除去する点が上述の第
１実施例と相異する点である。以下、各工程毎に具体例
を挙げて詳細に説明する。
【００２２】まず、上述の第１実施例と同様に、半導体
基板１の上部に形成された層間絶縁膜２の上に、温度が
例えば３００〜４００゜Ｃ、圧力が例えば３〜５ｍＴｏ
ｒｒ、パワーが例えば２〜３ＫＷの条件の下で、メタラ
イズ技術を用いて、チタン膜３及び窒化チタン膜４を被
着させる。さらに、窒化チタン膜４の上にタングステン
膜５を形成する。
基板１の上部に形成された層間絶縁膜２の上に、温度が
例えば３００〜４００゜Ｃ、圧力が例えば３〜５ｍＴｏ
ｒｒ、パワーが例えば２〜３ＫＷの条件の下で、メタラ
イズ技術を用いて、チタン膜３及び窒化チタン膜４を被
着させる。さらに、窒化チタン膜４の上にタングステン
膜５を形成する。
【００２３】この場合、上述したタングステン膜５は、
流量比が例えば１〜２のＷＦ6／ＳｉＨ4ガスを使用し、
温度が例えば４００〜６００゜Ｃ、圧力が例えば数〜数
十Ｔｏｒｒの条件、及び、流量比が例えば０.１〜０.２
のＷＦ6／Ｈ2ガスを使用し、温度が例えば４００〜５０
０゜Ｃ、圧力が例えば８０〜１２０Ｔｏｒｒの条件の下
で、減圧気相成長法を用いて形成する。
流量比が例えば１〜２のＷＦ6／ＳｉＨ4ガスを使用し、
温度が例えば４００〜６００゜Ｃ、圧力が例えば数〜数
十Ｔｏｒｒの条件、及び、流量比が例えば０.１〜０.２
のＷＦ6／Ｈ2ガスを使用し、温度が例えば４００〜５０
０゜Ｃ、圧力が例えば８０〜１２０Ｔｏｒｒの条件の下
で、減圧気相成長法を用いて形成する。
【００２４】次に、上述の第１実施例と同様に、半導体
基板１を回転塗布機の回転台（図示略）上に載置した状
態で回転させながら、薬液滴下量が例えば数ｃｃ、回転
塗布機の回転数が例えば２０００〜５０００ｒｐｍ、ス
ピン加速時間が例えば０.１〜０.３ｓｅｃの条件の下
で、上述したタングステン膜５の上に液状のシリカを滴
下してシリカ膜６を形成する。この場合、上述したタン
グステン膜５の上にシリカ膜６を形成する際に、半導体
基板１を回転させた状態で半導体基板１のエッジから所
定距離だけ内側に、ノズル（図示略）を使用してＩＰＡ
（イソプロピルアルコール）、酢酸ブチル等を吐出させ
ることにより、周辺を除去する。
基板１を回転塗布機の回転台（図示略）上に載置した状
態で回転させながら、薬液滴下量が例えば数ｃｃ、回転
塗布機の回転数が例えば２０００〜５０００ｒｐｍ、ス
ピン加速時間が例えば０.１〜０.３ｓｅｃの条件の下
で、上述したタングステン膜５の上に液状のシリカを滴
下してシリカ膜６を形成する。この場合、上述したタン
グステン膜５の上にシリカ膜６を形成する際に、半導体
基板１を回転させた状態で半導体基板１のエッジから所
定距離だけ内側に、ノズル（図示略）を使用してＩＰＡ
（イソプロピルアルコール）、酢酸ブチル等を吐出させ
ることにより、周辺を除去する。
【００２５】次に、上述の第１実施例と同様に、流量比
が例えば５〜２０のＳＦ6／Ｏ2ガスを使用し、圧力が例
えば２０〜５０Ｐａ、パワーが例えば３００〜６００Ｗ
の条件の下で、ドライエッチング技術を用いて、窒化チ
タン膜４の表面に露出したタングステン膜５を除去する
（以上、図２（ａ）参照）。次に、回転数が例えば１０
〜１００ｒｐｍ、最適な荷重、裏面加圧の条件の下で、
化学機械研磨（ＣＰＭ）を用いて、窒化チタン膜４の上
に形成されているシリカ膜６及びタングステン膜５を連
続して除去する（同図（ｂ）参照）。
が例えば５〜２０のＳＦ6／Ｏ2ガスを使用し、圧力が例
えば２０〜５０Ｐａ、パワーが例えば３００〜６００Ｗ
の条件の下で、ドライエッチング技術を用いて、窒化チ
タン膜４の表面に露出したタングステン膜５を除去する
（以上、図２（ａ）参照）。次に、回転数が例えば１０
〜１００ｒｐｍ、最適な荷重、裏面加圧の条件の下で、
化学機械研磨（ＣＰＭ）を用いて、窒化チタン膜４の上
に形成されているシリカ膜６及びタングステン膜５を連
続して除去する（同図（ｂ）参照）。
【００２６】上述したように、第２実施例によれば、半
導体基板１のエッジ部（側面部）に成膜したタングステ
ン膜５を除去する際のマスクとして、周辺部を除去した
シリカ膜６を使用しているため、マスク形成に要する工
程は１つの工程で済むことになる。したがって、従来の
ように半導体基板１周辺の除去を行うためのマスクとし
てフォトレジストを使用していた場合のごとく、フォト
レジスト塗布工程、露光工程、現像工程といった多くの
工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。
導体基板１のエッジ部（側面部）に成膜したタングステ
ン膜５を除去する際のマスクとして、周辺部を除去した
シリカ膜６を使用しているため、マスク形成に要する工
程は１つの工程で済むことになる。したがって、従来の
ように半導体基板１周辺の除去を行うためのマスクとし
てフォトレジストを使用していた場合のごとく、フォト
レジスト塗布工程、露光工程、現像工程といった多くの
工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。
【００２７】また、第２実施例の構成によれば、上述し
たように従来と比較して工程数を削減することができる
ため、従来のように工程数が多いために半導体基板１表
面にパーティクルが付着する現象を極力抑制することが
できる。これにより、半導体基板１表面に付着するパー
ティクルを低減することができる結果、製品の歩留まり
の向上を図ることができる。
たように従来と比較して工程数を削減することができる
ため、従来のように工程数が多いために半導体基板１表
面にパーティクルが付着する現象を極力抑制することが
できる。これにより、半導体基板１表面に付着するパー
ティクルを低減することができる結果、製品の歩留まり
の向上を図ることができる。
【００２８】さらに、窒化チタン膜４の上に形成されて
いるシリカ膜６及びタングステン膜５を同時に（連続し
て）除去するため、シリカ膜６のみを除去する工程をさ
らに削減することができる。これにより、製品の工期の
さらなる短縮を図ることができると共に、半導体基板１
表面に付着するパーティクルの低減により製品の歩留ま
りのさらなる向上を図ることができる。
いるシリカ膜６及びタングステン膜５を同時に（連続し
て）除去するため、シリカ膜６のみを除去する工程をさ
らに削減することができる。これにより、製品の工期の
さらなる短縮を図ることができると共に、半導体基板１
表面に付着するパーティクルの低減により製品の歩留ま
りのさらなる向上を図ることができる。
【００２９】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述の第
１及び第２実施例では、窒化チタン膜４の上にタングス
テン膜５を成膜したが、これに限定されない。また、上
述の第１及び第２実施例において具体例として挙げた流
量比、温度、圧力、回転数等の数値は、上述の数値に限
定されない。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述の第
１及び第２実施例では、窒化チタン膜４の上にタングス
テン膜５を成膜したが、これに限定されない。また、上
述の第１及び第２実施例において具体例として挙げた流
量比、温度、圧力、回転数等の数値は、上述の数値に限
定されない。
【００３０】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、例えば、上記膜の成膜領域よ
り狭い領域にシリカ膜を形成する第１ａの工程と、該シ
リカ膜をマスクにして上記膜の露出している領域を除去
する第２ａの工程とを有するため、マスク形成に要する
工程は１つの工程で済むことになる。したがって、従来
のように半導体基板１周辺の除去を行うためのマスクと
してフォトレジストを使用していた場合のごとく、フォ
トレジスト塗布工程、露光工程、現像工程といった多く
の工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。
装置の製造方法によれば、例えば、上記膜の成膜領域よ
り狭い領域にシリカ膜を形成する第１ａの工程と、該シ
リカ膜をマスクにして上記膜の露出している領域を除去
する第２ａの工程とを有するため、マスク形成に要する
工程は１つの工程で済むことになる。したがって、従来
のように半導体基板１周辺の除去を行うためのマスクと
してフォトレジストを使用していた場合のごとく、フォ
トレジスト塗布工程、露光工程、現像工程といった多く
の工程が不要となるため、工程数を削減することができ
る。これにより、製品の工期の短縮を図ることができ
る。
【００３１】また、この発明の半導体装置の製造方法に
よれば、上述したように工程数を削減できるため、従来
のように工程数が多いために半導体基板１表面にパーテ
ィクルが付着する現象を極力抑制することができる。こ
れにより、半導体基板１表面に付着するパーティクルを
低減することができる結果、製品の歩留まりの向上を図
ることができる。
よれば、上述したように工程数を削減できるため、従来
のように工程数が多いために半導体基板１表面にパーテ
ィクルが付着する現象を極力抑制することができる。こ
れにより、半導体基板１表面に付着するパーティクルを
低減することができる結果、製品の歩留まりの向上を図
ることができる。
【００３２】また、請求項２記載の発明の半導体装置の
製造方法によれば、例えば、上記タングステン膜の成膜
領域より狭い領域にシリカ膜を形成する第１ｂの工程
と、該シリカ膜をマスクにして上記タングステン膜の露
出している領域を除去する第２ｂの工程と、上記シリカ
膜を除去する第３ｂ工程とを有するため、製品の工期の
短縮及び製品の歩留まりの向上を図ることができる。
製造方法によれば、例えば、上記タングステン膜の成膜
領域より狭い領域にシリカ膜を形成する第１ｂの工程
と、該シリカ膜をマスクにして上記タングステン膜の露
出している領域を除去する第２ｂの工程と、上記シリカ
膜を除去する第３ｂ工程とを有するため、製品の工期の
短縮及び製品の歩留まりの向上を図ることができる。
【００３３】また、請求項３記載の発明の半導体装置の
製造方法によれば、上記シリカ膜及び上記タングステン
膜を連続して除去するため、シリカ膜のみを除去する工
程をさらに削減することができる。これにより、製品の
工期のさらなる短縮を図ることができると共に、半導体
基板表面に付着するパーティクルの低減により製品の歩
留まりのさらなる向上を図ることができる。
製造方法によれば、上記シリカ膜及び上記タングステン
膜を連続して除去するため、シリカ膜のみを除去する工
程をさらに削減することができる。これにより、製品の
工期のさらなる短縮を図ることができると共に、半導体
基板表面に付着するパーティクルの低減により製品の歩
留まりのさらなる向上を図ることができる。
【図１】この発明の第１実施例による半導体装置の製造
工程を示す断面図であり、（ａ）は半導体基板の層間絶
縁膜の上にチタン膜・窒化チタン膜・タングステン膜を
形成した状態を示す断面図、（ｂ）はタングステン膜の
上にシリカ膜を形成した状態を示す断面図、（ｃ）は表
面に露出したタングステン膜を除去した状態を示す断面
図、（ｄ）はシリカ膜を除去した状態を示す断面図、
（ｅ）はタングステン膜を除去した状態を示す断面図で
ある。
工程を示す断面図であり、（ａ）は半導体基板の層間絶
縁膜の上にチタン膜・窒化チタン膜・タングステン膜を
形成した状態を示す断面図、（ｂ）はタングステン膜の
上にシリカ膜を形成した状態を示す断面図、（ｃ）は表
面に露出したタングステン膜を除去した状態を示す断面
図、（ｄ）はシリカ膜を除去した状態を示す断面図、
（ｅ）はタングステン膜を除去した状態を示す断面図で
ある。
【図２】この発明の第２実施例による半導体装置の製造
工程を示す断面図であり、（ａ）は表面に露出したタン
グステン膜を除去した状態を示す断面図、（ｂ）はシリ
カ膜及びタングステン膜を除去した状態を示す断面図で
ある。
工程を示す断面図であり、（ａ）は表面に露出したタン
グステン膜を除去した状態を示す断面図、（ｂ）はシリ
カ膜及びタングステン膜を除去した状態を示す断面図で
ある。
【図３】従来技術による半導体基板のベベル部に形成さ
れた膜の除去工程を示す断面図であり、（ａ）は半導体
基板上にチタン・窒化チタン膜・タングステン膜を形成
した状態を示す断面図、（ｂ）はタングステン膜の上に
フォトレジストを塗布した後で半導体基板１周辺のフォ
トレジストを除去した状態を示す断面図、（ｃ）は半導
体基板１周辺のタングステン膜を除去した状態を示す断
面図、（ｄ）はフォトレジストを剥離した状態を示す断
面図、（ｅ）はタングステン膜を研磨し除去した状態を
示す断面図である。
れた膜の除去工程を示す断面図であり、（ａ）は半導体
基板上にチタン・窒化チタン膜・タングステン膜を形成
した状態を示す断面図、（ｂ）はタングステン膜の上に
フォトレジストを塗布した後で半導体基板１周辺のフォ
トレジストを除去した状態を示す断面図、（ｃ）は半導
体基板１周辺のタングステン膜を除去した状態を示す断
面図、（ｄ）はフォトレジストを剥離した状態を示す断
面図、（ｅ）はタングステン膜を研磨し除去した状態を
示す断面図である。
１ 半導体基板 ２ 層間絶縁膜 ３ チタン膜 ４ 窒化チタン膜 ５ タングステン膜 ６ シリカ膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/302 - 21/306 H01L 21/3205 - 21/3213 H01L 21/768
Claims (4)
- 【請求項１】 半導体基板上に所定の膜を形成する工程
と、形成された膜の一部を除去する工程とを有する半導
体装置の製造方法であって、 前工程で形成された膜の上にシリカ膜を回転塗布法で形
成する第１ａの工程と、該シリカ膜をマスクにして前記
膜の露出している領域を除去する第２ａの工程と、前記
第１ａの工程で形成された前記シリカ膜を除去する第３
ａの工程と、を有し、かつ、前記第１ａの工程では、 前記シリカを回転塗布する際に、前記半導体基板のエッ
ジから所望の距離だけ内側に、前記シリカ膜を溶解除去
する溶媒を吐出させることで、前記半導体基板周辺のシ
リカ膜を除去することを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体基板上にタングステン膜を形成す
る工程と、形成された該タングステン膜の一部を除去す
る工程を有する半導体装置の製造方法であって、 前記タングステン膜の上にシリカ膜を回転塗布法で形成
する第１ｂの工程と、該シリカ膜をマスクにして前記タ
ングステン膜の露出している領域を除去する第２ｂの工
程と、前記第１ｂの工程で形成された前記シリカ膜を除
去する第３ｂの工程とを有し、 かつ、前記第１ｂの工程では、 前記シリカを回転塗布する際に、前記半導体基板のエッ
ジから所望の距離だけ内側に、前記シリカ膜を溶解除去
する溶媒を吐出させることで、前記半導体基板周辺のシ
リカ膜を除去することを特徴とする半導体装置の製造方
法。 - 【請求項３】 半導体基板上にタングステン膜を形成す
る工程と、形成された該タングステン膜を除去する工程
を有する半導体装置の製造方法であって、 前記タングステン膜の上にシリカ膜を回転塗布法で形成
する第１ｃの工程と、該シリカ膜をマスクにして前記タ
ングステン膜の露出している領域を除去する第２ｃの工
程と、化学機械研磨を用いて、前記第１ｃの工程で形成
された前記シリカ膜及び前記タングステン膜を連続して
除去する第３ｃの工程とを有し、 かつ、前記第１ｃの工程では、 前記シリカを回転塗布する際に、前記半導体基板のエッ
ジから所望の距離だけ内側に、前記シリカ膜を溶解除去
する溶媒を吐出させることで、前記半導体基板周辺のシ
リカ膜を除去することを特徴とする半導体装置の製造方
法。 - 【請求項４】 前記溶媒が、イソプロピルアルコール及
び酢酸ブチルの中から選択された少なくとも１を主体と
してなることを特徴とする請求項１，２又は３記載の半
導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275934A JP2923866B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
| KR1019970052511A KR100282073B1 (ko) | 1996-10-18 | 1997-10-14 | 반도체장치제조방법 |
| GB9722030A GB2318450B (en) | 1996-10-18 | 1997-10-17 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275934A JP2923866B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125687A JPH10125687A (ja) | 1998-05-15 |
| JP2923866B2 true JP2923866B2 (ja) | 1999-07-26 |
Family
ID=17562471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8275934A Expired - Fee Related JP2923866B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2923866B2 (ja) |
| KR (1) | KR100282073B1 (ja) |
| GB (1) | GB2318450B (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622218B2 (ja) * | 1988-08-06 | 1994-03-23 | 富士通株式会社 | エッチング方法 |
| JP2645478B2 (ja) * | 1988-10-07 | 1997-08-25 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH04225525A (ja) * | 1990-12-27 | 1992-08-14 | Sony Corp | ドライエッチング方法 |
| US5264076A (en) * | 1992-12-17 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit process using a "hard mask" |
| JP3294413B2 (ja) * | 1993-12-28 | 2002-06-24 | 富士通株式会社 | 半導体装置の製造方法及び製造装置 |
-
1996
- 1996-10-18 JP JP8275934A patent/JP2923866B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-14 KR KR1019970052511A patent/KR100282073B1/ko not_active Expired - Fee Related
- 1997-10-17 GB GB9722030A patent/GB2318450B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100282073B1 (ko) | 2001-04-02 |
| GB2318450B (en) | 1999-12-22 |
| JPH10125687A (ja) | 1998-05-15 |
| GB9722030D0 (en) | 1997-12-17 |
| GB2318450A (en) | 1998-04-22 |
| KR19980032804A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| US6376363B1 (en) | Forming method of copper interconnection and semiconductor wafer with copper interconnection formed thereon | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| JP2923866B2 (ja) | 半導体装置の製造方法 | |
| JPH0770595B2 (ja) | 半導体素子の金属コンタクト形成方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JP3557166B2 (ja) | 半導体素子の接触部形成方法 | |
| US6303999B1 (en) | Interconnect structure with a passivation layer and chip pad | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP3547383B2 (ja) | 配線形成方法 | |
| US20030186536A1 (en) | Via formation in integrated circuits by use of sacrificial structures | |
| JP3200475B2 (ja) | 半導体装置の製造方法 | |
| JPH0579165B2 (ja) | ||
| JPH05299373A (ja) | 埋め込みプラグの形成方法 | |
| JPH0587133B2 (ja) | ||
| JP3124446B2 (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| US6071831A (en) | Method of reducing spiral defects by adding an isopropyl alcohol rinse step before depositing sog | |
| US6263586B1 (en) | Device and method for planarizing a thin film | |
| JPH0570301B2 (ja) | ||
| JP3355835B2 (ja) | 絶縁膜の形成方法 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JP2000208618A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS5952542B2 (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |