JP2926657B2 - ディジタル包絡線生成装置 - Google Patents
ディジタル包絡線生成装置Info
- Publication number
- JP2926657B2 JP2926657B2 JP9162790A JP9162790A JP2926657B2 JP 2926657 B2 JP2926657 B2 JP 2926657B2 JP 9162790 A JP9162790 A JP 9162790A JP 9162790 A JP9162790 A JP 9162790A JP 2926657 B2 JP2926657 B2 JP 2926657B2
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- bits
- square
- output
- square root
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は変調波の包絡線をディジタル処理により生成
するディジタル包絡線生成装置に関する。本発明は、電
力増幅器のバイアス制御のために変調波の包絡線を生成
する装置として利用するに適する。
するディジタル包絡線生成装置に関する。本発明は、電
力増幅器のバイアス制御のために変調波の包絡線を生成
する装置として利用するに適する。
本発明は、包絡線の振幅により精度の異なる出力を生
成することにより、少ないメモリ量で比較的精度の高い
包絡線を生成するものである。
成することにより、少ないメモリ量で比較的精度の高い
包絡線を生成するものである。
線形変調波を高い電力効率で送信する装置として、ド
レイン電圧制御形線形送信装置が知られている。ドレイ
ン電圧制御形線形送信装置は、変調波の包絡線信号によ
りドレイン・バイアス電圧を制御することにより、電力
増幅器を飽和状態で動作させて高い電力効率を得るもの
である。
レイン電圧制御形線形送信装置が知られている。ドレイ
ン電圧制御形線形送信装置は、変調波の包絡線信号によ
りドレイン・バイアス電圧を制御することにより、電力
増幅器を飽和状態で動作させて高い電力効率を得るもの
である。
本願発明者らは、このような線形送信装置において、
ドレイン制御に用いる変調波の包絡線をディジタル処理
により求める技術について発明し、すでに特許出願した
（特願平１−168723、以下「先の出願」という）。この
装置では、変調波の包絡線について、変調波の同相包絡
線成分と直交包絡線成分とから、ベースバンド帯域のデ
ィジタル演算処理により得ている。
ドレイン制御に用いる変調波の包絡線をディジタル処理
により求める技術について発明し、すでに特許出願した
（特願平１−168723、以下「先の出願」という）。この
装置では、変調波の包絡線について、変調波の同相包絡
線成分と直交包絡線成分とから、ベースバンド帯域のデ
ィジタル演算処理により得ている。
同相包絡線成分と直交包絡線成分とをそれぞれＩ
（ｔ）、Ｑ（ｔ）とすると、このＩ（ｔ）、Ｑ（ｔ）で
直交変調された変調波の包絡線信号Ｒ（ｔ）は、 Ｒ（ｔ）＝〔Ｉ（ｔ）２＋Ｑ（ｔ）２〕1/2 ……（１） で表される。この演算を行うためには、数値演算プロセ
ッサを用いる方法と、読み出し専用メモリ等を用いたメ
モリテーブルによる方法とがある。読み出し専用メモリ
を用いた包絡線生成装置の例を第14図に示す。
（ｔ）、Ｑ（ｔ）とすると、このＩ（ｔ）、Ｑ（ｔ）で
直交変調された変調波の包絡線信号Ｒ（ｔ）は、 Ｒ（ｔ）＝〔Ｉ（ｔ）２＋Ｑ（ｔ）２〕1/2 ……（１） で表される。この演算を行うためには、数値演算プロセ
ッサを用いる方法と、読み出し専用メモリ等を用いたメ
モリテーブルによる方法とがある。読み出し専用メモリ
を用いた包絡線生成装置の例を第14図に示す。
包絡線生成装置として読み出し専用メモリを用いた場
合には、そのアドレス入力に、それぞれＮビットで量子
化表現されたＩ（ｔ）、Ｑ（ｔ）を入力する。このと
き、例えば、Ｉ（ｔ）をアドレスA0〜AN-1に入力し、Ｑ
（ｔ）をアドレスAN〜A2N-1に入力する。読み出し専用
メモリには（１）式に基づいて計算されたＲ（ｔ）の値
が書き込まれており、Ｉ（ｔ）、Ｑ（ｔ）が入力される
と、それに対応するアドレスに書き込まれているＲ
（ｔ）の値を出力する。このようにして、Ｉ（ｔ）、Ｑ
（ｔ）から変調波の包絡線信号Ｒ（ｔ）を生成すること
ができる。
合には、そのアドレス入力に、それぞれＮビットで量子
化表現されたＩ（ｔ）、Ｑ（ｔ）を入力する。このと
き、例えば、Ｉ（ｔ）をアドレスA0〜AN-1に入力し、Ｑ
（ｔ）をアドレスAN〜A2N-1に入力する。読み出し専用
メモリには（１）式に基づいて計算されたＲ（ｔ）の値
が書き込まれており、Ｉ（ｔ）、Ｑ（ｔ）が入力される
と、それに対応するアドレスに書き込まれているＲ
（ｔ）の値を出力する。このようにして、Ｉ（ｔ）、Ｑ
（ｔ）から変調波の包絡線信号Ｒ（ｔ）を生成すること
ができる。
しかし、包絡線生成装置として読み出し専用メモリを
用いると、高精度に包絡線を生成するためにはメモリ量
が増大する問題があった。
用いると、高精度に包絡線を生成するためにはメモリ量
が増大する問題があった。
すなわち、Ｉ（ｔ）、Ｑ（ｔ）のビット数がそれぞれ
Ｎであり、包絡線のビット数をＭとすると、読み出し専
用メモリのアドレス値が2N×2N、それぞれのアドレスに
Ｍビットのメモリが必要となり、総メモリ量として2N×
2N×Ｍビットが必要となる。
Ｎであり、包絡線のビット数をＭとすると、読み出し専
用メモリのアドレス値が2N×2N、それぞれのアドレスに
Ｍビットのメモリが必要となり、総メモリ量として2N×
2N×Ｍビットが必要となる。
Ｎ＝８、Ｍ＝10の場合であれば、必要な総メモリ量は
640kビットであるが、Ｉ（ｔ）、Ｑ（ｔ）の精度をそれ
ぞれ２ビット高めてＮ＝10とすると、さらに22×22＝16
倍のメモリ量が必要となり、総メモリ量は10Mビットと
なる。このような大容量のメモリは現状では１チップLS
I化が困難であり、複数のLSIメモリで構成しなければな
らない。このため、非常にコストが高くなるとともに、
小型化の妨げになっていた。
640kビットであるが、Ｉ（ｔ）、Ｑ（ｔ）の精度をそれ
ぞれ２ビット高めてＮ＝10とすると、さらに22×22＝16
倍のメモリ量が必要となり、総メモリ量は10Mビットと
なる。このような大容量のメモリは現状では１チップLS
I化が困難であり、複数のLSIメモリで構成しなければな
らない。このため、非常にコストが高くなるとともに、
小型化の妨げになっていた。
本発明は、このような課題を解決し、変調波の包絡線
を高精度かつ低メモリ量で生成できるディジタル包絡線
生成装置を提供することを目的とする。
を高精度かつ低メモリ量で生成できるディジタル包絡線
生成装置を提供することを目的とする。
本発明のディジタル包絡線生成装置は、同一の包絡線
成分から精度の異なる二つの包絡線を求める手段と、入
力された二つの包絡線成分に対して出力される包絡線の
振幅があらかじめ定められた値より大きいか小さいかを
判定する振幅判定手段と、この振幅判定手段の判定出力
により精度の異なる二つの包絡線の一方を選択する選択
手段とを備えたことを特徴とする。
成分から精度の異なる二つの包絡線を求める手段と、入
力された二つの包絡線成分に対して出力される包絡線の
振幅があらかじめ定められた値より大きいか小さいかを
判定する振幅判定手段と、この振幅判定手段の判定出力
により精度の異なる二つの包絡線の一方を選択する選択
手段とを備えたことを特徴とする。
二つの包絡線を求める手段は、入力される二つの包絡
線成分がそれぞれ正整数Ｎビットで表されるとき、それ
ぞれの上位Ｋ＋ｎビットを用いて包絡線を求める第一の
回路手段と、それぞれの下位〔Ｎ−Ｋ〕ビットを用いて
包絡線を求める第二の回路手段とを含むことができる。
ただし、Ｋ、ｎはそれぞれ正整数であり、１≦Ｋ＜Ｎ、
Ｋ＋ｎ≦Ｎである。第一の回路手段は、二つの包絡線成
分のすべてのビットにより包絡線を求める構成であるこ
と、すなわちＫ＋ｎ＝Ｎであることが望ましい。
線成分がそれぞれ正整数Ｎビットで表されるとき、それ
ぞれの上位Ｋ＋ｎビットを用いて包絡線を求める第一の
回路手段と、それぞれの下位〔Ｎ−Ｋ〕ビットを用いて
包絡線を求める第二の回路手段とを含むことができる。
ただし、Ｋ、ｎはそれぞれ正整数であり、１≦Ｋ＜Ｎ、
Ｋ＋ｎ≦Ｎである。第一の回路手段は、二つの包絡線成
分のすべてのビットにより包絡線を求める構成であるこ
と、すなわちＫ＋ｎ＝Ｎであることが望ましい。
第一の回路手段は、二つの包絡線成分に対してそれぞ
れの二乗値を求める二乗演算手段と、この二乗演算手段
から出力される二つの二乗値を加算する加算手段と、こ
の加算手段の出力する二乗加算値の平方根を求める平方
根演算手段とを備え、二乗演算手段と平方根演算手段と
は入力値に対する出力値があらかじめ書き込まれたメモ
リテーブルをそれぞれ含み、入力値をこのメモリテーブ
ルのアドレス値として与えてこのメモリテーブルを読み
出す構成であることが望ましい。
れの二乗値を求める二乗演算手段と、この二乗演算手段
から出力される二つの二乗値を加算する加算手段と、こ
の加算手段の出力する二乗加算値の平方根を求める平方
根演算手段とを備え、二乗演算手段と平方根演算手段と
は入力値に対する出力値があらかじめ書き込まれたメモ
リテーブルをそれぞれ含み、入力値をこのメモリテーブ
ルのアドレス値として与えてこのメモリテーブルを読み
出す構成であることが望ましい。
二乗演算手段は、同一のメモリテーブルを時分割で切
り替えて使用する構成とすることもできる。
り替えて使用する構成とすることもできる。
第二の回路手段は、入力値に対する出力値があらかじ
め書き込まれたメモリテーブルを含み、二つの包絡線成
分のそれぞれ下位〔Ｎ−Ｋ〕ビットをこのメモリテーブ
ルのアドレス値として与えてこのメモリテーブルを読み
出す構成であることが望ましい。
め書き込まれたメモリテーブルを含み、二つの包絡線成
分のそれぞれ下位〔Ｎ−Ｋ〕ビットをこのメモリテーブ
ルのアドレス値として与えてこのメモリテーブルを読み
出す構成であることが望ましい。
この構成において、振幅判定手段は、入力された二つ
の包絡線成分のそれぞれ上位Ｋビット、第一の回路手段
における加算手段の出力または第一の回路手段の出力
（平方根演算手段の出力）のいずれかを用いて振幅値を
判定することができる。
の包絡線成分のそれぞれ上位Ｋビット、第一の回路手段
における加算手段の出力または第一の回路手段の出力
（平方根演算手段の出力）のいずれかを用いて振幅値を
判定することができる。
二つの包絡線を求める手段はまた、以上の構成とは別
に、二つの包絡線成分に対してそれぞれの二乗値を求め
る二乗演算手段と、この二乗演算手段から出力される二
つの二乗値を加算する加算手段と、この加算手段の出力
する二乗加算値の平方根を求める平方根演算手段とを備
え、二乗演算手段と平方根演算手段とは、入力値をアド
レス値として与えらることによりその入力値に対してあ
らかじめ書き込まれた値を出力するメモリテーブルをそ
れぞれ含み、平方根演算手段が、加算手段の出力がＪビ
ットで表されるとき、上位L1ビットがアドレス値として
与えられる第一の平方根演算メモリテーブルと、下位L2
ビットがアドレス値として与えられる第二の平方根演算
メモリテーブルとを含む構成とすることもできる。ただ
し、Ｊ、L1およびL2は正整数であり、L1、L1＜ＪかつL1
＋L2≧Ｊの関係がある。
に、二つの包絡線成分に対してそれぞれの二乗値を求め
る二乗演算手段と、この二乗演算手段から出力される二
つの二乗値を加算する加算手段と、この加算手段の出力
する二乗加算値の平方根を求める平方根演算手段とを備
え、二乗演算手段と平方根演算手段とは、入力値をアド
レス値として与えらることによりその入力値に対してあ
らかじめ書き込まれた値を出力するメモリテーブルをそ
れぞれ含み、平方根演算手段が、加算手段の出力がＪビ
ットで表されるとき、上位L1ビットがアドレス値として
与えられる第一の平方根演算メモリテーブルと、下位L2
ビットがアドレス値として与えられる第二の平方根演算
メモリテーブルとを含む構成とすることもできる。ただ
し、Ｊ、L1およびL2は正整数であり、L1、L1＜ＪかつL1
＋L2≧Ｊの関係がある。
この場合にも、二乗演算手段が同一のメモリテーブル
を時分割で切り替えて使用する構成にできる。
を時分割で切り替えて使用する構成にできる。
この構成の場合に振幅判定手段は、入力された二つの
包絡線成分、加算手段の出力または第一の平方根演算メ
モリテーブルの出力のいずれかを用いて振幅値を判定す
ることができる。
包絡線成分、加算手段の出力または第一の平方根演算メ
モリテーブルの出力のいずれかを用いて振幅値を判定す
ることができる。
包絡線信号Ｒ（ｔ）は、（１）式に示したように、同
相および直交の二つの包絡線成分Ｉ（ｔ）、Ｑ（ｔ）の
二乗和の平方根として求められる。ここで、包絡線の振
幅が大きいときには、包絡線成分Ｉ（ｔ）、Ｑ（ｔ）、
その二乗値および二乗加算値について、下位のビットを
無視してもそれほど精度は低下しない。これに対して振
幅が小さいときには、その上位ビットは複数桁にわたり
零であり、これまでもメモリテーブルのアドレス入力と
する必要はない。
相および直交の二つの包絡線成分Ｉ（ｔ）、Ｑ（ｔ）の
二乗和の平方根として求められる。ここで、包絡線の振
幅が大きいときには、包絡線成分Ｉ（ｔ）、Ｑ（ｔ）、
その二乗値および二乗加算値について、下位のビットを
無視してもそれほど精度は低下しない。これに対して振
幅が小さいときには、その上位ビットは複数桁にわたり
零であり、これまでもメモリテーブルのアドレス入力と
する必要はない。
そこで、振幅の大きいときと小さいときとで別の処理
を行う。すなわち、振幅の大きいときには二乗加算値お
よびその値から平方根を求める処理に必要なビット数を
減らし、振幅の小さいときには入力アドレス数の少ない
メモリテーブルを用いる。
を行う。すなわち、振幅の大きいときには二乗加算値お
よびその値から平方根を求める処理に必要なビット数を
減らし、振幅の小さいときには入力アドレス数の少ない
メモリテーブルを用いる。
〔実施例〕 第１図は本発明第一実施例のディジタル包絡線生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
この装置は、互いに直交する二つの包絡線成分を入力
とし、この二つの包絡線成分の二乗和の平方根で表され
る包絡線をディジタル処理により求めるディジタル包絡
線生成装置であり、本実施例を特徴とするところは、同
一の包絡線成分から精度の異なる二つの包絡線を求める
手段として、二乗演算ROM3、４、ディジタル加算器５お
よび平方根演算ROM6により構成される第一の回路手段
と、包絡線生成ROM7により構成される第二の回路手段と
を備え、入力された二つの包絡線成分に対して出力され
る包絡線の振幅があらかじめ定められた値より大きいか
小さいかを判定する振幅判定手段として振幅判定回路８
を備え、この振幅判定回路８の判定出力により精度の異
なる二つの包絡線の一方を選択する選択手段として出力
選択回路９を備えたことにある。
とし、この二つの包絡線成分の二乗和の平方根で表され
る包絡線をディジタル処理により求めるディジタル包絡
線生成装置であり、本実施例を特徴とするところは、同
一の包絡線成分から精度の異なる二つの包絡線を求める
手段として、二乗演算ROM3、４、ディジタル加算器５お
よび平方根演算ROM6により構成される第一の回路手段
と、包絡線生成ROM7により構成される第二の回路手段と
を備え、入力された二つの包絡線成分に対して出力され
る包絡線の振幅があらかじめ定められた値より大きいか
小さいかを判定する振幅判定手段として振幅判定回路８
を備え、この振幅判定回路８の判定出力により精度の異
なる二つの包絡線の一方を選択する選択手段として出力
選択回路９を備えたことにある。
入力端子１、２には、それぞれ同相包絡線成分Ｉ
（ｔ）、直交包絡線成分Ｑ（ｔ）が入力される。ここ
で、Ｉ（ｔ）、Ｑ（ｔ）の量子化ビット数がそれぞれＮ
ビットであるとする。
（ｔ）、直交包絡線成分Ｑ（ｔ）が入力される。ここ
で、Ｉ（ｔ）、Ｑ（ｔ）の量子化ビット数がそれぞれＮ
ビットであるとする。
二乗演算ROM3、４は、それぞれＮビットのＩ（ｔ）、
Ｑ（ｔ）をアドレス入力とし、あらかじめ書き込まれて
いる二乗演算結果を出力する。ディジタル加算器５は、
二乗演算ROM3、４の出力を加算する。平方根演算ROM6
は、ディジタル加算器５の出力をアドレス入力とし、こ
の入力に応じて、あらかじめ書き込まれている平方根演
算結果を出力する。これにより、平方根演算ROM6の出力
に〔Ｉ（ｔ）２＋Ｑ（ｔ）２〕1/2が得られる。
Ｑ（ｔ）をアドレス入力とし、あらかじめ書き込まれて
いる二乗演算結果を出力する。ディジタル加算器５は、
二乗演算ROM3、４の出力を加算する。平方根演算ROM6
は、ディジタル加算器５の出力をアドレス入力とし、こ
の入力に応じて、あらかじめ書き込まれている平方根演
算結果を出力する。これにより、平方根演算ROM6の出力
に〔Ｉ（ｔ）２＋Ｑ（ｔ）２〕1/2が得られる。
包絡線生成ROM7は、Ｉ（ｔ）、Ｑ（ｔ）の上位Ｋビッ
トを除いた信号をアドレス入力とし、この入力に応じ
て、あらかじめ書き込まれている包絡線信号〔Ｉ（ｔ）
２＋Ｑ（ｔ）２〕1/2を出力する。
トを除いた信号をアドレス入力とし、この入力に応じ
て、あらかじめ書き込まれている包絡線信号〔Ｉ（ｔ）
２＋Ｑ（ｔ）２〕1/2を出力する。
振幅判定回路８は、Ｉ（ｔ）、Ｑ（ｔ）の上位Ｋビッ
トを調べ、それがすべて零のときには、出力選択回路９
により包絡線生成ROM7の出力を選択して出力端子10に接
続する。それ以外のときには、平方根演算ROM6の出力を
選択して出力端子10に接続する。
トを調べ、それがすべて零のときには、出力選択回路９
により包絡線生成ROM7の出力を選択して出力端子10に接
続する。それ以外のときには、平方根演算ROM6の出力を
選択して出力端子10に接続する。
第２図にＩ（ｔ）とＱ（ｔ）の各回路への分配方法を
示す。
示す。
Ｉ（ｔ）、Ｑ（ｔ）の量子化ビット数がそれぞれＮビ
ットであるなら、二乗演算ROM3、４の出力で入力側と同
じ精度を保つためには、出力が二乗値であることを考慮
すると、それぞれ2Nビットが必要である。また、二乗演
算ROM3、４の出力を精度を保ちながら加算するために
は、ディジタル加算器５の出力ビット数として〔2N＋
１〕ビットが必要となる。したがって、平方根演算ROM6
の入力ビット数Ｌとしても〔2N＋１〕ビットが必要とな
る。しかし、平方根演算ROM6の入力が零またはそれに近
い値になることがないなら、その入力ビット数Ｌ（さら
には二乗演算ROM3、４の出力ビット数およびディジタル
加算器５による演算ビット数）を減らしても、これによ
る量子化誤差の影響はわずかである。この原理について
以下に説明する。
ットであるなら、二乗演算ROM3、４の出力で入力側と同
じ精度を保つためには、出力が二乗値であることを考慮
すると、それぞれ2Nビットが必要である。また、二乗演
算ROM3、４の出力を精度を保ちながら加算するために
は、ディジタル加算器５の出力ビット数として〔2N＋
１〕ビットが必要となる。したがって、平方根演算ROM6
の入力ビット数Ｌとしても〔2N＋１〕ビットが必要とな
る。しかし、平方根演算ROM6の入力が零またはそれに近
い値になることがないなら、その入力ビット数Ｌ（さら
には二乗演算ROM3、４の出力ビット数およびディジタル
加算器５による演算ビット数）を減らしても、これによ
る量子化誤差の影響はわずかである。この原理について
以下に説明する。
第３図は平方根演算の入力出力関係を示す。
平方根演算の場合、入力ｘが比較的小さいときには、
ｘの変化量Δｘに対するｙの変化量Δy1は大きい。逆
に、入力ｘが比較的大きいときには、ｘの変化量に対す
るｙの変化量Δy2は小さい。したがって、ｘの値が小さ
い場合には量子化によるわずかな誤差Δｘが出力に大き
な誤差を与えるが、ｘの値が大きい場合には、量子化に
よる誤差Δｘによる出力の誤差は小さい。このため、小
さな値の入力がない場合には、平方根演算の入力ビット
数があまり大きくなくても、出力精度を保つことが可能
である。
ｘの変化量Δｘに対するｙの変化量Δy1は大きい。逆
に、入力ｘが比較的大きいときには、ｘの変化量に対す
るｙの変化量Δy2は小さい。したがって、ｘの値が小さ
い場合には量子化によるわずかな誤差Δｘが出力に大き
な誤差を与えるが、ｘの値が大きい場合には、量子化に
よる誤差Δｘによる出力の誤差は小さい。このため、小
さな値の入力がない場合には、平方根演算の入力ビット
数があまり大きくなくても、出力精度を保つことが可能
である。
このことを第１図に示した実施例にあてはめると、平
方根演算ROM6の入力が零またはそれに近くなることがな
い場合、すなわち振幅が零またはそれに近い値になるこ
とがない変調波の包絡線を生成する場合には、平方根演
算ROM6の入力ビット数を〔2N＋１〕よりも減らすことが
可能となり、そのメモリ量を減らすことができる。ま
た、二乗演算ROM3、４の出力ビット数も減らすことがで
き、こちらのメモリ量も減らすことができる。
方根演算ROM6の入力が零またはそれに近くなることがな
い場合、すなわち振幅が零またはそれに近い値になるこ
とがない変調波の包絡線を生成する場合には、平方根演
算ROM6の入力ビット数を〔2N＋１〕よりも減らすことが
可能となり、そのメモリ量を減らすことができる。ま
た、二乗演算ROM3、４の出力ビット数も減らすことがで
き、こちらのメモリ量も減らすことができる。
ここで、Ｉ（ｔ）、Ｑ（ｔ）のビット数Ｎを10とし、
二乗演算ROM3、４の出力ビット数を2Nの半分の10とし、
平方根演算ROM6の出力ビット数Ｍを10とした場合につい
て説明する。
二乗演算ROM3、４の出力ビット数を2Nの半分の10とし、
平方根演算ROM6の出力ビット数Ｍを10とした場合につい
て説明する。
二乗演算ROM3、４の出力ビット数を10ビットとしてい
るので、ディジタル加算器５の入力ビット数も同じく10
ビットとなる。ディジタル加算器５の出力ビット数は、
加算による桁上がりを考慮し、入力ビット数に１ビット
加えた11ビットとなる。このときのメモリ量は、二乗演
算ROM3、４がそれぞれ10kビット、平方根演算ROM6が20k
ビット、合計で40kビットとなる。
るので、ディジタル加算器５の入力ビット数も同じく10
ビットとなる。ディジタル加算器５の出力ビット数は、
加算による桁上がりを考慮し、入力ビット数に１ビット
加えた11ビットとなる。このときのメモリ量は、二乗演
算ROM3、４がそれぞれ10kビット、平方根演算ROM6が20k
ビット、合計で40kビットとなる。
第４図は平方根演算ROM6の入力ビット数Ｌが11の場合
と、2N＋１＝21ビットの場合との包絡線出力の違いを示
す。この図では、縦軸にＬ＝21とした場合の包絡線の値
R1をとり、横軸にＬ＝11とした場合の包絡線の値R2をと
っている。
と、2N＋１＝21ビットの場合との包絡線出力の違いを示
す。この図では、縦軸にＬ＝21とした場合の包絡線の値
R1をとり、横軸にＬ＝11とした場合の包絡線の値R2をと
っている。
この図に示したように、包絡線振幅が零またはそれに
近い値のとき、Ｌ＝11とした場合にはＬ＝21とした場合
に比べて出力における誤差が大きくR1≠R2となるが、そ
れ以外のときにはほぼR1＝R2となる。
近い値のとき、Ｌ＝11とした場合にはＬ＝21とした場合
に比べて出力における誤差が大きくR1≠R2となるが、そ
れ以外のときにはほぼR1＝R2となる。
第５図は包絡線出力のスペクトル例を示し、（ａ）が
比較例、（ｂ）が上述したメモリ構成の実施例により得
られたスペクトルである。この例では、包絡線振幅が零
になることのない変調波として、π/4シフトQPSK変調波
（ロールオフ率0.5）を用いた。
比較例、（ｂ）が上述したメモリ構成の実施例により得
られたスペクトルである。この例では、包絡線振幅が零
になることのない変調波として、π/4シフトQPSK変調波
（ロールオフ率0.5）を用いた。
第５図（ａ）に示した比較例は、600kビットのメモリ
を使用し、一つのメモリテーブルで包絡線成分から直接
に包絡線を求めたものである。Ｉ（ｔ）、Ｑ（ｔ）のビ
ット数Ｎは（ｂ）に示す実施例に比較して２ビット少な
い８ビットであり、出力ビット数Ｍは実施例と同じ10ビ
ットとした。
を使用し、一つのメモリテーブルで包絡線成分から直接
に包絡線を求めたものである。Ｉ（ｔ）、Ｑ（ｔ）のビ
ット数Ｎは（ｂ）に示す実施例に比較して２ビット少な
い８ビットであり、出力ビット数Ｍは実施例と同じ10ビ
ットとした。
第５図に示したように、二乗演算ROM3、４および平方
根演算ROM6のメモリ量が比較例の1/15であるにもかかわ
らず、Ｉ（ｔ）、Ｑ（ｔ）のビット数Ｎを大きくできる
ため、量子化雑音レベルで約3dBの改善が得られる。な
お、この構成では、一つのメモリテーブルで処理を行う
場合に比べてＬビットのディジタル加算器５が必要とな
るが、10ビット程度の加算を行うための回路規模は200
ゲート程度であり、ROMの回路規模に比べると無視でき
る。したがって、三個のROMと共に容易に１チップLSIに
集積化できる。
根演算ROM6のメモリ量が比較例の1/15であるにもかかわ
らず、Ｉ（ｔ）、Ｑ（ｔ）のビット数Ｎを大きくできる
ため、量子化雑音レベルで約3dBの改善が得られる。な
お、この構成では、一つのメモリテーブルで処理を行う
場合に比べてＬビットのディジタル加算器５が必要とな
るが、10ビット程度の加算を行うための回路規模は200
ゲート程度であり、ROMの回路規模に比べると無視でき
る。したがって、三個のROMと共に容易に１チップLSIに
集積化できる。
しかし、二乗演算ROM3、４、ディジタル加算器５およ
び平方根演算ROM6による処理では、包絡線の振幅が零に
近い場合に、第４図に示したように、平方根演算ROM6の
出力精度が低下する。
び平方根演算ROM6による処理では、包絡線の振幅が零に
近い場合に、第４図に示したように、平方根演算ROM6の
出力精度が低下する。
そこで、振幅が小さくなった場合には包絡線生成ROM7
の出力を選択し、精度の低下を防ぐ。包絡線生成ROM7
は、Ｉ（ｔ）、Ｑ（ｔ）の上位Ｋビットを除いたビット
をアドレス入力とするため、そのアドレス入力ビット数
は合計で2Kビット少なくなる。すなわち、包絡線生成RO
M7のメモリ量を1/22Kに低減できる。また、上位Ｋビッ
トを使うような入力に対しては正しい包絡線を生成する
ことはできないが、上位Ｋビットを使う必要のない振幅
の小さい包絡線については、計算の途中において桁落ち
等がないため非常に精度のよい包絡線を生成できる。
の出力を選択し、精度の低下を防ぐ。包絡線生成ROM7
は、Ｉ（ｔ）、Ｑ（ｔ）の上位Ｋビットを除いたビット
をアドレス入力とするため、そのアドレス入力ビット数
は合計で2Kビット少なくなる。すなわち、包絡線生成RO
M7のメモリ量を1/22Kに低減できる。また、上位Ｋビッ
トを使うような入力に対しては正しい包絡線を生成する
ことはできないが、上位Ｋビットを使う必要のない振幅
の小さい包絡線については、計算の途中において桁落ち
等がないため非常に精度のよい包絡線を生成できる。
したがって、上位Ｋビットがすべて零の場合には包絡
線生成ROM7の出力を選択し、それ以外の場合には平方根
演算ROM6の出力を選択することにより、包絡線の振幅の
大小にかかわらず、精度よく包絡線を生成できる。
線生成ROM7の出力を選択し、それ以外の場合には平方根
演算ROM6の出力を選択することにより、包絡線の振幅の
大小にかかわらず、精度よく包絡線を生成できる。
第６図は本発明第二実施例のディジタル包絡線生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
この実施例装置は、Ｉ（ｔ）、Ｑ（ｔ）から包絡線の
振幅の大きさを判定するのではなく、ディジタル加算器
５の出力により判定することが第一実施例と異なる。そ
れ以外の構成および動作は第一実施例と同等である。
振幅の大きさを判定するのではなく、ディジタル加算器
５の出力により判定することが第一実施例と異なる。そ
れ以外の構成および動作は第一実施例と同等である。
第７図本発明第三実施例のディジタル包絡線生成装置
を示すブロック構成図である。
を示すブロック構成図である。
この実施例装置は、Ｉ（ｔ）、Ｑ（ｔ）から包絡線の
振幅の大きさを判定するのではなく、平方根演算ROM6の
出力により判定することが第一実施例と異なる。それ以
外の構成および動作は第一実施例と同等である。
振幅の大きさを判定するのではなく、平方根演算ROM6の
出力により判定することが第一実施例と異なる。それ以
外の構成および動作は第一実施例と同等である。
第８図は本発明第四実施例のディジタル包絡線生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
この実施例装置は、Ｉ（ｔ）、Ｑ（ｔ）の入力に対し
て別個の二乗演算ROM3、４を使用するのではなく、二乗
演算ROM12を時分割で使用することが第一実施例と異な
る。第一実施例ないし第三実施例における二乗演算ROM
3、４は、全く同一のデータを記憶している。そこで、
これを一個にし、Ｉ（ｔ）、Ｑ（ｔ）に対する演算を時
分割で行うことにより、メモリ量を更に減らすことがで
きる。
て別個の二乗演算ROM3、４を使用するのではなく、二乗
演算ROM12を時分割で使用することが第一実施例と異な
る。第一実施例ないし第三実施例における二乗演算ROM
3、４は、全く同一のデータを記憶している。そこで、
これを一個にし、Ｉ（ｔ）、Ｑ（ｔ）に対する演算を時
分割で行うことにより、メモリ量を更に減らすことがで
きる。
すなわち、入力端子１、２から入力されたＩ（ｔ）、
Ｑ（ｔ）を入力選択回路11により選択し、二乗演算ROM1
2の出力を出力選択回路13により選択することにより、
二乗演算ROM12を時分割で使用する。入力選択は、Ｉ
（ｔ）、Ｑ（ｔ）をその二倍の周波数で交互にサンプリ
ングする。また、出力選択はラッチ回路等を用いること
により実施できる。
Ｑ（ｔ）を入力選択回路11により選択し、二乗演算ROM1
2の出力を出力選択回路13により選択することにより、
二乗演算ROM12を時分割で使用する。入力選択は、Ｉ
（ｔ）、Ｑ（ｔ）をその二倍の周波数で交互にサンプリ
ングする。また、出力選択はラッチ回路等を用いること
により実施できる。
この実施例では、包絡線の振幅をＩ（ｔ）、Ｑ（ｔ）
により判定する構成としたが、第二実施例または第三実
施例のように、ディジタル加算器５の出力または平方根
演算ROM6の出力で判定することもできる。
により判定する構成としたが、第二実施例または第三実
施例のように、ディジタル加算器５の出力または平方根
演算ROM6の出力で判定することもできる。
第９図は本発明第五実施例のディジタル包絡線生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
この実施例は、Ｉ（ｔ）、Ｑ（ｔ）を分離して二つの
包絡線を生成するのではなく、二乗和の平方根を求める
段階で二つの包絡線を生成することが第二実施例と異な
る。すなわち本実施例の特徴とするところは、平方根演
算手段として、ディジタル加算器５の出力がＪビットで
表されるとき、上位L1ビットがアドレス値として与えら
れる第一の平方根演算ROM6−１と、下位L2ビットがアド
レス値として与えられる第二の平方根演算ROM6−２とを
含むことにある。Ｊ、L1およびL2は正整数であり、L1、
L2＜ＪかつL1＋L2≧Ｊの関係がある。
包絡線を生成するのではなく、二乗和の平方根を求める
段階で二つの包絡線を生成することが第二実施例と異な
る。すなわち本実施例の特徴とするところは、平方根演
算手段として、ディジタル加算器５の出力がＪビットで
表されるとき、上位L1ビットがアドレス値として与えら
れる第一の平方根演算ROM6−１と、下位L2ビットがアド
レス値として与えられる第二の平方根演算ROM6−２とを
含むことにある。Ｊ、L1およびL2は正整数であり、L1、
L2＜ＪかつL1＋L2≧Ｊの関係がある。
第10図はディジタル加算器５の出力の平方根演算ROM6
−１、６−２への分配方法を示す。
−１、６−２への分配方法を示す。
平方根演算ROM6−２には、ディジタル加算器５の出力
するＪビットのうち上位〔Ｊ−L2〕ビットを除いて入力
する。このため、このような上位ビットを使うような入
力に対しては正しい包絡線を生成することはできない
が、上位〔Ｊ−L2〕ビットがすべて零、すなわち振幅の
小さい包絡線については、下位ビットを省いて演算する
平方根演算ROM6−１に比較して精度のよい出力を生成で
きる。
するＪビットのうち上位〔Ｊ−L2〕ビットを除いて入力
する。このため、このような上位ビットを使うような入
力に対しては正しい包絡線を生成することはできない
が、上位〔Ｊ−L2〕ビットがすべて零、すなわち振幅の
小さい包絡線については、下位ビットを省いて演算する
平方根演算ROM6−１に比較して精度のよい出力を生成で
きる。
そこで、振幅判定回路８は、ディジタル加算器５の出
力のうち上位〔Ｊ−L2〕ビットを調べ、すべて零の場合
には出力選択回路９により平方根演算ROM6−２の出力を
選択して出力端子10に接続する。また、上位〔Ｊ−L2〕
ビットのいずれかが零でない場合には、平方根演算ROM6
−１の出力を選択して出力端子10に接続する。これによ
り、包絡線の振幅の大小によらず精度よく包絡線を生成
できる。
力のうち上位〔Ｊ−L2〕ビットを調べ、すべて零の場合
には出力選択回路９により平方根演算ROM6−２の出力を
選択して出力端子10に接続する。また、上位〔Ｊ−L2〕
ビットのいずれかが零でない場合には、平方根演算ROM6
−１の出力を選択して出力端子10に接続する。これによ
り、包絡線の振幅の大小によらず精度よく包絡線を生成
できる。
本実施例では、平方根演算ROM6−２を備えることによ
り全体のメモリ量が増加するが、例えばL1＝11とした場
合でも、平方根演算ROM6−２のメモリ量は20kビット程
度であり、それほど大きな増加ではない。
り全体のメモリ量が増加するが、例えばL1＝11とした場
合でも、平方根演算ROM6−２のメモリ量は20kビット程
度であり、それほど大きな増加ではない。
第11図は本発明第六実施例のディジタル包絡線生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
この実施例は、包絡線の振幅の大きさをディジタル加
算器５の出力により判定するのではなく、第一実施例と
同様にＩ（ｔ）、Ｑ（ｔ）により判定している点が第五
実施例と異なる。それ以外の構成および動作は第五実施
例と同等である。
算器５の出力により判定するのではなく、第一実施例と
同様にＩ（ｔ）、Ｑ（ｔ）により判定している点が第五
実施例と異なる。それ以外の構成および動作は第五実施
例と同等である。
第12図は本発明第七実施例のディジタル包絡線生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
この実施例は、包絡線の振幅の大きさをディジタル加
算器５の出力により判定するのではなく、第三実施例と
同様に平方根演算ROM6−１の出力により判定している点
が第五実施例と異なる。それ以外の構成および動作は第
五実施例と同等である。
算器５の出力により判定するのではなく、第三実施例と
同様に平方根演算ROM6−１の出力により判定している点
が第五実施例と異なる。それ以外の構成および動作は第
五実施例と同等である。
第13図は本発明第八実施例のディジタル包絡線生成装
置を示すブロック構成図である。
置を示すブロック構成図である。
この実施例は、Ｉ（ｔ）、Ｑ（ｔ）の入力に対して別
個の二乗演算ROM3、４を使用するのではなく、第四実施
例と同様に二乗演算ROM12を時分割で使用することが第
五実施例と異なる。また、この実施例では、包絡線の振
幅をディジタル加算器５の出力により判定する構成とし
たが、第六実施例または第七実施例のように、Ｉ
（ｔ）、Ｑ（ｔ）の値または平方根演算ROM6−１の出力
で判定することもできる。
個の二乗演算ROM3、４を使用するのではなく、第四実施
例と同様に二乗演算ROM12を時分割で使用することが第
五実施例と異なる。また、この実施例では、包絡線の振
幅をディジタル加算器５の出力により判定する構成とし
たが、第六実施例または第七実施例のように、Ｉ
（ｔ）、Ｑ（ｔ）の値または平方根演算ROM6−１の出力
で判定することもできる。
以上説明したように、本発明のディジタル包絡線生成
装置は、変調波の包絡線を高精度かつ低メモリ量で生成
することができる。このため、この装置を集積化した場
合には、チップサイズを小型化することができ、さらに
低コスト化および低消費電力化を実現できる。
装置は、変調波の包絡線を高精度かつ低メモリ量で生成
することができる。このため、この装置を集積化した場
合には、チップサイズを小型化することができ、さらに
低コスト化および低消費電力化を実現できる。
本発明のディジタル包絡線生成装置は、ドレイン電圧
制御形線形送信装置に用いて、装置全体を小型化、低コ
スト化、低消費電力化できる効果がある。
制御形線形送信装置に用いて、装置全体を小型化、低コ
スト化、低消費電力化できる効果がある。
第１図は本発明第一実施例ディジタル包絡線生成装置の
ブロック構成図。 第２図はＩ（ｔ）とＱ（ｔ）の各回路への分配方法を示
す図。 第３図は平方根演算の入力出力関係を示す図。 第４図は平方根演算ROMの入力ビット数Ｌが11の場合
と、2N＋１＝21ビットの場合との包絡線出力の違いを示
す図。 第５図は包絡線スペクトルの一例を示す図。 第６図は本発明第二実施例ディジタル包絡線生成装置の
ブロック構成図。 第７図は本発明第三実施例ディジタル包絡線生成装置の
ブロック構成図。 第８図は本発明第四実施例ディジタル包絡線生成装置の
ブロック構成図。 第９図は本発明第五実施例ディジタル包絡線生成装置の
ブロック構成図。 第10図はディジタル加算器の出力の分配方法を示す図。 第11図は本発明第六実施例ディジタル包絡線生成装置の
ブロック構成図。 第12図は本発明第七実施例ディジタル包絡線生成装置の
ブロック構成図。 第13図は本発明第八実施例ディジタル包絡線生成装置の
ブロック構成図。 第14図は従来例ディジタル包絡線生成装置のブロック構
成図。 １、２……入力端子、３、４、12……二乗演算ROM、５
……ディジタル加算器、６、６−１、６−２……平方根
演算ROM、７……包絡線生成ROM、８……振幅判定回路、
９……出力選択回路、10……出力端子、11……入力選択
回路、13……出力選択回路。
ブロック構成図。 第２図はＩ（ｔ）とＱ（ｔ）の各回路への分配方法を示
す図。 第３図は平方根演算の入力出力関係を示す図。 第４図は平方根演算ROMの入力ビット数Ｌが11の場合
と、2N＋１＝21ビットの場合との包絡線出力の違いを示
す図。 第５図は包絡線スペクトルの一例を示す図。 第６図は本発明第二実施例ディジタル包絡線生成装置の
ブロック構成図。 第７図は本発明第三実施例ディジタル包絡線生成装置の
ブロック構成図。 第８図は本発明第四実施例ディジタル包絡線生成装置の
ブロック構成図。 第９図は本発明第五実施例ディジタル包絡線生成装置の
ブロック構成図。 第10図はディジタル加算器の出力の分配方法を示す図。 第11図は本発明第六実施例ディジタル包絡線生成装置の
ブロック構成図。 第12図は本発明第七実施例ディジタル包絡線生成装置の
ブロック構成図。 第13図は本発明第八実施例ディジタル包絡線生成装置の
ブロック構成図。 第14図は従来例ディジタル包絡線生成装置のブロック構
成図。 １、２……入力端子、３、４、12……二乗演算ROM、５
……ディジタル加算器、６、６−１、６−２……平方根
演算ROM、７……包絡線生成ROM、８……振幅判定回路、
９……出力選択回路、10……出力端子、11……入力選択
回路、13……出力選択回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−283803（ＪＰ，Ａ) 特開 平３−34709（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03D 1/00 H03F 1/02
Claims (3)
- 【請求項１】互いに直交する二つの包絡線成分を入力と
し、この二つの包絡線成分の二乗和の平方根で表される
包絡線をディジタル処理により求めるディジタル包絡線
生成装置において、 同一の包絡線成分から精度の異なる二つの包絡線を求め
る手段と、 入力された二つの包絡線成分に対して出力される包絡線
の振幅があらかじめ定められた値より大きいか小さいか
を判定する振幅判定手段と、 この振幅判定手段の判定出力により前記精度の異なる二
つの包絡線の一方を選択する選択手段と を備えたことを特徴とするディジタル包絡線生成装置。 - 【請求項２】二つの包絡線を求める手段は、 入力される二つの包絡線成分がそれぞれ正整数Ｎビット
で表されるとき、１≦Ｋ＜Ｎ、Ｋ＋ｎ≦Ｎなる正整数
Ｋ、ｎに対して、 それぞれの上位Ｋ＋ｎビットを用いて包絡線を求める第
一の回路手段と、 それぞれの下位〔Ｎ−Ｋ〕ビットを用いて包絡線を求め
る第二の回路手段と を含む 請求項１記載のディジタル包絡線生成装置。 - 【請求項３】二つの包絡線を求める手段は、 二つの包絡線成分に対してそれぞれの二乗値を求める二
乗演算手段と、 この二乗演算手段から出力される二つの二乗値を加算す
る加算手段と、 この加算手段の出力する二乗加算値の平方根を求める平
方根演算手段と を備え、 前記二乗演算手段と前記平方根演算手段とは、入力値を
アドレス値として与えらることによりその入力値に対し
てあらかじめ書き込まれた値を出力するメモリテーブル
をそれぞれ含み、 前記平方根演算手段は、前記加算手段の出力が正整数Ｊ
ビットで表されるとき、L1、L2＜ＪかつL1＋L2≧Ｊなる
正整数L1、L2に対して、上位L1ビットがアドレス値とし
て与えられる第一の平方根演算メモリテーブルと、下位
L2ビットがアドレス値として与えられる第二の平方根演
算メモリテーブルとを含む 請求項１記載のディジタル包絡線生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9162790A JP2926657B2 (ja) | 1990-04-06 | 1990-04-06 | ディジタル包絡線生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9162790A JP2926657B2 (ja) | 1990-04-06 | 1990-04-06 | ディジタル包絡線生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03289803A JPH03289803A (ja) | 1991-12-19 |
| JP2926657B2 true JP2926657B2 (ja) | 1999-07-28 |
Family
ID=14031793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9162790A Expired - Fee Related JP2926657B2 (ja) | 1990-04-06 | 1990-04-06 | ディジタル包絡線生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926657B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5621649B2 (ja) | 2011-02-18 | 2014-11-12 | 富士通株式会社 | 送信装置 |
-
1990
- 1990-04-06 JP JP9162790A patent/JP2926657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03289803A (ja) | 1991-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vankka | Methods of mapping from phase to sine amplitude in direct digital synthesis | |
| US5570463A (en) | Bresenham/DDA line draw circuitry | |
| JP2910937B2 (ja) | Ｓｉｎ／ｃｏｓ発生器 | |
| KR900010544A (ko) | Rom테이블을 갖춘 역수연산회로 | |
| JPH0522271B2 (ja) | ||
| US6065031A (en) | Log converter utilizing offset and method of use thereof | |
| US4646327A (en) | Waveform shaping apparatus | |
| CN112165315A (zh) | 线性相位插值器、线性相位插值芯片及数据时钟恢复电路 | |
| US4122527A (en) | Emitter coupled multiplier array | |
| WO1995034978A1 (en) | Method and converter for converting rectangular signals to phase signals | |
| US6301598B1 (en) | Method and apparatus for estimating a square of a number | |
| US20080291070A1 (en) | Digital/analog converter and transmitter | |
| JP2926657B2 (ja) | ディジタル包絡線生成装置 | |
| US7539716B2 (en) | Method and apparatus for improved direct digital frequency synthesizer | |
| US4694417A (en) | Method and apparatus for determining the magnitude of a square root of a sum of squared value using vernier addressing | |
| JPH04290004A (ja) | 濾波装置 | |
| JPH0677734A (ja) | Ｆｍ復調器 | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JPH04501646A (ja) | 完全集積化ディジタルｆｍ弁別器 | |
| US6011448A (en) | Method and apparatus for frequency modulation synthesis | |
| JPS60156139A (ja) | 絶対差分計算回路 | |
| JPH0585924B2 (ja) | ||
| JPH03283803A (ja) | ディジタル包絡線生成装置 | |
| JPH09101877A (ja) | 乗算演算方法及び乗算演算装置 | |
| SU1518902A1 (ru) | Демодул тор фазоманипулированных сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |