JP2928301B2 - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JP2928301B2 JP2928301B2 JP33594289A JP33594289A JP2928301B2 JP 2928301 B2 JP2928301 B2 JP 2928301B2 JP 33594289 A JP33594289 A JP 33594289A JP 33594289 A JP33594289 A JP 33594289A JP 2928301 B2 JP2928301 B2 JP 2928301B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- data
- elements
- mask
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、ベクトルデータ処理装置に係り、特にベク
トルエレメントの圧縮及び拡張処理に関するものであ
る。
トルエレメントの圧縮及び拡張処理に関するものであ
る。
[従来の技術] ベクトルデータ処理装置は、そのチェイニング機能に
よって複数の演算器を時間的にオーバーラップして使用
することができ、高いデータ処理能力を有している。
よって複数の演算器を時間的にオーバーラップして使用
することができ、高いデータ処理能力を有している。
すなわち、ベクトルデータ処理装置では、高いデータ
処理能力を実現するため1マシンサイクル中にベクトル
エレメントを並列に処理する。
処理能力を実現するため1マシンサイクル中にベクトル
エレメントを並列に処理する。
そのため、例えば、4エレメント並列処理の場合、4n
(n=0、1、2…)番エレメントを処理する複数のベ
クトルレジスタと演算器の組と、4n+1番エレメントを
処理する組、4n+1番エレメントを処理する組、4n+3
番エレメントを処理する独立した組から構成され、それ
ぞれの組では1マシンサイクルに1エレメントの演算処
理が可能である。これにより、1マシンサイクルに4エ
レメントの演算処理が達成される。
(n=0、1、2…)番エレメントを処理する複数のベ
クトルレジスタと演算器の組と、4n+1番エレメントを
処理する組、4n+1番エレメントを処理する組、4n+3
番エレメントを処理する独立した組から構成され、それ
ぞれの組では1マシンサイクルに1エレメントの演算処
理が可能である。これにより、1マシンサイクルに4エ
レメントの演算処理が達成される。
このようなベクトルエレメント処理装置の例として
は、日経エレクトロニクス、1987年、12月28日、(No.4
37)第111-125頁で紹介されているもの等が知られてい
る。
は、日経エレクトロニクス、1987年、12月28日、(No.4
37)第111-125頁で紹介されているもの等が知られてい
る。
ところで、画動処理等では、高速度の演算を可能とす
るために、ベクトルデータに対してベクトルエレメント
の有効エレメントに対する圧縮及び、拡張処理を行う場
合がある。すなわち、たとえば、行列演算において、行
列間の演算を必要としない成分データや、あらかじめ結
果が予測できる成分データを、除外して行列データを圧
縮して、演算を行い、結果、得られたデータの並びを元
の行列の並びに復元(拡張)する場合がある。
るために、ベクトルデータに対してベクトルエレメント
の有効エレメントに対する圧縮及び、拡張処理を行う場
合がある。すなわち、たとえば、行列演算において、行
列間の演算を必要としない成分データや、あらかじめ結
果が予測できる成分データを、除外して行列データを圧
縮して、演算を行い、結果、得られたデータの並びを元
の行列の並びに復元(拡張)する場合がある。
このような、ベクトルデータの圧縮、拡張は、前記エ
レメント並列処理を行なわない場合、例えば1エレメン
ト並列処理では容易である。しかし、これでは演算の高
速化を図ることはできない。
レメント並列処理を行なわない場合、例えば1エレメン
ト並列処理では容易である。しかし、これでは演算の高
速化を図ることはできない。
そこで、画動処理等で圧縮、拡張を行う場合、相互に
独立しているエレメント並列間のベクトルエレメントの
乗り換えを行い、エレメント並列処理を可能とする必要
がある。
独立しているエレメント並列間のベクトルエレメントの
乗り換えを行い、エレメント並列処理を可能とする必要
がある。
このため、効率的なベクトルデータの圧縮、拡張手段
に関して色々検討された経緯があった。
に関して色々検討された経緯があった。
これらの従来の技術としては、たとえば、特開昭60-2
63268号公報記載の第1の従来技術や特開昭59-140581号
公報記載の第2の従来技術等が知られている。
63268号公報記載の第1の従来技術や特開昭59-140581号
公報記載の第2の従来技術等が知られている。
これらの従来技術においては、各ベクトルエレメント
の有効無効を示すマスクビットをベクトルエレメントに
対応して設け、たとえば4エレメントよりなる行列の行
列間演算において、4エレメント並列処理を行う合は第
1の4エレメントの内マスクビットが有効(演算を行
う)を表すエレメントのみをアライナー回路にて抽出し
間隔を詰めて(連続とする)、4エレメントを一行とす
るデータバッファの第1の行に書き込み、その後、デー
タバッファの第1の行の空き部分には次の第2の4エレ
メントの内マスクビットが有効を表すエレメントのみを
アライナー回路にて抽出し間隔を詰めて空きエレメント
分書き込むことにより、圧縮処理を実現している。すな
わち、圧縮された1行を得るために、複数回、データバ
ッファの同一行に書き込みを行わなければならない。ま
た、アライナー回路にて抽出された第2の4エレメント
中のエレメントの内、第1の行に書き込まれなかったエ
レメントは第1の次の行に書き込まれなければならな
い。
の有効無効を示すマスクビットをベクトルエレメントに
対応して設け、たとえば4エレメントよりなる行列の行
列間演算において、4エレメント並列処理を行う合は第
1の4エレメントの内マスクビットが有効(演算を行
う)を表すエレメントのみをアライナー回路にて抽出し
間隔を詰めて(連続とする)、4エレメントを一行とす
るデータバッファの第1の行に書き込み、その後、デー
タバッファの第1の行の空き部分には次の第2の4エレ
メントの内マスクビットが有効を表すエレメントのみを
アライナー回路にて抽出し間隔を詰めて空きエレメント
分書き込むことにより、圧縮処理を実現している。すな
わち、圧縮された1行を得るために、複数回、データバ
ッファの同一行に書き込みを行わなければならない。ま
た、アライナー回路にて抽出された第2の4エレメント
中のエレメントの内、第1の行に書き込まれなかったエ
レメントは第1の次の行に書き込まれなければならな
い。
また、第2の従来技術記載のハードウェア構成を利用
することにより、データバッファより圧縮された第1の
行のデータ、すなわち本例においては4エレメント読み
出し、マスクビットの情報に基づいて、アライナー回路
にて4エレメント中から第1の行列に属するエレメント
のみ抽出し、本来の並びに並び変えて第1の行列を復元
し、また、残りのエレメントの内、第2の行列に属する
エレメントのみ抽出し、本来の並びに並び変え、さら
に、不足分のエレメントがある場合には、データバッフ
ァより第2の行を読み出し、第2の行列に属するエレメ
ントのみ抽出し、本来の並びに並び変え、先に第1の行
より復元したものと合わせ、第2の行列を復元すること
により拡張処理を実現することができる。また、この場
合、第2の行のエレメントのうち、第2の行列に属さな
いエレメントについては、以降の行列の復元に用いられ
なければならない。
することにより、データバッファより圧縮された第1の
行のデータ、すなわち本例においては4エレメント読み
出し、マスクビットの情報に基づいて、アライナー回路
にて4エレメント中から第1の行列に属するエレメント
のみ抽出し、本来の並びに並び変えて第1の行列を復元
し、また、残りのエレメントの内、第2の行列に属する
エレメントのみ抽出し、本来の並びに並び変え、さら
に、不足分のエレメントがある場合には、データバッフ
ァより第2の行を読み出し、第2の行列に属するエレメ
ントのみ抽出し、本来の並びに並び変え、先に第1の行
より復元したものと合わせ、第2の行列を復元すること
により拡張処理を実現することができる。また、この場
合、第2の行のエレメントのうち、第2の行列に属さな
いエレメントについては、以降の行列の復元に用いられ
なければならない。
[発明が解決しようとする課題] 以上の従来技術によれば、前記データバッファの書き
込みアドレスや切り替えタイミング等の制御が煩雑とな
る問題があった。特に、前述したように、圧縮または拡
張処理前の行が、処理後、異なる行にまたがる場合の処
理において、その制御の煩雑さは顕著であった。
込みアドレスや切り替えタイミング等の制御が煩雑とな
る問題があった。特に、前述したように、圧縮または拡
張処理前の行が、処理後、異なる行にまたがる場合の処
理において、その制御の煩雑さは顕著であった。
また、かかる煩雑な制御を実現するために、ハードウ
ェア量が増大するという問題があった。
ェア量が増大するという問題があった。
そこで、本発明は、ベクトルエレメントの圧縮、拡張
を、簡易な制御によりハードウェアの物理量増加を招く
ことなく実現できるベクトルデータ処理装置を提供する
ことを目的とする。
を、簡易な制御によりハードウェアの物理量増加を招く
ことなく実現できるベクトルデータ処理装置を提供する
ことを目的とする。
[課題を解決するための手段] 前記目的達成のために本発明は、n個のベクトルエレ
メントよりなるベクトルデータをm個、同一ベクトルデ
ータに属するベクトルエレメントを並列に保持する第1
のベクトルレジスタと、 n個のベクトルエレメントよりなるベクトルデータを
1個以上、同一ベクトルデータに属するベクトルエレメ
ントを並列に保持する第2のベクトルレジスタと、 第1のベクトルレジスタに保持された各ベクトルエレ
メントに対応して、データの有効無効を示すn×m個の
マスクビットを有するベクトルマスクレジスタと、 n個のベクトルエレメントを並列に保持可能なデータ
バッファと、 第1のベクトルレジスタに格納されている順に、ベク
トルデータの各ベクトルエレメント中、対応するマスク
ビットが有効を示すベクトルエレメントを、前記第1の
ベクトルレジスタにおける並列の並びの順に、順次、デ
ータバッファに記憶空間上連続して格納するアライナー
手段と、 n個のベクトルエレメントがデータバッファに格納さ
れた時点で、データバッファに格納されたベクトルエレ
メントを並列に第2のベクトルレジスタに格納する手段
と、 を有することを特徴とする第1のベクトルデータ処理
装置を提供する。
メントよりなるベクトルデータをm個、同一ベクトルデ
ータに属するベクトルエレメントを並列に保持する第1
のベクトルレジスタと、 n個のベクトルエレメントよりなるベクトルデータを
1個以上、同一ベクトルデータに属するベクトルエレメ
ントを並列に保持する第2のベクトルレジスタと、 第1のベクトルレジスタに保持された各ベクトルエレ
メントに対応して、データの有効無効を示すn×m個の
マスクビットを有するベクトルマスクレジスタと、 n個のベクトルエレメントを並列に保持可能なデータ
バッファと、 第1のベクトルレジスタに格納されている順に、ベク
トルデータの各ベクトルエレメント中、対応するマスク
ビットが有効を示すベクトルエレメントを、前記第1の
ベクトルレジスタにおける並列の並びの順に、順次、デ
ータバッファに記憶空間上連続して格納するアライナー
手段と、 n個のベクトルエレメントがデータバッファに格納さ
れた時点で、データバッファに格納されたベクトルエレ
メントを並列に第2のベクトルレジスタに格納する手段
と、 を有することを特徴とする第1のベクトルデータ処理
装置を提供する。
また、本発明は、前記目的達成のために、n個のベク
トルエレメントよりなるベクトルデータを1個以上、同
一ベクトルデータに属するベクトルエレメントを並列に
保持する第1のベクトルレジスタと、 n個のベクトルエレメントよりなるベクトルデータを
m個、同一ベクトルデータに属するベクトルエレメント
を並列に保持する第2のベクトルレジスタと、 第2のベクトルレジスタに格納すべきベクトルデータ
の各ベクトルエレメントに対応して、データの有効無効
を示すn×m個のマスクビットを有するベクトルマスク
レジスタと、 n個のベクトルエレメントを保持可能なデータバッフ
ァと 第2のベクトルレジスタに格納すべき1ベクトルデー
タを単位として、該ベクトルデータに対応するマスクビ
ットのうち有効を示すマスクビットの数分のベクトルエ
レメントを、第1のベクトルレジスタにおけるベクトル
データの格納の順に、第1のベクトルレジスタにおける
並列の並びの早い方より抽出し、該ベクトルデータの有
効ベクトルエレメントとしてデータバッファに並列に格
納する手段と、 データバッファに格納された前記1ベクトルデータ分
の有効ベクトルエレメントを、該ベクトルデータに対応
するマスクビットのうち有効を示すマスクビットの並び
に基づいて並び替えるアライナー手段と、並び変えた1
ベクトルデータ分の有効ベクトルエレメントのみを、該
ベクトルデータに対応するマスクビットに基づいて、有
効を示すマスクビットに対応する第2のレジスタの記憶
領域に並列に格納する手段と、 を有することを特徴とする第2のベクトルデータ処理
装置を提供する。
トルエレメントよりなるベクトルデータを1個以上、同
一ベクトルデータに属するベクトルエレメントを並列に
保持する第1のベクトルレジスタと、 n個のベクトルエレメントよりなるベクトルデータを
m個、同一ベクトルデータに属するベクトルエレメント
を並列に保持する第2のベクトルレジスタと、 第2のベクトルレジスタに格納すべきベクトルデータ
の各ベクトルエレメントに対応して、データの有効無効
を示すn×m個のマスクビットを有するベクトルマスク
レジスタと、 n個のベクトルエレメントを保持可能なデータバッフ
ァと 第2のベクトルレジスタに格納すべき1ベクトルデー
タを単位として、該ベクトルデータに対応するマスクビ
ットのうち有効を示すマスクビットの数分のベクトルエ
レメントを、第1のベクトルレジスタにおけるベクトル
データの格納の順に、第1のベクトルレジスタにおける
並列の並びの早い方より抽出し、該ベクトルデータの有
効ベクトルエレメントとしてデータバッファに並列に格
納する手段と、 データバッファに格納された前記1ベクトルデータ分
の有効ベクトルエレメントを、該ベクトルデータに対応
するマスクビットのうち有効を示すマスクビットの並び
に基づいて並び替えるアライナー手段と、並び変えた1
ベクトルデータ分の有効ベクトルエレメントのみを、該
ベクトルデータに対応するマスクビットに基づいて、有
効を示すマスクビットに対応する第2のレジスタの記憶
領域に並列に格納する手段と、 を有することを特徴とする第2のベクトルデータ処理
装置を提供する。
また、さらに本発明は、前記目的達成のために、n個
のベクトルエレメントよりなるベクトルデータをm個、
同一ベクトルデータに属するベクトルエレメントを並列
に保持する1組以上のベクトルレジスタと、 処理対象となる各ベクトルエレメントに対応して、デ
ータの有効無効を示すn×m個のマスクビットを有する
ベクトルマスクレジスタと、 n個のベクトルエレメントを並列に保持可能な第1の
データバッファと、 n個のベクトルエレメントを並列に保持可能な第2の
データバッファと、 圧縮処理時は、処理を実行する各ベクトルデータのベ
クトルエレメント中、該ベクトルデータに対応するマス
クビットが有効を示すベクトルエレメントを、ベクトル
レジスタにおける並列の並びの順に並列に抽出し、第1
のデータバッファに格納し、 拡張処理時は、1ベクトルデータを単位として、処理
を実行する各ベクトルデータに対応するマスクビットの
うち有効を示すマスクビットの数分のベクトルエレメン
トを、ベクトルレジスタにおけるベクトルデータの格納
の順に、ベクトルレジスタにおける並列の並びの早い方
より抽出し、該ベクトルデータの有効ベクトルエレメン
トとして第1のデータバッファに格納する格納手段と、 第1にデータバッファに格納されたベクトルエレメン
トを、処理に応じて該ベクトルエレメントに対応するマ
スクビットを参照して、順次、並び変え第2のデータバ
ッファに格納するアライナー手段と、 処理に応じて第2のデータバッファに格納されたベク
トルエレメントに対応するマスクビットを参照して、該
ベクトルエレメントのベクトルレジスタへの並列書き込
みを制御する手段と、 を有することを特徴とする第3のベクトルデータ処理
装置を提供する。
のベクトルエレメントよりなるベクトルデータをm個、
同一ベクトルデータに属するベクトルエレメントを並列
に保持する1組以上のベクトルレジスタと、 処理対象となる各ベクトルエレメントに対応して、デ
ータの有効無効を示すn×m個のマスクビットを有する
ベクトルマスクレジスタと、 n個のベクトルエレメントを並列に保持可能な第1の
データバッファと、 n個のベクトルエレメントを並列に保持可能な第2の
データバッファと、 圧縮処理時は、処理を実行する各ベクトルデータのベ
クトルエレメント中、該ベクトルデータに対応するマス
クビットが有効を示すベクトルエレメントを、ベクトル
レジスタにおける並列の並びの順に並列に抽出し、第1
のデータバッファに格納し、 拡張処理時は、1ベクトルデータを単位として、処理
を実行する各ベクトルデータに対応するマスクビットの
うち有効を示すマスクビットの数分のベクトルエレメン
トを、ベクトルレジスタにおけるベクトルデータの格納
の順に、ベクトルレジスタにおける並列の並びの早い方
より抽出し、該ベクトルデータの有効ベクトルエレメン
トとして第1のデータバッファに格納する格納手段と、 第1にデータバッファに格納されたベクトルエレメン
トを、処理に応じて該ベクトルエレメントに対応するマ
スクビットを参照して、順次、並び変え第2のデータバ
ッファに格納するアライナー手段と、 処理に応じて第2のデータバッファに格納されたベク
トルエレメントに対応するマスクビットを参照して、該
ベクトルエレメントのベクトルレジスタへの並列書き込
みを制御する手段と、 を有することを特徴とする第3のベクトルデータ処理
装置を提供する。
すなわち、本発明は、前記目的達成のために、エレメ
ント並列単位に設けた複数のベクトルレジスタに保持し
ているベクトルデータの圧縮または拡張処理を、 1.ベクトルレジスタからデータバッファへの読出し処理
と、 2.アライナー回路による順序変換処理と、 3.データバッファからベクトルレジスタへの書き込み処
理 の3種類に分けて実現したものである。
ント並列単位に設けた複数のベクトルレジスタに保持し
ているベクトルデータの圧縮または拡張処理を、 1.ベクトルレジスタからデータバッファへの読出し処理
と、 2.アライナー回路による順序変換処理と、 3.データバッファからベクトルレジスタへの書き込み処
理 の3種類に分けて実現したものである。
すなわち、 ベクトルデータ圧縮の場合は、 1.ベクトルエレメントをベクトルレジスタより読出す論
理の実現。
理の実現。
2.1で読出されたベクトルエレメントをエレメント並列
数だけ設けたデータバッファに順次セットする論理の実
現。
数だけ設けたデータバッファに順次セットする論理の実
現。
3.2でセットしたベクトルエレメントを有効マスクビッ
トの数だけ読出しベクトルレジスタに書き込む論理の実
現。
トの数だけ読出しベクトルレジスタに書き込む論理の実
現。
である。
また、ベクトルデータの拡張の場合は、 1.マスクビットが有効なベクトルエレメントのみベクト
ルレジスタより読出す論理の実現。
ルレジスタより読出す論理の実現。
2.1.で読出されたベクトルエレメントを要素並列対応に
設けたデータバッファのマスクビットが有効であること
を示すエレメントに対応したデータバッファにセットす
る論理の実現。
設けたデータバッファのマスクビットが有効であること
を示すエレメントに対応したデータバッファにセットす
る論理の実現。
3.データバッファの内容を順次読出し、マスクビットが
有効であることを示すエレメントに対応したベクトルレ
ジスタにのみ書き込み指示を送出し、2.の有効データを
書き込む論理の実現。
有効であることを示すエレメントに対応したベクトルレ
ジスタにのみ書き込み指示を送出し、2.の有効データを
書き込む論理の実現。
である。
[作用] 本発明に係る第1のベクトルデータ処理装置によれ
ば、圧縮処理は、まず、アライナー手段は、第1のベク
トルレジスタに格納されている順に、ベクトルデータの
各ベクトルエレメント中、対応するマスクビットが有効
を示すベクトルエレメントを、前記第1のベクトルレジ
スタにおける並列の並びの順に、順次、データバッファ
に記憶空間上連続して格納する。
ば、圧縮処理は、まず、アライナー手段は、第1のベク
トルレジスタに格納されている順に、ベクトルデータの
各ベクトルエレメント中、対応するマスクビットが有効
を示すベクトルエレメントを、前記第1のベクトルレジ
スタにおける並列の並びの順に、順次、データバッファ
に記憶空間上連続して格納する。
そして、n個のベクトルエレメントがデータバッファ
に格納された時点で、並列にデータバッファに格納され
たベクトルエレメントを、第2のベクトルレジスタに格
納する。
に格納された時点で、並列にデータバッファに格納され
たベクトルエレメントを、第2のベクトルレジスタに格
納する。
また、本発明に係る第2のベクトルデータ処理装置に
よれば、まず、第2のベクトルレジスタに格納すべき1
ベクトルデータを単位として、該ベクトルデータに対応
するマスクビットのうち有効を示すマスクビットの数分
のベクトルエレメントを、第1のベクトルレジスタにお
けるベクトルデータの格納の順に、第1のベクトルレジ
スタにおける並列の並びの早い方より抽出し、該ベクト
ルデータの有効ベクトルエレメントとしてデータバッフ
ァに並列に格納する。そして、アライナー手段が、デー
タバッファに格納された前記1ベクトルデータ分の有効
ベクトルエレメントを、該ベクトルデータに対応するマ
スクビットのうち有効を示すマスクビットの並びに基づ
いて並び替える。また、その後、並び変えた1ベクトル
データ分の有効ベクトルエレメントのみを、該ベクトル
データに対応するマスクビットに基づいて、有効を示す
マスクビットに対応する第2のレジスタの記憶領域に並
列に格納する。
よれば、まず、第2のベクトルレジスタに格納すべき1
ベクトルデータを単位として、該ベクトルデータに対応
するマスクビットのうち有効を示すマスクビットの数分
のベクトルエレメントを、第1のベクトルレジスタにお
けるベクトルデータの格納の順に、第1のベクトルレジ
スタにおける並列の並びの早い方より抽出し、該ベクト
ルデータの有効ベクトルエレメントとしてデータバッフ
ァに並列に格納する。そして、アライナー手段が、デー
タバッファに格納された前記1ベクトルデータ分の有効
ベクトルエレメントを、該ベクトルデータに対応するマ
スクビットのうち有効を示すマスクビットの並びに基づ
いて並び替える。また、その後、並び変えた1ベクトル
データ分の有効ベクトルエレメントのみを、該ベクトル
データに対応するマスクビットに基づいて、有効を示す
マスクビットに対応する第2のレジスタの記憶領域に並
列に格納する。
また、本発明に係る第3のベクトルデータ処理装置に
よれば、圧縮処理時は、まず、処理を実行する各ベクト
ルデータのベクトルエレメント中、該ベクトルデータに
対応するマスクビットが有効を示すベクトルエレメント
が、ベクトルレジスタにおける並列の並びの順に並列に
抽出し、第1のデータバッファに格納される、 また、拡張処理時は、まず、1ベクトルデータを単位
として、処理を実行する各ベクトルデータに対応するマ
スクビットのうち有効を示すマスクビットの数分のベク
トルエレメントが、ベクトルレジスタにおけるベクトル
データの格納の順に、ベクトルレジスタにおける並列の
並びの早い方より抽出され、該ベクトルデータの有効ベ
クトルエレメントとして第1のデータバッファに格納さ
れる。
よれば、圧縮処理時は、まず、処理を実行する各ベクト
ルデータのベクトルエレメント中、該ベクトルデータに
対応するマスクビットが有効を示すベクトルエレメント
が、ベクトルレジスタにおける並列の並びの順に並列に
抽出し、第1のデータバッファに格納される、 また、拡張処理時は、まず、1ベクトルデータを単位
として、処理を実行する各ベクトルデータに対応するマ
スクビットのうち有効を示すマスクビットの数分のベク
トルエレメントが、ベクトルレジスタにおけるベクトル
データの格納の順に、ベクトルレジスタにおける並列の
並びの早い方より抽出され、該ベクトルデータの有効ベ
クトルエレメントとして第1のデータバッファに格納さ
れる。
そして、第1にデータバッファに格納されたベクトル
エレメントは、アライナー手段により、処理に応じて該
ベクトルエレメントに対応するマスクビットを参照し
て、順次、並び変えられ、第2のデータバッファに格納
される。また、第2のデータバッファに格納されたベク
トルエレメントは、処理に応じて対応するマスクビット
に基づいてベクトルレジスタへ並列に書き込まれる。
エレメントは、アライナー手段により、処理に応じて該
ベクトルエレメントに対応するマスクビットを参照し
て、順次、並び変えられ、第2のデータバッファに格納
される。また、第2のデータバッファに格納されたベク
トルエレメントは、処理に応じて対応するマスクビット
に基づいてベクトルレジスタへ並列に書き込まれる。
[実施例] 以下、本発明に係るベクトル処理装置の一実施例につ
いて説明する。
いて説明する。
第1図に、本実施例に係るベクトル処理装置の構成を
示す。
示す。
エレメント並列に独立したベクトルレジスタ1a〜1d
は、RAMで構成されており、ベクトルデータ4n番エレメ
ントをベクトルレジスタ1aが保持し、4n+1番エレメン
トをベクトルレジスタ1bが保持し、4n+2番エレメント
をベクトルレジスタ1cが保持し、4n+3番エレメントを
ベクトルレジスタ1dが保持する(n=0、1、2、3
…)。
は、RAMで構成されており、ベクトルデータ4n番エレメ
ントをベクトルレジスタ1aが保持し、4n+1番エレメン
トをベクトルレジスタ1bが保持し、4n+2番エレメント
をベクトルレジスタ1cが保持し、4n+3番エレメントを
ベクトルレジスタ1dが保持する(n=0、1、2、3
…)。
なお、図示はしないがそれぞれのベクトルレジスタ1a
〜1dは、複数の組から構成されたプログラムで指定する
番号のレジスタが読出し選択されるようになっている。
〜1dは、複数の組から構成されたプログラムで指定する
番号のレジスタが読出し選択されるようになっている。
また、ベクトルレジスタ1a〜1dに対応して、それぞれ
読出しエレメントのアドレスを示す読出しアドレス発生
回路2a〜2dが設けてあり、読出しアドレス発生回路2a〜
2dは、カウンター論理で構成されており、ベクトルデー
タ読出し制御回路4から一対一に指示されるカウントア
ップ指示によりベクトルデータエレメントが格納されて
いるRAMアドレスを発生し保持データをベクトルレジス
タ1a〜1dから出力する。
読出しエレメントのアドレスを示す読出しアドレス発生
回路2a〜2dが設けてあり、読出しアドレス発生回路2a〜
2dは、カウンター論理で構成されており、ベクトルデー
タ読出し制御回路4から一対一に指示されるカウントア
ップ指示によりベクトルデータエレメントが格納されて
いるRAMアドレスを発生し保持データをベクトルレジス
タ1a〜1dから出力する。
また、通常の動作時は、ベクトルデータ読出し制御回
路4から読出しアドレス発生回路2a〜2dに対して同時に
送出されるカウントアップ指示により、読出しアドレス
はインクリメントされベクトルデータは4エレメント同
時に読出される。
路4から読出しアドレス発生回路2a〜2dに対して同時に
送出されるカウントアップ指示により、読出しアドレス
はインクリメントされベクトルデータは4エレメント同
時に読出される。
ベクトルマスクレジスタ3a〜3dは、ベクトルレジスタ
に保持されているベクトルデータのエレメントデータの
有効無効を示す1bitのマスクビットを、各ベクトルエレ
メントに対応して有し、また、ベクトルマスクレジスタ
3a〜3dは、ベクトルレジスタ1a〜1d対応に独立にある。
に保持されているベクトルデータのエレメントデータの
有効無効を示す1bitのマスクビットを、各ベクトルエレ
メントに対応して有し、また、ベクトルマスクレジスタ
3a〜3dは、ベクトルレジスタ1a〜1d対応に独立にある。
データバッファ5a〜5dは、ベクトルレジスタ1a〜1dに
対応してあり、各ベクトルレジスタから読み出されたデ
ータを保持する。
対応してあり、各ベクトルレジスタから読み出されたデ
ータを保持する。
データバッファ6a〜6dはデータバッファ5a〜5dに対応
してあり、データバッファ5a〜5dの内容が転送される。
してあり、データバッファ5a〜5dの内容が転送される。
マスクデータバッファ9a〜9dは、ベクトルマスクレジ
スタ3a〜3dに対応して有り、各ベクトルマスクレジスタ
より読み出されたマスクビットを保持する。
スタ3a〜3dに対応して有り、各ベクトルマスクレジスタ
より読み出されたマスクビットを保持する。
マスクデータバッファ10a〜10dには、拡張命令処理
時、マスクデータバッファ9a〜9dの内容がコピーされ
る。
時、マスクデータバッファ9a〜9dの内容がコピーされ
る。
アライナー回路7は、本例においてはクロスバースイ
ッチ構造を有し、データバッファ6a〜6dに保持されてい
るベクトルエレメントデータを、データバッファ8a〜8d
の全てに対して乗り換えコピーすることができ、マスク
データバッファ9a〜9d、マスクデータバッファ10a〜10d
の内容に応じて動作する。
ッチ構造を有し、データバッファ6a〜6dに保持されてい
るベクトルエレメントデータを、データバッファ8a〜8d
の全てに対して乗り換えコピーすることができ、マスク
データバッファ9a〜9d、マスクデータバッファ10a〜10d
の内容に応じて動作する。
データバッファ11a〜11dはデータバッファ8a〜8dに対
応してあり、データバッファ8a〜8dの内容が転送され
る。
応してあり、データバッファ8a〜8dの内容が転送され
る。
マスクカウント回路14は、圧縮命令処理時、マスクデ
ータバッファ9a〜9d中の有効マスクビット‘1'の数をカ
ウントし、ベクトルレジスタ12a〜12dの書き込み信号を
セレクタ17a〜17dを介して、発生する。
ータバッファ9a〜9d中の有効マスクビット‘1'の数をカ
ウントし、ベクトルレジスタ12a〜12dの書き込み信号を
セレクタ17a〜17dを介して、発生する。
ベクトルデータ書き込み制御回路15は、ベクトルデー
タ読出し制御回路4から出力されるベクトルエレメント
データ及びベクトルエレメントデータ読出し指示に同期
してカウントアップ指示を、書き込みアドレス発生回路
13a〜13dに送出する。書き込みアドレス発生回路13a〜1
3dはこれに従い、ベクトルレジスタ12a〜12dの書き込み
アドレスを発生する また、拡張命令処理時、セレクタ16a〜16d、セレクタ
17a〜17dマスクデータバッファ10a〜10dの内容を選択出
力し、ベクトルレジスタ12a〜12dの書き込みをマスクす
る。
タ読出し制御回路4から出力されるベクトルエレメント
データ及びベクトルエレメントデータ読出し指示に同期
してカウントアップ指示を、書き込みアドレス発生回路
13a〜13dに送出する。書き込みアドレス発生回路13a〜1
3dはこれに従い、ベクトルレジスタ12a〜12dの書き込み
アドレスを発生する また、拡張命令処理時、セレクタ16a〜16d、セレクタ
17a〜17dマスクデータバッファ10a〜10dの内容を選択出
力し、ベクトルレジスタ12a〜12dの書き込みをマスクす
る。
ベクトルレジスタ12a〜12dはデータバッファ11a〜11d
の内容が書き込まれる。この書き込まれた結果が、圧縮
または拡張処理の結果となる。
の内容が書き込まれる。この書き込まれた結果が、圧縮
または拡張処理の結果となる。
なお、書き込みアドレス発生回路13a〜13dは、読出し
アドレス発生回路と同様の構成を取るものとする。ま
た、ベクトルレジスタ12a〜12dも前記ベクトルレジスタ
1a〜1dと同様の構成を取るものとする。
アドレス発生回路と同様の構成を取るものとする。ま
た、ベクトルレジスタ12a〜12dも前記ベクトルレジスタ
1a〜1dと同様の構成を取るものとする。
ここで、以下に述べる圧縮、拡張の処理の概要を第2
図に示す(第2図参照)。
図に示す(第2図参照)。
以下、ベクトルデータのエレメント間圧縮命令処理の
動作について説明する。
動作について説明する。
ベクトルレジスタ1a〜1dに格納されているベクトルデ
ータは、ベクトルデータ読出し制御回路4から指示され
る読出し指示により4エレメント並列に読出される。ま
た、ベクトルデータの読出し指示に同期してベクトルマ
スクレジスタ3a〜3dに格納されているマスクビットが4
エレメント分読出される。
ータは、ベクトルデータ読出し制御回路4から指示され
る読出し指示により4エレメント並列に読出される。ま
た、ベクトルデータの読出し指示に同期してベクトルマ
スクレジスタ3a〜3dに格納されているマスクビットが4
エレメント分読出される。
データバッファ5a〜5dは、ベクトルレジスタ1a〜1dか
ら読出されたベクトルエレメントデータを並列に一時的
にセットするバッファであり図示はしないが、ベクトル
データ読出し制御回路4から制御される。データバッフ
ァ5a〜5dからのベクトルエレメントデータ読出しは、エ
レメント番号の小さい順にシリアルに読出される。
ら読出されたベクトルエレメントデータを並列に一時的
にセットするバッファであり図示はしないが、ベクトル
データ読出し制御回路4から制御される。データバッフ
ァ5a〜5dからのベクトルエレメントデータ読出しは、エ
レメント番号の小さい順にシリアルに読出される。
データバッファ6a〜6dは、データバッファ5a〜5dから
シリアルに読出されたベクトルエレメントデータを順次
セットするデータバッファであり、セット指示は、ベク
トルデータ読出し制御回路4から発行される。
シリアルに読出されたベクトルエレメントデータを順次
セットするデータバッファであり、セット指示は、ベク
トルデータ読出し制御回路4から発行される。
アライナー回路7は、データバッファ6a〜6dに保持さ
れているベクトルエレメントデータを、データバッファ
8a〜8dの全てに対して乗り換えることができるクロスバ
ースイッチ構造になっている。
れているベクトルエレメントデータを、データバッファ
8a〜8dの全てに対して乗り換えることができるクロスバ
ースイッチ構造になっている。
マスクデータバッファ9a〜9dは、ベクトルマスクレジ
スタ3a〜3dから読出されたマスクビットをエレメント並
列ごとに保持出来る構成になっている。また、4エレメ
ント分のマスクビットはデータバッファ5a〜5dから読出
されたベクトルエレメントデータがシリアルにデータバ
ッファ6a〜6dに4エレメント分セットされるとき、同時
にベクトルデータ読出し制御回路4からの指示でマスク
データバッファ9a〜9dセットされる。正確には、データ
バッファ6aに4エレメント分の最初のエレメントデータ
がセットされるときに4エレメント分同時にセットされ
る。
スタ3a〜3dから読出されたマスクビットをエレメント並
列ごとに保持出来る構成になっている。また、4エレメ
ント分のマスクビットはデータバッファ5a〜5dから読出
されたベクトルエレメントデータがシリアルにデータバ
ッファ6a〜6dに4エレメント分セットされるとき、同時
にベクトルデータ読出し制御回路4からの指示でマスク
データバッファ9a〜9dセットされる。正確には、データ
バッファ6aに4エレメント分の最初のエレメントデータ
がセットされるときに4エレメント分同時にセットされ
る。
ベクトルデータのエレメント間圧縮命令処理のとき、
アライナー回路では、マスクデータバッファ9a〜9dを検
査し、有効マスクビット‘1'が立っているエレメントに
対応するデータバッファ6a〜6dの内容を、順次、データ
バッファ8a〜8dに乗り換えコピーする。
アライナー回路では、マスクデータバッファ9a〜9dを検
査し、有効マスクビット‘1'が立っているエレメントに
対応するデータバッファ6a〜6dの内容を、順次、データ
バッファ8a〜8dに乗り換えコピーする。
これは、たとえば、マスクデータバッファ9a〜9dの内
容が'1001'の場合は、最初の処理であればデータバッフ
ァ6aの内容をデータバッファ8aに、データバッファ6dの
内容をデータバッファ8bにコピーし、次の処理において
は、マスクデータバッファ9a〜9dの内容が'1010'の場合
は、データバッファ6aの内容をデータバッファ8cに、デ
ータバッファ6cの内容をデータバッファ8dにとコピーす
る。
容が'1001'の場合は、最初の処理であればデータバッフ
ァ6aの内容をデータバッファ8aに、データバッファ6dの
内容をデータバッファ8bにコピーし、次の処理において
は、マスクデータバッファ9a〜9dの内容が'1010'の場合
は、データバッファ6aの内容をデータバッファ8cに、デ
ータバッファ6cの内容をデータバッファ8dにとコピーす
る。
マスクカウント回路14は、マスクデータバッファ9a〜
9d中の有効マスクビット‘1'の数をカウントしており、
‘1'の数を4つまでカウントアップしたところで、ベク
トルレジスタ12a〜12dの書き込み指示信号を発生する。
このとき同時に圧縮処理されたベクトルデータは、デー
タバッファ8a〜8dに4エレメント分保持されていること
になる。
9d中の有効マスクビット‘1'の数をカウントしており、
‘1'の数を4つまでカウントアップしたところで、ベク
トルレジスタ12a〜12dの書き込み指示信号を発生する。
このとき同時に圧縮処理されたベクトルデータは、デー
タバッファ8a〜8dに4エレメント分保持されていること
になる。
データバッファ8a〜8dに保持されているデータは、シ
リアルにデータバッファ8aから順次読出されたデータバ
ッファ11a〜11dにセットされる。4エレメント分のベク
トルデータがそろったところで書き込み先のベクトルレ
ジスタ12a〜12dに同時に送出される。そして、前記マス
クカウント回路14から出力される書き込み指示信号に従
い、同期を取り前記圧縮データを、ベクトルレジスタ12
a〜12dに4エレメント分同時に書き込む。
リアルにデータバッファ8aから順次読出されたデータバ
ッファ11a〜11dにセットされる。4エレメント分のベク
トルデータがそろったところで書き込み先のベクトルレ
ジスタ12a〜12dに同時に送出される。そして、前記マス
クカウント回路14から出力される書き込み指示信号に従
い、同期を取り前記圧縮データを、ベクトルレジスタ12
a〜12dに4エレメント分同時に書き込む。
一方、ベクトルデータ書き込み制御回路15は、ベクト
ルデータ読出し制御回路4から出力されるベクトルデー
タ及びベクトルデータ読出し指示に同期してカウントア
ップ指示を、書き込みアドレス発生回路13a〜13dに送出
することにより順次、ベクトルレジスタ12a〜12dの書き
込みアドレスをインクリメントする。
ルデータ読出し制御回路4から出力されるベクトルデー
タ及びベクトルデータ読出し指示に同期してカウントア
ップ指示を、書き込みアドレス発生回路13a〜13dに送出
することにより順次、ベクトルレジスタ12a〜12dの書き
込みアドレスをインクリメントする。
以上の処理により圧縮命令処理を実現することができ
る。
る。
なお、セレクタ17a〜17dは、それぞれエレメント並列
対応に独立して設けられているベクトルレジスタ12a〜1
2dに対応して書き込み指示信号を発行する構成になって
おり、ベクトルデータのエレメント間圧縮処理の時のみ
マスクカウント回路14の出力を選択する。
対応に独立して設けられているベクトルレジスタ12a〜1
2dに対応して書き込み指示信号を発行する構成になって
おり、ベクトルデータのエレメント間圧縮処理の時のみ
マスクカウント回路14の出力を選択する。
以上のように本実施例によれば、エレメント間圧縮処
理において、圧縮された一行の書き込みはベクトルレジ
スタへの一度のアクセスで済み、また、その制御も、順
次、一定数迄、有効マスクビットの数を数えるという単
純な方法により実現できるため、従来に比べ、簡易なハ
ードウェアで本実施例に係るベクトル処理装置を実現で
きる。
理において、圧縮された一行の書き込みはベクトルレジ
スタへの一度のアクセスで済み、また、その制御も、順
次、一定数迄、有効マスクビットの数を数えるという単
純な方法により実現できるため、従来に比べ、簡易なハ
ードウェアで本実施例に係るベクトル処理装置を実現で
きる。
なお、本実施例においては、アライナー回路をクロス
バスィッチ構造としたが、前記したように本実施例によ
る圧縮処理においては、ベクトルデータの並び替えは1
ベクトルエレメントデータ毎に順次行われる。したがっ
て、アライナー回路をタイムスィッチ構造等にすること
が可能であり、これにより、さらに、ハードウェア量を
削減することができる。
バスィッチ構造としたが、前記したように本実施例によ
る圧縮処理においては、ベクトルデータの並び替えは1
ベクトルエレメントデータ毎に順次行われる。したがっ
て、アライナー回路をタイムスィッチ構造等にすること
が可能であり、これにより、さらに、ハードウェア量を
削減することができる。
次に、ベクトルデータのエレメント間拡張命令処理時
の動作について説明する。
の動作について説明する。
ベクトルデータ読出し制御4は、ベクトルデータのエ
レメント間拡張命令の実行時には、ベクトルレジスタ1a
〜1dに保持しているベクトルデータの読出し指示に当る
カウントアップ指示発行に際し、ベクトルマスクレジス
タ3a〜3dからマスクビットを読み出して、順次、検査
し、マスクビットが‘1'の時、すなわちベクトルエレメ
ントデータが有効の時、そしてこのマスクビットが最初
の有効ビットであった時、読出しアドレス発生回路2aに
カウントアップ指示を送出し、ベクトルレジスタ1aから
ベクトルデータを読出す。次に、また読出されたマスク
ビットが有効のとき読出しアドレス発生回路2b、その次
は2cとカウントアップ指示を送出し、順次マスクビット
が有効であるごとにそれぞれ独立に読出しアドレス発生
回路2a〜2bにカウントアップ指示を送出する。
レメント間拡張命令の実行時には、ベクトルレジスタ1a
〜1dに保持しているベクトルデータの読出し指示に当る
カウントアップ指示発行に際し、ベクトルマスクレジス
タ3a〜3dからマスクビットを読み出して、順次、検査
し、マスクビットが‘1'の時、すなわちベクトルエレメ
ントデータが有効の時、そしてこのマスクビットが最初
の有効ビットであった時、読出しアドレス発生回路2aに
カウントアップ指示を送出し、ベクトルレジスタ1aから
ベクトルデータを読出す。次に、また読出されたマスク
ビットが有効のとき読出しアドレス発生回路2b、その次
は2cとカウントアップ指示を送出し、順次マスクビット
が有効であるごとにそれぞれ独立に読出しアドレス発生
回路2a〜2bにカウントアップ指示を送出する。
これにより、ベクトルデータのエレメント間拡張命令
処理のとき、対応するマスクビットが‘1'のときのみデ
ータバッファ6a〜6dに、新たなベクトルエレメントデー
タはセットされる。
処理のとき、対応するマスクビットが‘1'のときのみデ
ータバッファ6a〜6dに、新たなベクトルエレメントデー
タはセットされる。
データバッファ6a〜6dの有効データは、マスクデータ
バッファ10a〜10dの内容において‘1'が立っているデー
タバッファ8a〜8dに対して、アライナー回路7を通して
乗り換える。たとえばマスクデータバッファ10a〜10dの
内容が'1001'であり、データバッファ6a〜6bにのみベク
トルレジスタ1a〜1dよりのデータが転送されている場合
は、データバッファ6aの内容をデータバッファ8aに、デ
ータバッファ6bの内容をデータバッファ8dにというよう
に、アライナー回路7を通して乗り換える。
バッファ10a〜10dの内容において‘1'が立っているデー
タバッファ8a〜8dに対して、アライナー回路7を通して
乗り換える。たとえばマスクデータバッファ10a〜10dの
内容が'1001'であり、データバッファ6a〜6bにのみベク
トルレジスタ1a〜1dよりのデータが転送されている場合
は、データバッファ6aの内容をデータバッファ8aに、デ
ータバッファ6bの内容をデータバッファ8dにというよう
に、アライナー回路7を通して乗り換える。
マスクデータバッファ10a〜10dにはマスクデータバッ
ファ9a〜9dの内容が転送される。
ファ9a〜9dの内容が転送される。
セレクタ16a〜16dは、マスクデータバッファ10a〜10d
の内容が有効であるエレメントに対応するのベクトルレ
ジスタ12a〜12dに対してのみ書き込み指示信号を発生す
る。このことにより有効ベクトルデータのみをベクトル
レジスタ12a〜12dに書き込むことができる。
の内容が有効であるエレメントに対応するのベクトルレ
ジスタ12a〜12dに対してのみ書き込み指示信号を発生す
る。このことにより有効ベクトルデータのみをベクトル
レジスタ12a〜12dに書き込むことができる。
以上の処理により、拡張処理が実現できる。
以上のように、本実施例によれば、前記エレメントデ
ータの乗り換え等の処理に先立って、圧縮処理されたデ
ータから拡張処理後の一行に含まれるデータを抽出し、
その後拡張処理後の一行を単位として処理を行うため、
以降の処理が簡易に行える。特に、拡張処理前の行が、
処理後、異なる行にまたがる場合の処理においても、特
別な処理を必要としない。したがって、本実施例によれ
ば、少ないハードウェアで拡張処理を実現できるベクト
ルプロセッサを提供することができる。
ータの乗り換え等の処理に先立って、圧縮処理されたデ
ータから拡張処理後の一行に含まれるデータを抽出し、
その後拡張処理後の一行を単位として処理を行うため、
以降の処理が簡易に行える。特に、拡張処理前の行が、
処理後、異なる行にまたがる場合の処理においても、特
別な処理を必要としない。したがって、本実施例によれ
ば、少ないハードウェアで拡張処理を実現できるベクト
ルプロセッサを提供することができる。
なお、本実施例においては、圧縮命令処理と拡張命令
処理を共に実現できるベクトル処理装置につき示した
が、これらの処理の一方のみを独立に実現するようにし
ても良い。また、本実施例データバッファ間の転送(5a
〜cと6a〜c間、8a〜cと11a〜c間)をシリアル転送
としているが、これは、ハードウェア量を削減するため
の例として示したものであり、パラレル転送としても良
い。
処理を共に実現できるベクトル処理装置につき示した
が、これらの処理の一方のみを独立に実現するようにし
ても良い。また、本実施例データバッファ間の転送(5a
〜cと6a〜c間、8a〜cと11a〜c間)をシリアル転送
としているが、これは、ハードウェア量を削減するため
の例として示したものであり、パラレル転送としても良
い。
[発明の効果] 以上のように、本発明によれば、ベクトルデータの圧
縮、拡張を簡易な制御によりハードウェアの物理量増加
を招くことなく実現できるベクトル処理装置を提供する
ことができる。
縮、拡張を簡易な制御によりハードウェアの物理量増加
を招くことなく実現できるベクトル処理装置を提供する
ことができる。
第1図は本発明の一実施例に係るベクトル処理装置の構
成を示すブロック図である、第2図はベクトルデータの
圧縮および拡張処理の概念を示す説明図である。 1a〜d……ベクトルレジスタ、2a〜d……読出しアドレ
ス発生回路、3a〜d……ベクトルマスクレジスタ、4…
…ベクトルデータ読出し制御回路、6a〜d……データバ
ッファ、7……アライナー回路、8a〜d……データバッ
ファ、9a〜d……マスクデータバッファ、10a〜d……
マスクデータバッファ、11a〜d……データバッファ、1
2a〜d……ベクトルレジスタ、13a〜d……書き込みア
ドレス発生回路、14……マスクカウント回路、15……ベ
クトルデータ書き込み制御回路、16a〜d……セレク
タ、17a〜d……セレクタ。
成を示すブロック図である、第2図はベクトルデータの
圧縮および拡張処理の概念を示す説明図である。 1a〜d……ベクトルレジスタ、2a〜d……読出しアドレ
ス発生回路、3a〜d……ベクトルマスクレジスタ、4…
…ベクトルデータ読出し制御回路、6a〜d……データバ
ッファ、7……アライナー回路、8a〜d……データバッ
ファ、9a〜d……マスクデータバッファ、10a〜d……
マスクデータバッファ、11a〜d……データバッファ、1
2a〜d……ベクトルレジスタ、13a〜d……書き込みア
ドレス発生回路、14……マスクカウント回路、15……ベ
クトルデータ書き込み制御回路、16a〜d……セレク
タ、17a〜d……セレクタ。
Claims (1)
- 【請求項1】ベクトルデータを構成する複数のベクトル
エレメントデータよりなるデータ列を複数行分保持する
第1のベクトルレジスタと、 前記ベクトルデータを構成する複数のベクトルエレメン
トデータよりなるデータ列を少なくとも1行分保持する
ための第2のベクトルレジスタと、 前記ベクトルエレメントデータを、前記データ列を構成
するベクトルエレメントデータ数分保持可能なデータバ
ッファと、 ベクトルエレメントデータの有効無効を示すマスクビッ
トを、前記第1のベクトルレジスタに格納された各ベク
トルエレメントデータに対応させて保持するベクトルマ
スクレジスタと、 前記データ列を単位として、第1のベクトルベクトルレ
ジスタより複数のベクトルエレメントデータを読み出す
読出手段と、 前記読出手段より読み出した複数のベクトルエレメント
データより、前記ベクトルマスクレジスタに格納された
マスクビットが有効を示すベクトルエレメントデータを
抽出し、抽出したベクトルエレメントを、前記読み出し
た複数のベクトルエレメントデータにおける並びの早い
ものから順番に、前記データバッファに格納するアライ
ナー手段と、 前記データバッファに前記データ列を構成するベクトル
エレメントデータ数分のベクトルエレメントデータが格
納されたときに、前記データバッファに格納されている
複数のベクトルエレメントデータを読み出し、これを前
記ベクトルデータを構成する複数のベクトルエレメント
データよりなるデータ列として、第2のベクトルレジス
タに書き込む書込み手段と、 を有することを特徴とするベクトルデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33594289A JP2928301B2 (ja) | 1989-12-25 | 1989-12-25 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33594289A JP2928301B2 (ja) | 1989-12-25 | 1989-12-25 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196257A JPH03196257A (ja) | 1991-08-27 |
| JP2928301B2 true JP2928301B2 (ja) | 1999-08-03 |
Family
ID=18294066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33594289A Expired - Lifetime JP2928301B2 (ja) | 1989-12-25 | 1989-12-25 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928301B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120254592A1 (en) * | 2011-04-01 | 2012-10-04 | Jesus Corbal San Adrian | Systems, apparatuses, and methods for expanding a memory source into a destination register and compressing a source register into a destination memory location |
| JP6767660B2 (ja) | 2017-01-27 | 2020-10-14 | 富士通株式会社 | プロセッサ、情報処理装置及びプロセッサの動作方法 |
-
1989
- 1989-12-25 JP JP33594289A patent/JP2928301B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03196257A (ja) | 1991-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5335235A (en) | FIFO based parity generator | |
| US5081700A (en) | Apparatus for high speed image rotation | |
| US4434502A (en) | Memory system handling a plurality of bits as a unit to be processed | |
| JPH09106342A (ja) | 並べ換え装置 | |
| WO1994029871A1 (en) | Method and apparatus for writing to memory components | |
| CA2000145C (en) | Data transfer controller | |
| JP2928301B2 (ja) | ベクトル処理装置 | |
| US5572198A (en) | Method and apparatus for routing in reduced switch matrices to provide one hundred percent coverage | |
| US5274589A (en) | Method and apparatus for writing and reading data to/from a memory | |
| JPS62146064A (ja) | マルチポ−トメモリ | |
| JP3103298B2 (ja) | Atmスイッチのアドレス生成回路 | |
| WO1989008293A1 (en) | Bit blitter with narrow shift register | |
| JP3256442B2 (ja) | データ転送制御回路 | |
| JP3704367B2 (ja) | スイッチ回路 | |
| SU1472909A1 (ru) | Запоминающее устройство с динамической адресацией | |
| JPH01134544A (ja) | メモリアクセス方式 | |
| SU1476434A1 (ru) | Устройство дл программного управлени технологическим оборудованием | |
| JPS61116496A (ja) | 時間スイツチモジユ−ル | |
| JP3039043B2 (ja) | 並列プロセッサ | |
| JPH037977B2 (ja) | ||
| JPH03260728A (ja) | レジスタのデータ書込み方式 | |
| JPH0738167B2 (ja) | データ転送方法 | |
| JPH04359386A (ja) | 画像処理装置 | |
| JPS62164332A (ja) | デ−タ暗号化方式 | |
| JPS63231526A (ja) | ソ−ト処理装置 |