Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2928592B2 - 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置 - Google Patents
[go: Go Back, main page]

JP2928592B2 - 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置 - Google Patents

半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置

Info

Publication number
JP2928592B2
JP2928592B2 JP2159734A JP15973490A JP2928592B2 JP 2928592 B2 JP2928592 B2 JP 2928592B2 JP 2159734 A JP2159734 A JP 2159734A JP 15973490 A JP15973490 A JP 15973490A JP 2928592 B2 JP2928592 B2 JP 2928592B2
Authority
JP
Japan
Prior art keywords
probe
conductive layer
inspection apparatus
forming
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2159734A
Other languages
English (en)
Other versions
JPH0451535A (ja
Inventor
進 春日部
隆一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2159734A priority Critical patent/JP2928592B2/ja
Priority to US07/711,864 priority patent/US5191708A/en
Publication of JPH0451535A publication Critical patent/JPH0451535A/ja
Application granted granted Critical
Publication of JP2928592B2 publication Critical patent/JP2928592B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LISに代表される半導体装置の検査装置用
のプローブヘッドとその検査装置に係り、特に高密度多
ピン化において高精度にプローブを形成したプローブヘ
ッドとその検査装置に関する。
〔従来の技術〕
半導体LSIの電極パッドに接触して電気信号を検査装
置に伝送するプローブヘッドとして、従来の装置は、例
えばテストプローブを形成するのに、予め準備されたプ
ローブを個別にプローブヘッド構造体に設けた貫通孔に
挿入した構造のものである。また、プローブの先端部
は、電気的接触特性を向上させるため尖鋭化する必要が
あり、プローブをプローブヘッド構造体に固着させた
後、切削，研磨により平坦面を得てエッチングによりそ
の先端を半球状もしくは円錐状に露出形成している。な
お、この種の装置として関連するものには例えば特開昭
61−80067号が挙げられる。
〔発明が解決しようとする課題〕
上記従来技術は、プローブの高密度多ピン化の点につ
いて配慮されておらず、プローブの組立性やプローブ先
端部位置の高精度化に解決すべき技術上の課題があっ
た。つまり、従来技術では貫通開孔を有するプローブヘ
ッド構造体にプローブを個々に挿入して組立てるため、
プローブの高密度化，多ピン化に対して高精度な挿入組
立技術が必要となり、一定の限界がある。更に、挿入し
たプローブの先端部は、特に半導体ウェハの電極パッド
（はんだバンプ）に接触する先端部の場合、スプリング
性がない状態で、ピンとパッド間との接触抵抗特性を確
保するための一定エリア（１チップ）内で、高さ方向及
び横方向の位置を高精度でそろえる必要がある。従来技
術では、プローブの先端部をエッチングにより形成して
いるが、特に先端部の位置について高精度化の必要性が
配慮されていない。
本発明の目的は、上記課題を解決することにあり、プ
ローブヘッド部のピン組立性を向上させると共に、信頼
性の高い高精度ピン立てを実現させるプローブヘッドの
製造方法及びそれを用いた半導体LSI検査装置を提供す
ることにある。
〔課題を解決するための手段〕
本発明は、上記目的を達成するために、配線基板と、
該配線基板上に形成されかつ該配線基板と電気的に接続
された複数個の電極パッドと、該電極パッドに対応して
形成されかつ該電極パッドと電気的に接続されたプロー
ブとを備え、該プローブを該電極パッド上に形成された
ほぼプローブの高さと同じ高さを有する筒状の第一の導
電層と該筒状の第一の導電層上に形成され該第一の導電
層よりも小径の第二の導電層とで構成し、該第二の導電
層を被検査物に接触させて電気信号を検査装置本体に伝
送するように構成したものである。
また、前記プローブ表面に金属めっきを施したもので
ある。
また、前記電極パッドと前記第一の導電層とを少なく
とも導電接着層を介して電気的に接続するものである。
また、被検査物を支持する試料台と、該試料台に載置
された被検査物にプローブを電気的に接続させるプロー
ブヘッドとを備え、該プローブヘッドを介して該被検査
物の電気的な検査を行う検査装置において、該プローブ
ヘッドが配線基板と該配線基板上に形成されかつ該配線
基板と電気的に接続された複数個の電極パッドと該電極
パッドに対応して形成されかつ該電極パッドと電気的に
接続されたプローブとを備え、該プローブを該電極パッ
ド上に形成されたほぼプローブの高さと同じ高さを有す
る筒状の第一の導電層と該筒状の第一の導電層上に形成
され該第一の導電層よりも小径の第二の導電層とで構成
し、該第二の導電層を被検査物に接触させて電気信号を
検査装置本体に伝送するように構成したものである。
また、前記プローブ表面に金属めっきを施したもので
ある。
また、前記電極パッドと前記第一の導電層とを少なく
とも導電接着層を介して電気的に接続するものである。
〔作用〕
配線基板上に電極パッドを形成後、接着力向上用の導
電接着層を形成した上にプローブ形成用下部導電層を形
成した基板を用い所望するマスクパターンを用いてエッ
チングによりプローブ先端形成用上部導電層を形成する
パターンを形成し、このパターンを用いてプローブ先端
形成用上部導電層を形成すると共に必要に応じてその表
面をプローブの必要とする高さに相当する厚さに平坦化
し、このマスクパターンを除去した後に、プローブ先端
形成用上部導電層を覆う所望とするマスクパターンを用
いてプローブ形成用下部導電層をエッチングしてプロー
ブを一括形成すると、高密度多ピン化においてプローブ
ヘッド部のピン組立性を向上させることができる。
更に、プローブ先端部となるプローブ先端形成用上部
導電層の表面を平滑にして上記電極パッド部の中央に位
置する部分に微小なフラット面が残るようにすることに
より、ピン先端部の高さ方向バラツキをプローブ先端形
成用上部導電層の平滑面と同レベルにすることができ、
かつ横方向バラツキをマスクパターンの寸法精度に近い
レベルにもっていくことができるので、プローブヘッド
部の高精度ピン立てを実現させることができる。
前記半導体LSI検査装置によれば、たとえば、試料台
の変位によって、当該試料台に載置された被検査物を多
層配線基板に突設されたプローブに所定の距離まで接近
させる第１の段階と、圧電アクチュエータによる変位に
よって被検査物とプローブとを接触させる第２の段階と
を経て被検査物とプローブとを接触させることにより、
単に試料台の相対的な移動動作のみによる被検査物とプ
ローブとの接触動作に比較して、試料台や当該試料台の
駆動系などの慣性によるオーバーシュートに起因する被
検査物の過度の塑性変形が回避される。
これにより、プローブに接触する際の被検査物の過度
の塑性変形によって、プローブと被検査物との間に不安
定な隙間を生じることが回避され、検査中における被検
査物とプローブとの接触を安定に維持することができ
る。
〔実施例〕
以下、実施例により本発明を具体的に説明する。第１
図は、本発明の一実施例となる多層配線基板１上に多ピ
ンを形成するための製造プロセスを工程順に示したもの
である。
第１図（ａ）は、給電層と信号層（入出力）と接地層
とを有する多層配線基板１上にプローブ形成用下部導電
層２を形成した工程後を示す。多層配線基板１は厚膜セ
ラミック基板であり、両面にタングステン系の電極パッ
ド部3,4を形成し、これら両面のパッド3,4間は基板内の
配線構造体（図面省略）を介して相互に電気的に接続さ
れている。電極パッド部３の上には接着力向上用の導電
接着層５として例えばクロムを蒸着後、銅を蒸着する。
また電極パッド部３にはニッケルめっき6,電極パッド部
４にはニッケルめっき6,金めっき７を施している。導電
接着層５は必要に応じて形成すればよい。導電接着層５
を形成した上にプローブ形成用下部導電層２を例えば銅
めっきでほぼプローブの高さに相当する厚さの導電層を
形成し、ここでは表面をダイヤモンド砥粒による研磨に
より１μｍ以内に平坦化して厚さ50μｍの導電層を形成
した。
第１図（ｂ）は、プローブ形成用下部導電層２上にプ
ローブ先端形成用上部導電層８を形成するためのマスク
パターン９を形成した工程後を示す。マスクパターン９
としては、プローブ形成用下部導電層２上に厚さ20μｍ
の感光性ポリイミド層10を塗布し、プローブを形成する
ための電極パッドの中心軸上にプローブ先端形成用上部
導電層８用の円形パターンを露光，現像後、不要な部分
を除去することにより形成する。
次に第１図（ｃ）に示すように、めっきによりプロー
ブ先端形成用上部導電層８を形成する。プローブ先端形
成用上部導電層８としては、ニッケルあるいは銅あるい
はニッケル銅合金等の導電材を通常の電気めっきあるい
は無電解めっきによりプローブ先端形成用のマスクパタ
ーン９を埋めるように形成する。
第１図（ｄ）は、プローブ先端形成用上部導電層９を
形成後、必要に応じてプローブの高さを一定にするため
にグラインダ加工あるいは研磨などでブローブ先端形成
用４上部導電層８およびポリイミドのマスク10の表面を
平坦化した後、ポリイミドのマスク10を除去した工程後
を示す。
第１図（ｅ）は、上記プローブ形成用下部導電層２上
に、プローブ先端形成用上部導電層８を覆うようにマス
クパターン11を形成した工程後を示す。マスクパターン
11の材料としてはプローブ形成用下部導電層２上の厚さ
40μｍ程度の感光性ポリイミド12を塗布し、プローブを
形成するための電極パッドの中心軸上にプローブ先端形
成用上部導電層８を覆う円形パターンが残るように、露
光，現像後、不要な部分を除去することにより感光性ポ
リイミド層12を形成する。
第１図（ｆ）はプローブ形成用下部導電層２のエッチ
ング工程終了後を示す。例えば銅をプローブ形成用下部
導電層２として用いた場合、塩化第二銅と過酸化水素の
混合液をエッチング液としてシャワーエッチングすれば
よい。エッチングの条件を制御することにより、アンダ
ーカット（サイドエッチ，側面腐食ともいう）を積極的
に利用し、所望の形状となる様にプローブ形成用下部導
電層２を電極パッド部３近傍を残して除去することがで
きる。この結果、エッチング面13がマスク12を残した状
態で形成される。
さらに第１図（ｇ）に示すように、不要部のマスク12
を除去した後、導電接着層５の露出部分を電解エッチン
グにより除去することにより、電気的に分離し、微小な
先端部を有するプローブ14を形成する。
なお、この後にプローブ14の表面に金やロジュームの
めっき皮膜を形成することにより、電気的な接触特性を
安定にし、かつ向上させることができる。
プローブ形成用下部導電層２として銅を使用した場
合、プローブ14の形状までエッチング加工した後、表面
をニッケル（Ni）のような銅よりも硬度の高い金属でめ
っきあるいはスパッタ，蒸着などの表面処理をした後、
焼入れすることにより合金化して、硬度の高いプローブ
を形成することができる。さらにプローブ14の材質とし
てはモリブデン（Mo），チタン（Ti），クロム（Cr），
タンタル（Ta），ニオブ（Nb），銅−ベリリウム（Be）
基合金及び表面を銅よりも硬質の金属でメッキした銅基
材等でもよい。
本実施例によれば電極パッド部３のピッチとして0.2m
mで、高さ0.07mm,プローブ下部の直径0.1mmのプローブ
を2500ピン/10mm□の密度で製造できる。また、プロー
ブの高さの精度として＋10μｍ以内の精度を達成でき
る。更に、プローブの高さと幅の比を1:1としたまま電
極パッド部３のピッチとして50μｍまで本実施例では容
易に形成可能である。プローブの高さをｈとし、電極パ
ッド間のピッチをｄとしたとき、本実施例によればｈ＝
0.3〜5dを満足するプローブを容易に形成できる。
第１図（ｇ）に示したプローブ14を形成する他の形成
方法の実施例を第２図に示した。
第２図（ａ）は、前記の多層配線基板１の表面に形成
した電極パッド３上に接着力向上用の導電接着層５を形
成する工程に次いで、前記導電接着層５の上にほぼプロ
ーブの必要とする高さに相当する厚さの感光性ポリイミ
ド層15を積層形成し、プローブを形成するための電極パ
ッド３の中心軸上に、プローブ形成用下部導電層２を形
成用の円形パターンを、前記感光性ポリイミド層15を露
光，現像後、不要な部分を除去することにより形成した
工程後を示す。ここでは、感光性ポリイミド層15の厚さ
を60μｍとした。
次に、第２図（ｂ）に示すように、めっきによりプロ
ーブ形成用下部導電層２を形成し、必要に応じてプロー
ブの高さを一定にするために研磨してプローブ形成用下
部導電層２および感光性ポリイミド層15の表面を平坦化
する。ここでは、プローブ形成用下部導電層２として
は、ニッケルあるいは銅を通常の電気めっきによりマス
クパターン16を埋めるように形成し、研磨はダイヤモン
ド砥粒により１μｍ以内に平坦化して厚さ50μｍの導電
層を形成した。
第２図（ｃ）は、プローブ形成用下部導電層２上に、
プローブ先端形成用上部導電層８を形成するためのマス
クパターン17を形成した工程後を示す。マスクパターン
17としては、プローブ形成用下部導電層２上に厚さ20μ
ｍの感光性ポリイミド層18を塗布し、プローブを形成す
るための電極パッドの中心軸上にプローブ先端形成用上
部導電層８用の円形パターンを露光，現像後、不要な部
分を除去することにより形成する。
第２図（ｄ）は、めっきによりプローブ先端形成用上
部導電層８を形成した後、必要に応じてプローブの高さ
を一定にするためにグラインダ加工あるいは研磨などで
プローブ先端形成用上部導電層８およびポリイミドのマ
スク18の表面を平坦化した工程後を示す。プローブ先端
形成用上部導電層８としては、ニッケルあるいは銅ある
いはニッケル銅合金等の導電材を通常の電気めっきある
いは無電解めっきによりプローブ先端形成用のマスクパ
ターン17を埋めるように形成する。
さらに、第２図（ｅ）に示すように、ポリイミド層18
および15を除去した後、導電接着層５の露出部分を電解
エッチングにより除去することにより、電気的に分離
し、微小な先端部を有するプローブ14を形成する。
なお、この後にプローブ14の表面処理を、第１図で述
べたごとく実施してもよい。
第３図は、プローブ形成用の配線基板としてスルーホ
ール基板を使用して、該基板を多層配線基板に接続した
一実施例を示したものである。
被検査対象である半導体LSIの電極に対応する位置
に、プローブ形成用の配線基板としてスルーホール45で
表裏両面が同一パターンの電極パッド間が電気的に相互
接続されたスルーホール基板40の両面を、必要に応じて
グラインダーあるいはダイヤモンド砥粒による研磨など
によって平坦化処理した後、必要に応じてNiめっきある
いはAuめっきをして電極パッド41を形成し、該スルーホ
ール基板40の表面に第１図あるいは第２図に示した多ピ
ンを形成するための製造プロセスを実施し、前記の多ピ
ンを形成したスルーホール基板40の裏面と該スルーホー
ル基板40の電極パターンに対応する位置にはんだバンプ
接続用の電極42を有した多層配線基板43とはんだをバン
プ44により接続して、一体の多ピン形成基板を形成して
も良い。
これにより、多層配線基板43と比較して、スルーホー
ル基板40は多ピン形成部分にのみ必要面積を限定するこ
とができ小面積にすることができるため、表面の平面性
を容易に確保することができる。また、該スルーホール
基板40のみをはんだバンプ44を溶融して交換することに
より、プローブの交換を簡易，安価に実施することがで
きる。
第４図は、本発明のプローブを用いた一実施例である
検査装置の要部を示す説明図である。本実施例において
は、検査装置が半導体装置の製造におけるウェハプロー
バとして構成されている。
すなわち、ほぼ水平に設けられた試料台21の上には、
半導体ウェハ22（被検査物）が着脱自在に載置されてい
る。この半導体ウェハ22の表面には、外部接続電極とし
ての複数のはんだバンプ22aが形成されている。試料台2
1は、垂直な昇降軸23を介して、たとえばステッピング
モータなどからなる昇降駆動部24に支持され、さらにこ
の昇降駆動部24は、筐体25に支持されるＸ−Ｙステージ
26の上に固定されている。そして、Ｘ−Ｙステージ26の
水平面内における移動動作と、昇降駆動部24による上下
動などを組み合わせることにより、試料台21の水平およ
び垂直方向における位置決め動作が行われるものであ
る。また、試料台21には、図示しない回動機構が設けら
れており、水平面内における試料台21の回動変位が可能
にされている。
試料台21の上方には、当該試料台21に平行に対向する
姿勢でベース27が設けられ、このベース27の試料台21に
対する対向面には、プローブカード28および多層配線基
板１が水平に固定されている。この多層配線基板１に
は、半導体ウェハ22に形成された複数のはんだバンプ22
aの各々に一致するように所定のピッチで配列された前
記のプローブ14が垂直下向きに形成されており、各々の
プローブ14は、多層配線基板１に接続されたプローブカ
ード28に接続されるケーブル29を介してテスタ30に接続
されている。この場合、プローブカード28を支持するベ
ース27と、このベース27の上側の筐体25との間には、複
数のピエゾ素子などの圧電アクチェータ31が介設されて
おり、各々の圧電アクチュエータ31には、複数のケーブ
ル32を介して複数の駆動電源33が接続されている。この
圧電アクチュエータ31は、たとえば、100〜1000V程度の
電圧の印加によって、当該電圧に比例して長さ方向に10
〜100μｍ程度の伸びが生じるものである。そして、駆
動電源33から圧電アクチュエータ31に印加される電圧に
応じて当該圧電アクチュエータ31に発生する上下に伸縮
する方向の歪によって、多層配線基板１に形成されたプ
ローブ14の上下方向の微動動作が、オーバーシュートな
どを生ずることなく実現されるように構成されている。
複数の駆動電源33は、制御バス34を介してマイクロプ
ロセッサ35に接続されており、このマイクロプロセッサ
35によって統括して制御される構造とされている。同様
に、前述の昇降駆動部24の動作を制御する昇降駆動制御
部24aは、制御バス34を介してマイクロプロセッサ35に
接続されており、昇降駆動部24による試料台21の上下動
と、圧電アクチュエータ31による多層配線基板１の試料
台21に対する上下方向の微動動作とを連携して行わせる
ことを可能にしている。
なお、プローブの上下方向の動作量を検出する手段と
して、被検査物（はんだバンプ22aあるいはウェハ22の
表面）そのもの、あるいは、その近傍を、前記被検査物
で反射されるレーザの光路変化を検出することによって
当該被検査物の位置を検出するレーザ変位計36による試
料台21の位置情報を、当該試料台21の駆動機構に、変位
センサ制御部37が接続している制御バス34を介して帰還
して制御することにより、精密な昇降駆動を行わせるこ
とが可能である。
以下、本実施例の操作および効果について説明する。
試料台21の上に、半導体ウェハ22を固定し、Ｘ−Ｙス
テージ26および回動機構を用いて、該半導体ウェハ22に
形成されたはんだバンプ22aを、多層配線基板１に形成
されたプローブ14の直下に位置決め調整する。その後、
昇降駆動制御部24aを介して昇降駆動部24を作動させ、
試料台21を所定の高さまで上昇させることによって、多
層配線基板１のプローブ14の先端と試料台21に載置され
た半導体ウェハ22のはんだバンプ22aとを接触あるいは
非接触な状態で所定の距離まで接近させる。（第１の段
階） 次に、複数の駆動電源33の各々から複数の圧電アクチ
ュエータ31に対して所定の値まで徐々に電圧を印加する
ことにより、個々の圧電アクチュエータ31を所定量だけ
伸長させ、オーバーシュートなどを生じることなく、多
層配線基板１を試料台21に平行な姿勢を保ったまま当該
試料台21に所定の距離だけ下降させ、多層配線基板１に
形成されている複数のプローブ14の各々の先端を目的の
半導体素子における複数のはんだバンプ22aの各々に所
定量だけ確実にめり込ませ、個々のプローブ14とはんだ
バンプ22aとが電気的に確実に接続された状態にする
（第２の段階）。
この状態で、ケーブル29および複数のプローブ14など
を介して、半導体ウェハ22に形成された半導体素子とテ
スタ30との間で動作電力や動作試験信号などの授受を行
い、当該半導体素子の動作特性の可否などを判別する。
上記の一連の操作が半導体ウェハ22に形成された複数の
半導体素子の各々について実施され、動作特性の可否な
どが判別される。
その結果、前記のプローブ先端部の高さ方向のバラツ
キが極めて小さなプローブヘッドを使用して、上記の一
連の操作で半導体ウェハの検査を行うことにより、試料
台21や当該試料台の駆動系などの慣性によるオーバーシ
ュートに起因するはんだバンプ22aの過度の塑性変形に
よって、プローブ14とはんだバンプ22aとの間に不安定
な隙間を生じることが回避され、検査中におけるはんだ
バンプ22aとプローブ14との接触を安定に維持できる検
査装置が実現できる。
〔発明の効果〕
本発明によれば、プローブの高密度多ピン化におい
て、配線基板の電極パッド部に高密度かつ高品質の多ピ
ンを一括形成することができるのでピン立ての組立性を
大幅に向上させる効果がある。
更に、ピン先端部の高さ方向バラツキをプローブ先端
形成用上部導電層の面と同レベルにでき、かつ横方向バ
ラツキをマスクパターンの寸法精度に近いレベルにもっ
ていくことができるので、プローブヘッド部のピン先端
部位置精度を大幅に向上させる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の多ピンのプローブ基板を形
成する製造プロセスを示す断面図、第２図は本発明の多
ピンのプローブ基板を形成する基板部分の他の構成の一
実施例を示す断面図、第３図は本発明の多ピンのプロー
ブ基板を形成する他の実施例を示す断面図、第４図は本
発明に係る半導体LSI検査装置の要部を示す図である。 １……多層配線基板、 ２……プローブ形成用下部導電層、 ３……電極パッド部、４……電極パッド部、 ５……接着力向上用の導電接着層、 ６……ニッケルめっき、７……金めっき、 ８……プローブ形成用上部導電層、 ９……マスクパターン、 10……感光性ポリイミド層、 11……マスクパターン、 12……感光性ポリイミド層、 13……エッチング面、14……プローブ、 15……感光性ポリイミド層、 16……マスクパターン、17……マスクパターン、 18……感光性ポリイミド層、 21……試料台、22……半導体ウェハ、 21a……はんだバンプ、23……垂直な昇降軸、 24……昇降駆動部、24a……昇降駆動制御部、 25……筐体、26……Ｘ−Ｙステージ、 27……ベース、28……プローブカード、 29……ケーブル、30……テスタ、 31……圧電アクチュエータ、 32……ケーブル、33……駆動電源、 34……制御バス、 35……マイクロプロセッサ、 36……レーザ変位計、37……変位センサ制御部、 40……スルーホール基板、 41……電極パッド、 42……はんだバンプ接続用の電極、 43……多層配線基板、44……はんだバンプ、 45……スルーホール。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−141379（ＪＰ，Ａ) 特開 平２−224352（ＪＰ，Ａ) 特開 昭63−244749（ＪＰ，Ａ) 特開 平１−300532（ＪＰ，Ａ) 特開 平３−62546（ＪＰ，Ａ) 特許2590251（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 31/26 G01R 1/073

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】配線基板と、該配線基板上に形成されかつ
    該配線基板と電気的に接続された複数個の電極パッド
    と、該電極パッドに対応して形成されかつ該電極パッド
    と電気的に接続されたプローブとを備え、 該プローブを該電極パッド上に形成されたほぼプローブ
    の高さと同じ高さを有する筒状の第一の導電層と該筒状
    の第一の導電層上に形成され該第一の導電層よりも小径
    の第二の導電層とで構成し、該第二の導電層を被検査物
    に接触させて電気信号を検査装置本体に伝送するように
    構成したことを特徴とするプローブヘッド。
  2. 【請求項２】前記プローブ表面に金属めっきを施したこ
    とを特徴とする請求項１記載のプローブヘッド。
  3. 【請求項３】前記電極パッドと前記第一の導電層とを少
    なくとも導電接着層を介して電気的に接続することを特
    徴とする請求項１または２記載のプローブヘッド。
  4. 【請求項４】被検査物を支持する試料台と、該試料台に
    載置された被検査物にプローブを電気的に接続させるプ
    ローブヘッドとを備え、該プローブヘッドを介して該被
    検査物の電気的な検査を行う検査装置において、 該プローブヘッドが配線基板と該配線基板上に形成され
    かつ該配線基板と電気的に接続された複数個の電極パッ
    ドと該電極パッドに対応して形成されかつ該電極パッド
    と電気的に接続されたプローブとを備え、該プローブを
    該電極パッド上に形成されたほぼプローブの高さと同じ
    高さを有する筒状の第一の導電層と該筒状の第一の導電
    層上に形成され該第一の導電層よりも小径の第二の導電
    層とで構成し、該第二の導電層を被検査物に接触させて
    電気信号を検査装置本体に伝送するように構成したこと
    を特徴とする検査装置。
  5. 【請求項５】前記プローブ表面に金属めっきを施したこ
    とを特徴とする請求項４記載の検査装置。
  6. 【請求項６】前記電極パッドと前記第一の導電層とを少
    なくとも導電接着層を介して電気的に接続することを特
    徴とする請求項４または５記載の検査装置。
JP2159734A 1990-06-20 1990-06-20 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置 Expired - Fee Related JP2928592B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2159734A JP2928592B2 (ja) 1990-06-20 1990-06-20 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置
US07/711,864 US5191708A (en) 1990-06-20 1991-06-07 Manufacturing method of a probe head for semiconductor LSI inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2159734A JP2928592B2 (ja) 1990-06-20 1990-06-20 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10360286A Division JP3090132B2 (ja) 1998-12-18 1998-12-18 プローブヘッドの製造方法

Publications (2)

Publication Number Publication Date
JPH0451535A JPH0451535A (ja) 1992-02-20
JP2928592B2 true JP2928592B2 (ja) 1999-08-03

Family

ID=15700108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2159734A Expired - Fee Related JP2928592B2 (ja) 1990-06-20 1990-06-20 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置

Country Status (2)

Country Link
US (1) US5191708A (ja)
JP (1) JP2928592B2 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043563A (en) * 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US6482013B2 (en) 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6624648B2 (en) 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6525555B1 (en) * 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US6483328B1 (en) 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
JP3022312B2 (ja) * 1996-04-15 2000-03-21 日本電気株式会社 プローブカードの製造方法
AU3073797A (en) * 1996-05-17 1997-12-05 Formfactor, Inc. Wafer-level burn-in and test
EP1659410A3 (en) * 1996-05-17 2006-11-08 FormFactor, Inc. Contact tip structures for microelectronic interconnection elements and methods of making same
US6046599A (en) * 1996-05-20 2000-04-04 Microconnect, Inc. Method and device for making connection
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US6520778B1 (en) 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US7714235B1 (en) 1997-05-06 2010-05-11 Formfactor, Inc. Lithographically defined microelectronic contact structures
US6891360B1 (en) * 1997-10-02 2005-05-10 International Business Machines Corporation Plated probe structure
US6045431A (en) * 1997-12-23 2000-04-04 Speedfam Corporation Manufacture of thin-film magnetic heads
US6807734B2 (en) * 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6343369B1 (en) * 1998-09-15 2002-01-29 Microconnect, Inc. Methods for making contact device for making connection to an electronic circuit device and methods of using the same
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6675471B1 (en) * 1999-04-09 2004-01-13 Matsushita Electric Industrial Co., Ltd. Method of producing high-frequency modules
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US20070245553A1 (en) * 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7215131B1 (en) 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
DE19952943C2 (de) * 1999-11-03 2003-07-03 Infineon Technologies Ag Nadelkarten-Justageeinrichtung zur Planarisierung von Nadelsätzen einer Nadelkarte
US6431750B1 (en) 1999-12-14 2002-08-13 Sierra Lobo, Inc. Flexible temperature sensing probe
US6496026B1 (en) 2000-02-25 2002-12-17 Microconnect, Inc. Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6680617B2 (en) * 2000-09-20 2004-01-20 Neocera, Inc. Apertured probes for localized measurements of a material's complex permittivity and fabrication method
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
EP1407280B1 (en) * 2001-07-11 2005-11-23 Formfactor, Inc. Method of manufacturing a probe card
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
WO2003018865A1 (en) * 2001-08-24 2003-03-06 Nanonexus, Inc. Method and apparatus for producing uniform isotropic stresses in a sputtered film
TW583395B (en) * 2002-03-13 2004-04-11 Scs Hightech Inc Method for producing micro probe tips
US6732352B2 (en) * 2002-05-23 2004-05-04 Hewlett-Packard Development Company, L.P. System and method for creating probe masks
US20060074836A1 (en) * 2004-09-03 2006-04-06 Biowisdom Limited System and method for graphically displaying ontology data
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
US7362119B2 (en) * 2005-08-01 2008-04-22 Touchdown Technologies, Inc Torsion spring probe contactor design
US7245135B2 (en) * 2005-08-01 2007-07-17 Touchdown Technologies, Inc. Post and tip design for a probe contact
US20070075717A1 (en) * 2005-09-14 2007-04-05 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
US7888955B2 (en) * 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources
US7977959B2 (en) * 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
US7791361B2 (en) * 2007-12-10 2010-09-07 Touchdown Technologies, Inc. Planarizing probe card
US20090164931A1 (en) * 2007-12-19 2009-06-25 Formfactor, Inc. Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System
US20090224793A1 (en) * 2008-03-07 2009-09-10 Formfactor, Inc. Method And Apparatus For Designing A Custom Test System
US8122309B2 (en) * 2008-03-11 2012-02-21 Formfactor, Inc. Method and apparatus for processing failures during semiconductor device testing
US8095841B2 (en) * 2008-08-19 2012-01-10 Formfactor, Inc. Method and apparatus for testing semiconductor devices with autonomous expected value generation
US7944225B2 (en) 2008-09-26 2011-05-17 Formfactor, Inc. Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
GB201420245D0 (en) * 2014-11-14 2014-12-31 Bae Systems Plc Sensor manufacture
CN116754814B (zh) * 2023-08-11 2023-10-24 杭州朗迅科技股份有限公司 一种高密度探针卡及制备方法、测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590251B2 (ja) 1989-02-10 1997-03-12 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817192B2 (ja) * 1988-05-30 1996-02-21 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法
US5030318A (en) * 1989-09-28 1991-07-09 Polycon Corporation Method of making electrical probe diaphragms
JPH06180067A (ja) * 1992-12-14 1994-06-28 Sekisui House Ltd 外壁の施工用装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590251B2 (ja) 1989-02-10 1997-03-12 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置

Also Published As

Publication number Publication date
JPH0451535A (ja) 1992-02-20
US5191708A (en) 1993-03-09

Similar Documents

Publication Publication Date Title
JP2928592B2 (ja) 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置
US8575954B2 (en) Structures and processes for fabrication of probe card assemblies with multi-layer interconnect
US7126220B2 (en) Miniaturized contact spring
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
KR100588026B1 (ko) 프로브 헤드, 그 조립 방법 및 프로브 카드
KR100801395B1 (ko) 프로브 시트의 제조 방법
JP2001091539A (ja) マイクロファブリケーションで形成するコンタクトストラクチャ
JPH07114227B2 (ja) ウエハ試験用探触板
JPWO2004092749A1 (ja) 検査プローブ
CN103841759B (zh) 多层布线板及其制造方法
JPH10123174A (ja) プローブカードおよびプローブカードの製造方法
EP1774583A2 (en) Method and apparatus for producing co-planar bonding pads on a substrate
JP2590251B2 (ja) 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置
JP3090132B2 (ja) プローブヘッドの製造方法
JPH1144708A (ja) コンタクトプローブおよびその製造方法
JP3677027B2 (ja) 接続装置
JP2009098153A (ja) 薄膜プローブの製造方法
JP3658334B2 (ja) 半導体装置の製造方法
JP3563361B2 (ja) 半導体装置の製造方法
JPH09297154A (ja) 半導体ウエハの検査方法
JP3718133B2 (ja) 半導体装置の製造方法
JP3446636B2 (ja) コンタクトプローブ及びプローブ装置
JP3902294B2 (ja) コンタクトプローブおよびその製造方法
JP4343853B2 (ja) 接続装置および接続装置の製造方法
JP2008185596A (ja) 接続装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees