Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2929973B2 - Analog service channel circuit - Google Patents
[go: Go Back, main page]

JP2929973B2 - Analog service channel circuit - Google Patents

Analog service channel circuit

Info

Publication number
JP2929973B2
JP2929973B2 JP7177256A JP17725695A JP2929973B2 JP 2929973 B2 JP2929973 B2 JP 2929973B2 JP 7177256 A JP7177256 A JP 7177256A JP 17725695 A JP17725695 A JP 17725695A JP 2929973 B2 JP2929973 B2 JP 2929973B2
Authority
JP
Japan
Prior art keywords
asc
circuit
output
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7177256A
Other languages
Japanese (ja)
Other versions
JPH0927831A (en
Inventor
淳 安瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7177256A priority Critical patent/JP2929973B2/en
Publication of JPH0927831A publication Critical patent/JPH0927831A/en
Application granted granted Critical
Publication of JP2929973B2 publication Critical patent/JP2929973B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、デジタルマイクロ波通
信装置の復調器のアナログサービスチャンネル(以下A
SCと略す)回路において、電源投入時及び電源遮断時
不要なASC出力を阻止し、制御機器等に誤動作を生じ
ない構成を具備するASC回路に関する。
The present invention relates to an analog service channel (hereinafter referred to as A) for a demodulator of a digital microwave communication device.
The present invention relates to an ASC circuit having a configuration in which unnecessary ASC output is prevented when a power is turned on and when a power is turned off, and a malfunction does not occur in a control device or the like.

【0002】[0002]

【従来の技術】従来から多相PSK変調や多値直交振幅
変調方式において、主信号n値PSKやn値QAM変調
された搬送波を更にサービスチャンネル(以下ASC)
信号で周波数変調して伝送し受信側の搬送波再生回路に
おいてASC信号を復調するという方法が知られてい
る。上記従来の復調器に使用されているASC回路の一
例を図3、図4のブロック図と、図5のタイムチャート
により説明する。
2. Description of the Related Art Conventionally, in a multi-phase PSK modulation or a multi-level quadrature amplitude modulation system, a main signal n-ary PSK or n-ary QAM modulated carrier is further added to a service channel (hereinafter ASC).
There is known a method in which a signal is frequency-modulated and transmitted, and an ASC signal is demodulated in a carrier recovery circuit on the receiving side. An example of an ASC circuit used in the above-mentioned conventional demodulator will be described with reference to block diagrams of FIGS. 3 and 4 and a time chart of FIG.

【0003】図3は、ASC回路を含む復調器の主要ブ
ロックを示してる。本図において入力信号aは位相検波
器1に供給される。信号aは信号aの搬送波を中心周波
数とする再生搬送波を発生するVCO3から出力される
再生搬送波fと共に位相検波器1に入力され同相検波さ
れる。位相検波器1から出力された信号bは種々のデー
タ情報を含んでいるベースバンド信号である。
FIG. 3 shows main blocks of a demodulator including an ASC circuit. In the figure, an input signal a is supplied to a phase detector 1. The signal a is input to the phase detector 1 together with a reproduced carrier f output from the VCO 3 that generates a reproduced carrier having a center frequency of the carrier of the signal a, and is subjected to in-phase detection. The signal b output from the phase detector 1 is a baseband signal containing various data information.

【0004】ベースバンド信号bは識別器2へ入力され
たベースバンド信号bに含まれている諸信号が識別再生
さるA/D変換等の信号処理が行われ、復調された復調
主信号dと所定の変調位相ごとに識別された位相情報信
号cが出力される。この位相情報信号cにはASC信号
が含まれている。この位相情報信号cはAPC検出回路
4へ送られる。
The baseband signal b is subjected to signal processing such as A / D conversion in which various signals included in the baseband signal b input to the discriminator 2 are discriminated and reproduced. A phase information signal c identified for each predetermined modulation phase is output. The phase information signal c includes an ASC signal. This phase information signal c is sent to the APC detection circuit 4.

【0005】APC検出回路4へ送られた位相情報信号
cは所定の演算処理が行われ入力搬送波と再生搬送波と
の位相差を0に近づけるようにVCO3を制御する再生
搬送波制御信号eとして出力される。APC検出回路4
からの出力はASC回路5へと送られる。ASC回路5
では入力される再生搬送波制御信号eよりASC信号g
を検出し出力する。
The phase information signal c sent to the APC detection circuit 4 is output as a reproduced carrier control signal e for controlling the VCO 3 so that the phase difference between the input carrier and the reproduced carrier is made close to 0 after a predetermined arithmetic processing. You. APC detection circuit 4
Is sent to the ASC circuit 5. ASC circuit 5
ASC signal g from input reproduced carrier control signal e
Is detected and output.

【0006】図4はAPC検出回路の出力の再生搬送波
制御信号eからASC信号を送出するASC回路を示す
ものであり、ASC信号を一定のレベルに増幅する機能
を有している。正負の電源電圧+Eと−Eを供給され動
作するAPC検出回路4から出力された再生搬送波制御
信号eは、ASC回路5に入力される。
FIG. 4 shows an ASC circuit for transmitting an ASC signal from the reproduced carrier control signal e output from the APC detection circuit, and has a function of amplifying the ASC signal to a certain level. The reproduced carrier control signal e output from the APC detection circuit 4 which is supplied with the positive and negative power supply voltages + E and -E and is operated is input to the ASC circuit 5.

【0007】ASC回路5は、再生搬送波制御信号eか
らASC信号に用いられる周波数成分のみを検出し、A
SC信号gとして出力する。そして、ASC回路は、A
SC出力回路51と、ASC出力回路51の出力を帰還
抵抗53により必要なレベルに増幅する演算増幅器52
と、演算増幅器52の出力のASC信号g1に接続され
直流成分をカットするコンデンサー54と、外部出力の
インピーダンスの整合をとる整合用抵抗55と、平衡な
ASC信号g2,g3に変換して外部に出力するトラン
ス56より構成されていた。
The ASC circuit 5 detects only a frequency component used for the ASC signal from the reproduced carrier control signal e,
Output as SC signal g. And the ASC circuit is A
An SC output circuit 51 and an operational amplifier 52 for amplifying the output of the ASC output circuit 51 to a required level by a feedback resistor 53
, A capacitor 54 connected to the ASC signal g1 output from the operational amplifier 52 to cut the DC component, a matching resistor 55 for matching the impedance of the external output, and converting to the balanced ASC signals g2 and g3 to the outside. An output transformer 56 was provided.

【0008】図5は図4のタイムチャートである。本図
の(1)はAPC検出回路4に供給される電源電圧、
(2)はASC回路5から出力される一定の周波数帯域
内でランダムに周波数変動するASC信号である(但し
本図では簡単の為に一定の周波数で表す)。図4のよう
な構成の時APC検出回路4に供給される電源電圧+E
V,−EVが図5の如く、時間無しに投入,遮断が行わ
れたときASC回路の出力のASC信号は電源投入と同
時に出力し、遮断と同時に出力が停止される。
FIG. 5 is a time chart of FIG. (1) of the figure is a power supply voltage supplied to the APC detection circuit 4,
(2) is an ASC signal output from the ASC circuit 5 and having a frequency that fluctuates randomly within a certain frequency band (however, in this figure, it is represented by a fixed frequency for simplicity). The power supply voltage + E supplied to the APC detection circuit 4 in the configuration shown in FIG.
As shown in FIG. 5, when V and -EV are turned on and off without time, the ASC signal output from the ASC circuit is output at the same time as the power is turned on, and the output is stopped at the same time as the cutoff.

【0009】[0009]

【発明が解決しようとする課題】この従来の復調器のA
SC回路では、APC検出回路に供給される正負2極の
電源の投入、遮断が同時に行われているときには問題が
ないが、通常APC検出回路に供給されている正負2極
の電源は、同一復調器内の別の回路にも供給されてお
り、その負荷容量の差及びグランド電位からみた電源電
圧の差によって正負の電源供給の投入、遮断に時間差が
でてくる場合がある。
SUMMARY OF THE INVENTION
In the SC circuit, there is no problem when the positive and negative power supplies supplied to the APC detection circuit are simultaneously turned on and off, but the positive and negative power supplies normally supplied to the APC detection circuit have the same demodulation. It is also supplied to another circuit in the device, and there may be a time difference between turning on and off the positive and negative power supply due to the difference in the load capacity and the difference in the power supply voltage from the ground potential.

【0010】正負2極の電源の投入,遮断に時間差が出
たとき、どちらか一方の電源が先に投入されることによ
りAPC検出回路より出力される信号が雑音となってA
SC回路より出力され、通信制御及び監視システムに誤
動作を生じさするという欠点を有している。
When there is a time difference between the turning on and off of the positive and negative bipolar power supplies, the signal output from the APC detection circuit becomes noise when one of the power supplies is turned on first, resulting in noise.
It has a drawback that it is output from the SC circuit and causes a malfunction in the communication control and monitoring system.

【0011】すなわち、図6は図4の構成において、正
負電源電圧の投入、遮断に時間差が生じた場合のタイム
チャートを示した図である。
That is, FIG. 6 is a diagram showing a time chart in a case where there is a time difference between the turning on and off of the positive and negative power supply voltages in the configuration of FIG.

【0012】本図の(1)において、APC検出回路に
供給される電源電圧の正電源(+E)が負電源(−E)
よりもt1だけ遅れて投入され、またt2だけ遅らせて
遮断された場合の状態を示している。
In FIG. 1A, the positive power supply (+ E) of the power supply voltage supplied to the APC detection circuit is changed to the negative power supply (-E).
It shows a state in which the power supply is turned on with a delay of t1 and the power is turned off with a delay of t2.

【0013】この場合、(2)に示されるASC出力回
路51の出力gにはAPC検出回路4が正常に動作しな
いため上記時間差が生じている時間にk1,k2の雑音
が発生している。この雑音は、(3)に示されるごとく
ASC回路5の出力g1,g2にも増幅されてk1′,
k2′に出力される。
In this case, since the APC detection circuit 4 does not operate normally in the output g of the ASC output circuit 51 shown in (2), noises of k1 and k2 are generated at the time when the time difference occurs. This noise is also amplified by the outputs g1 and g2 of the ASC circuit 5 as shown in (3), and k1 ',
k2 '.

【0014】このような雑音の発生を防止するため、図
7に示すようなASC回路が用いられていきた。
In order to prevent the generation of such noise, an ASC circuit as shown in FIG. 7 has been used.

【0015】すなわち、増幅器52の出力にNPNトラ
ンジスタ62とPNPトランジスタ63を接続し、例え
ば負の電源(−E)のみ投入されている場合には、トラ
ンジスタ63がオンとなり増幅器52の出力を強制的に
上記トランジスタのコレクタ端子に接続されたグランド
電位にしている。
That is, when the NPN transistor 62 and the PNP transistor 63 are connected to the output of the amplifier 52, for example, when only the negative power supply (-E) is turned on, the transistor 63 is turned on and the output of the amplifier 52 is forced. To the ground potential connected to the collector terminal of the transistor.

【0016】本動作は、同様に正の電源(+E)のみ投
入された場合にも適用しうる。
This operation can also be applied when only the positive power supply (+ E) is turned on.

【0017】この結果、ASC回路5より雑音が出力さ
れることを防止している。
As a result, output of noise from the ASC circuit 5 is prevented.

【0018】しかし、本回路ではトランジスタ62,6
3がオンの状態の場合にはエミッタ,コレクタ間順方向
電圧VCEがわずかに発生するため正負電源の投入,遮断
の時間差による雑音が完全に阻止することはできず、図
8に示すタイムチャートの(3)のごとく、雑音k3,
k4が発生する。よって、本回路においても完全に上記
雑音を防止することができない欠点を有している。
However, in this circuit, the transistors 62, 6
3 is in the ON state, a slight forward voltage VCE is generated between the emitter and the collector, so that noise due to the time difference between the turning on and off of the positive and negative power cannot be completely prevented, and the time chart shown in FIG. As in (3), the noise k3
k4 occurs. Therefore, this circuit has a disadvantage that the noise cannot be completely prevented.

【0019】本発明の目的は、上記の問題点を解決する
ために、正負2極の電源電圧を監視し電源の投入,遮断
に時間差が出てどちらか一方の電源が先に投入されたと
き、APC検出回路より出力される信号が雑音となって
ASC回路より出力されるのを阻止しASC信号で信号
制御及び監視システムが誤動作しないASC回路を提供
することにある。
An object of the present invention is to solve the above-mentioned problem by monitoring the power supply voltage of the positive and negative poles and detecting a time lag between turning on and off the power supply and turning on either of the power supplies first. An object of the present invention is to provide an ASC circuit which prevents a signal output from an APC detection circuit from being output from the ASC circuit as noise and prevents a signal control and monitoring system from malfunctioning with an ASC signal.

【0020】[0020]

【課題を解決するための手段】本発明のASC回路は、
デジタルマイクロ波通信の復調器で、再生搬送波を発生
するVCOと主信号で変調された搬送波に対して更にサ
ービスチャンネル信号で周波数変調がかけられた複合変
調波入力信号と前記VCOからの再生搬送波とを受けて
複合搬送波信号を位相検波する位相検波器と、該位相検
波器で検波され出力されたベースバンド信号を受けてベ
ースバンド信号に含まれている情報を識別再生して位相
情報信号を出力する識別器と、該識別器からの位相情報
を受けて所定の演算処理を行い前記複合変調波入力信号
を搬送波と再生搬送波との位相差をなくす様に前記VC
Oを制御ずる再生搬送波制御信号を出力するAPC検出
回路と、該APC検波回路から出力される前記再生搬送
波制御信号を受けてサービスチャンネル信号を出力させ
るASC回路において、前記APC回路に供給される正
負2電源電圧を監視し何れか一方の極性が異常のとき検
出しASC回路の出力を停止する手段を備えている。
An ASC circuit according to the present invention comprises:
In a demodulator for digital microwave communication, a VCO for generating a reproduced carrier, a composite modulated wave input signal obtained by further frequency-modulating a carrier modulated by a main signal with a service channel signal, and a reproduced carrier from the VCO. Receiving the baseband signal detected and output by the phase detector, identifying and reproducing information included in the baseband signal, and outputting a phase information signal And a VC which receives the phase information from the discriminator and performs predetermined arithmetic processing so as to eliminate the phase difference between the carrier wave and the reproduced carrier wave.
An APC detection circuit for outputting a reproduced carrier control signal for controlling O, and an ASC circuit for receiving the reproduced carrier control signal output from the APC detection circuit and outputting a service channel signal, the positive and negative signals supplied to the APC circuit. 2. A means for monitoring the power supply voltage, detecting when one of the polarities is abnormal, and stopping the output of the ASC circuit.

【0021】[0021]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0022】図1は前述した図3内のASC回路5で本
発明の一実施例を示すブロック図である。図1のAPC
検出回路4は正負の電源電圧+Eと−Eによって動作し
ている。
FIG. 1 is a block diagram showing one embodiment of the present invention using the ASC circuit 5 shown in FIG. APC in FIG.
The detection circuit 4 operates with positive and negative power supply voltages + E and -E.

【0023】APC検出回路4から出力された再生搬送
波制御信号eは、ASC回路5に入力されASC信号g
をASC出力回路51から出力し、演算増幅器52と帰
還抵抗53により必要なレベルに増幅されたASC信号
g1は、直流成分をカットするコンデンサー54を通し
た後に電源電圧検出部7に入力される。
The reproduced carrier control signal e output from the APC detection circuit 4 is input to the ASC circuit 5 and the ASC signal g
Is output from an ASC output circuit 51, and an ASC signal g1 amplified to a required level by an operational amplifier 52 and a feedback resistor 53 is input to a power supply voltage detecting unit 7 after passing through a capacitor 54 for cutting a DC component.

【0024】電源電圧検出部7から送出された信号は出
力のインピーダンスを合わせる抵抗55を通し平衡なA
SC信号g2,g3に変換するトランス56より復調さ
れたASC信号として外部に出力される。
The signal transmitted from the power supply voltage detecting section 7 passes through a resistor 55 for adjusting the impedance of the output and the balanced A
It is output to the outside as an ASC signal demodulated by a transformer 56 that converts the signal into SC signals g2 and g3.

【0025】 電源電圧検出部7の構成について図1を
用いて説明する。PINダイオード71のアノード側に
は直流カット用コンデンサー54と正極電源+Eに接続
された抵抗70が接続されている。また、カソード側に
は直流成分カット用コンデンサー76と0V電位である
グランド電位(G)に接続された抵抗72が接続されて
いる。またPINダイオード74のカソード側には、前
段の直流成分カット用コンデンサー76と負極電源−E
に接続された抵抗73が接続されている。さらに、アノ
ード側には直流成分カット用コンデンサー75と0V電
位であるGに接続された抵抗77が接続されている。な
お、コンデンサー75は出力のインピーダンス整合用抵
抗55に接続されている。
The configuration of the power supply voltage detector 7 will be described with reference to FIG. On the anode side of the PIN diode 71, a DC cut capacitor 54 and a resistor 70 connected to the positive electrode power supply + E are connected. A DC component cutting capacitor 76 and a resistor 72 connected to a ground potential (G) of 0 V are connected to the cathode side. A DC component cutting capacitor 76 of the preceding stage and a negative power supply -E are provided on the cathode side of the PIN diode 74.
Is connected to the resistor 73. Further, on the anode side, a DC component cutting capacitor 75 and a resistor 77 connected to G which is a potential of 0 V are connected. The capacitor 75 is connected to the output impedance matching resistor 55.

【0026】次に電源電圧検出回路部7の動作を図2の
ごとく正負2極の電源の投入及び遮断に時間差がある場
合のタイムチャートを用いて説明する。
Next, the operation of the power supply voltage detection circuit section 7 will be described with reference to a time chart in the case where there is a time lag between the turning on and off of the positive and negative power supplies as shown in FIG.

【0027】APC検出回路4に供給される電源−E、
+Eの投入に時間差が生じた場合に印加される電源と同
極性の雑音がAPC検出回路4より発生し、ASC回路
51の出力のASC信号gにt1時間だけ図の(2)
のk1部のように現れる。
The power supply -E supplied to the APC detection circuit 4
+ Power of the same polarity noise that time difference to the insertion is applied in the case resulting in E is generated from APC detection circuit 4, only t1 hours ASC signal g output of ASC circuit 51 of FIG. 2 (2)
It appears like the k1 part.

【0028】同様に電源遮断時にもt2時間においてk
2部のように発生する。最初に、電源電圧検出部7の動
作を、時間t1だけ正電源+Eよりも早く負電源−Eが
投入された場合について説明する。PINダイオード7
、74は一定の直流順バイアス電流により定まる直線
性の良い抵抗として働くPINダイオードである。PI
Nダイオード74は、−Eの電圧が抵抗73に印加され
ることにより抵抗73と抵抗77で決まる電流が流れ
オン状態となり小さな抵抗値となる
Similarly, when the power is turned off, the time t2 is equal to k.
Occurs as two parts. First, the operation of the power supply voltage detection unit 7
The negative power supply -E is released earlier than the positive power supply + E by the time t1.
The case where the input is performed will be described. PIN diode 7
Reference numerals 1 and 74 denote PIN diodes which function as resistors having good linearity determined by a constant DC forward bias current . PI
When a voltage −E is applied to the resistor 73, a current determined by the resistors 73 and 77 flows through the N diode 74.
It turns on and has a small resistance value .

【0029】一方、PINダイオード71は+Eの電源
が抵抗70に印加されない限り直流バイアス電流が流れ
ずPINダイオード71の抵抗値は無限大となり(2)
のk1部の雑音信号は電源電圧検出部7から出力される
ことはない。同様にt2時間だけ正電源+Eよりも早く
負電源−Eが遮断されたときもPINダイオード74は
抵抗73に印加されていた電圧0Vになるので直流バイ
アス電流で流れず(2)のk2部の雑音信号は電源電圧
検出部7より出力されない。
On the other hand, the DC bias current does not flow in the PIN diode 71 unless the + E power supply is applied to the resistor 70, and the resistance value of the PIN diode 71 becomes infinite (2).
Is not output from the power supply voltage detector 7. Similarly, when the negative power supply -E is cut off earlier than the positive power supply + E by the time t2, the voltage of the PIN diode 74 becomes 0 V applied to the resistor 73. The noise signal is not output from the power supply voltage detection unit 7.

【0030】従って(3)の如く正負2極の電源が正常
に印加されている間のみASC回路5よりASC信号が
出力される。負極側電源−Eが先に投入、遮断される場
合を以上説明したが、正極側電源+Eが先に投入、遮断
された場合にも同様の効果が得られるのは勿論のことで
ある。
Accordingly, the ASC signal is output from the ASC circuit 5 only when the positive and negative bipolar power supplies are normally applied as shown in (3). The case where the negative power supply -E is turned on and off first has been described above, but the same effect can be naturally obtained when the positive power supply + E is turned on and off first.

【0031】本回路は以上説明したようにPINダイオ
ードに正,負両電源の電圧に基づいて直流バイアス電流
が流れない限りASC信号出力を発生しないため上述し
た雑音は完生に抑圧できる効果を有している。
As described above, this circuit does not generate an ASC signal output unless a DC bias current flows through the PIN diode based on the voltages of the positive and negative power supplies, so that the above-described noise can be completely suppressed. doing.

【0032】また、本発明の回路はPINダイオード、
抵抗、コンデンサで簡単に回路構成ができ、正負どちら
の極性の電源が先に投入、遮断されてもAPC検出回路
より発生した雑音をASC回路より外部出力するのを防
止することができる効果も有している。
The circuit of the present invention is a PIN diode,
The circuit can be easily configured with a resistor and a capacitor. Even if the power supply of either polarity is turned on or off first, the noise generated by the APC detection circuit can be prevented from being output from the ASC circuit to the outside. doing.

【0033】[0033]

【発明の効果】以上説明したように本発明は、簡単な構
成でAPC検出回路に供給される正負2極の電源の投
入、遮断に時間差があり、且つ正負どちらの電源が投
入、遮断されてもAPC検出回路から発生する雑音がA
SC回路より出力され、雑音により制御機器が誤動作す
るのを防止することができる。
As described above, according to the present invention, there is a time difference between the turning on and off of the positive and negative power supplies supplied to the APC detection circuit with a simple configuration, and the positive and negative power supplies are turned on and off. Also, the noise generated from the APC detection circuit is A
It is possible to prevent the control device from malfunctioning due to noise output from the SC circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のASC回路の実施例のブロック図であ
る。
FIG. 1 is a block diagram of an embodiment of an ASC circuit of the present invention.

【図2】図1の動作タイムチャートである。FIG. 2 is an operation time chart of FIG.

【図3】復調器に使用されているASC回路の一例のブ
ロック図である。
FIG. 3 is a block diagram illustrating an example of an ASC circuit used in a demodulator.

【図4】従来のASC回路の一例のブロック図である。FIG. 4 is a block diagram of an example of a conventional ASC circuit.

【図5】図4の動作タイムチャート(正負電源時間差な
し)である。
FIG. 5 is an operation time chart of FIG. 4 (no difference between positive and negative power supply times).

【図6】図4の動作タイムチャート(正負電源時間差あ
り)である。
6 is an operation time chart of FIG. 4 (there is a positive / negative power supply time difference).

【図7】従来の出力停止回路の一例のブロック図であ
る。
FIG. 7 is a block diagram illustrating an example of a conventional output stop circuit.

【図8】図7の動作タイムチャートである。FIG. 8 is an operation time chart of FIG. 7;

【符号の説明】[Explanation of symbols]

1 位相検波器 2 識別器 3 VCO 4 APC検出回路 5 ASC回路 7 電源電圧検出部 51 ASC出力回路 52 演算増幅器 53 抵抗 54 コンデンサ 55 抵抗 56 トランス 57 コンデンサ 58 抵抗 59 抵抗 60 ツェナーダイオード 61 ツェナーダイオード 62 トランジスタ 63 トランジスタ 70 抵抗 71 ピンダイオード 72 抵抗 73 抵抗 74 ピンダイオード 75 コンデンサ 76 コンデンサ 77 抵抗 Reference Signs List 1 phase detector 2 discriminator 3 VCO 4 APC detection circuit 5 ASC circuit 7 power supply voltage detection section 51 ASC output circuit 52 operational amplifier 53 resistor 54 capacitor 55 resistor 56 transformer 57 capacitor 58 resistor 59 resistor 60 zener diode 61 zener diode 62 transistor 63 transistor 70 resistor 71 pin diode 72 resistor 73 resistor 74 pin diode 75 capacitor 76 capacitor 77 resistor

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04L 27/00 - 27/38 Continuation of front page (58) Field surveyed (Int. Cl. 6 , DB name) H04L 27/00-27/38

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 デジタルマイクロ波通信の受信信号の搬
送波再生回路のAPC検出部の出力を受けアナログサー
ビスチャンネル(ASCと略す)信号を出力するASC
回路において、 前記APC回路に供給される正負2電源電圧の何れか一
方の電源電圧が所定の電圧以下の場合に、前記ASC回
路の出力が外部に出力するのを禁止する禁止手段を具備
することを特徴とするASC回路。
1. An ASC for receiving an output of an APC detection section of a carrier recovery circuit of a received signal of digital microwave communication and outputting an analog service channel (abbreviated as ASC) signal
The circuit, further comprising a prohibiting means for prohibiting the output of the ASC circuit from being output to the outside when one of the two power supply voltages supplied to the APC circuit is equal to or lower than a predetermined voltage. ASC circuit characterized by the above-mentioned.
【請求項2】 前記禁止手段は、前記ASC出力に前記
正電源が前記所定の電圧以上で導通する第1のダイオー
ドと、前記負電源が所定の電圧以下で導通する第2のダ
イオードとを直列接続したことを特徴とする請求項1記
載のASC回路。
2. The prohibition means includes a first diode in which the positive power supply conducts above the predetermined voltage and a second diode in which the negative power supply conducts below a predetermined voltage in series with the ASC output. The ASC circuit according to claim 1, wherein the ASC circuit is connected.
【請求項3】 前記第1,第2のダイオードは、ピンダ
イオードであることを特徴とする請求項2記載のASC
回路。
3. The ASC according to claim 2, wherein said first and second diodes are pin diodes.
circuit.
【請求項4】 前記所定の電圧は、前記第1,第2のダ
イオードとそれぞれ接続された抵抗の値により決められ
ることを特徴とする請求項2記載のASC回路。
4. The ASC circuit according to claim 2, wherein said predetermined voltage is determined by values of resistors respectively connected to said first and second diodes.
JP7177256A 1995-07-13 1995-07-13 Analog service channel circuit Expired - Fee Related JP2929973B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7177256A JP2929973B2 (en) 1995-07-13 1995-07-13 Analog service channel circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7177256A JP2929973B2 (en) 1995-07-13 1995-07-13 Analog service channel circuit

Publications (2)

Publication Number Publication Date
JPH0927831A JPH0927831A (en) 1997-01-28
JP2929973B2 true JP2929973B2 (en) 1999-08-03

Family

ID=16027901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7177256A Expired - Fee Related JP2929973B2 (en) 1995-07-13 1995-07-13 Analog service channel circuit

Country Status (1)

Country Link
JP (1) JP2929973B2 (en)

Also Published As

Publication number Publication date
JPH0927831A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
JPS60124127A (en) Polar loop transmitter
US4937842A (en) Self adjusting data detector
JPH07212257A (en) Abnormal transmission stop circuit of transmitter
JP2929973B2 (en) Analog service channel circuit
US6232842B1 (en) Amplifying circuit and optical receiver comprising the same
US4511849A (en) FM Pulse counting demodulator with multiplier for input and delayed input signals
US4360866A (en) Linear full wave rectifier and method for providing full wave rectified signals
US4439696A (en) Dividing circuit
US20020047730A1 (en) Circuit for the demodulation of the logic signal transmitted by analog channels
EP0047522B1 (en) Stereo identifying signal detection device
US4449230A (en) Apparatus for demodulating an AM stereophonic signal
US4383136A (en) Muting circuit for AM stereophonic receiver
CN87102461A (en) Controllable Mixing in AM Stereo Receivers
US4278839A (en) Tangent function generator for AM stereo
CA1143013A (en) Receiver for frequency modulated signals having two quadrature channels
GB2045025A (en) Amplitude modulation detector circuits
JPH01314019A (en) Circuit device producing binary signal from duo-binary signal
JP3343005B2 (en) Optical receiver circuit with mute function
US3916109A (en) Stereo demodulating circuits and method of demodulation
JPH11127203A (en) Multi-level FSK signal demodulation output circuit
US4468537A (en) Sound system having suppression of AM stereophonic receiving circuit-induced noise
JPS5934212Y2 (en) Protection circuit for signal processing circuit
JP3421710B2 (en) FSK reception signal amplitude detection circuit
JPS6221301B2 (en)
CA1196066A (en) Dividing circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990420

LAPS Cancellation because of no payment of annual fees