JP2936680B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2936680B2 JP2936680B2 JP2241768A JP24176890A JP2936680B2 JP 2936680 B2 JP2936680 B2 JP 2936680B2 JP 2241768 A JP2241768 A JP 2241768A JP 24176890 A JP24176890 A JP 24176890A JP 2936680 B2 JP2936680 B2 JP 2936680B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gold
- forming
- gold bump
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 金バンプの形成方法に関し， 工数の削減と費用の低減を目的とし， 半導体基板上に形成された金属膜に接触する金バンプ
を形成するに際し，該金属膜表面に形成された自然酸化
膜からなる変質層を除去し，つづいて該半導体基板を外
気に触れさせることなく不活性雰囲気のもとにあるめっ
き装置に搬送し，金めっきを行うことにより該金属膜に
接触する金バンプを形成する工程を含む半導体装置の製
造方法により構成する。
を形成するに際し，該金属膜表面に形成された自然酸化
膜からなる変質層を除去し，つづいて該半導体基板を外
気に触れさせることなく不活性雰囲気のもとにあるめっ
き装置に搬送し，金めっきを行うことにより該金属膜に
接触する金バンプを形成する工程を含む半導体装置の製
造方法により構成する。
本発明は半導体装置の製造方法に係り，特に，金バン
プの形成方法に関する。
プの形成方法に関する。
LSIの高集積化の進展に伴い，金バンプ形成をチップ
上で行い,TAB（テープ・オートメーテッド・ボンディン
グ）方式により実装を完成する流れが大きくなってきて
いる。
上で行い,TAB（テープ・オートメーテッド・ボンディン
グ）方式により実装を完成する流れが大きくなってきて
いる。
TABリードは金バンプと外部端子を接続するもので,LS
I製造工程において，金バンプを安価にかつ歩留りよく
形成することが課題となっている。
I製造工程において，金バンプを安価にかつ歩留りよく
形成することが課題となっている。
第３図（ａ）〜（ｃ）は従来の金バンプの形成を示す
工程順断面図であり，以下，これらの図を参照しながら
従来の金バンプの形成方法を説明する。
工程順断面図であり，以下，これらの図を参照しながら
従来の金バンプの形成方法を説明する。
第３図（ａ）参照 Si基板１上にAl配線２が形成され,Al配線２を保護す
る絶縁膜３が形成されている。絶縁膜３にAl配線２を外
部に接続するための開孔を形成し，全面にTi（チタン）
をスパッタしてTi膜４を形成し，つづいてPd（パラジウ
ム）をスパッタしてPd膜12を形成する。ついで，レジス
トを被着してそれをパターニングして金バンプを形成す
るための開孔を持つレジストマスク５を形成する。
る絶縁膜３が形成されている。絶縁膜３にAl配線２を外
部に接続するための開孔を形成し，全面にTi（チタン）
をスパッタしてTi膜４を形成し，つづいてPd（パラジウ
ム）をスパッタしてPd膜12を形成する。ついで，レジス
トを被着してそれをパターニングして金バンプを形成す
るための開孔を持つレジストマスク５を形成する。
第３図（ｂ）参照 その開孔からPd膜12の上にAu（金）めっきして金めっ
き層６を形成する。
き層６を形成する。
第３図（ｃ）参照 レジストマスク５を除去し，さらに金めっき層６をマ
スクにしてPd膜12とTi膜４をエッチングし，金バンプ6a
を完成する。
スクにしてPd膜12とTi膜４をエッチングし，金バンプ6a
を完成する。
TiはAlとAuとの直接接触を避けるためのバリアメタル
としての役割をもつが,Tiは表面の活性度が大きいので
酸化膜が成長し易く，金めっき工程に入る以前に表面に
変質層が形成され，その上に金バンプを形成するとバン
プ剥がれを生じてしまう。このバンプ剥がれを回避する
ため,PdをTiに連続して成長している。
としての役割をもつが,Tiは表面の活性度が大きいので
酸化膜が成長し易く，金めっき工程に入る以前に表面に
変質層が形成され，その上に金バンプを形成するとバン
プ剥がれを生じてしまう。このバンプ剥がれを回避する
ため,PdをTiに連続して成長している。
一方,Pdの存在，及びPd膜を形成するための工程の増
加は製造コストを大きくする不利を生じる。
加は製造コストを大きくする不利を生じる。
本発明は,Ti膜の上に直接密度性のよい金バンプを形
成する方法を提供し,Pd膜を中間に形成する従来法に比
べて費用削減を図ることを目的とする。
成する方法を提供し,Pd膜を中間に形成する従来法に比
べて費用削減を図ることを目的とする。
上記課題は，半導体基板１上に形成された金属膜４に
接触する金バンプ6aを形成するに際し，該金属膜４表面
に形成された自然酸化膜からなる変質層を除去し，つづ
いて該半導体基板１を外気に触れさせることなく不活性
雰囲気のもとにあるめっき装置８に搬送し，金めっきを
行うことにより該金属膜４に接触する金バンプ6aを形成
する工程を含む半導体装置の製造方法によって解決され
る。
接触する金バンプ6aを形成するに際し，該金属膜４表面
に形成された自然酸化膜からなる変質層を除去し，つづ
いて該半導体基板１を外気に触れさせることなく不活性
雰囲気のもとにあるめっき装置８に搬送し，金めっきを
行うことにより該金属膜４に接触する金バンプ6aを形成
する工程を含む半導体装置の製造方法によって解決され
る。
通常，金バンプ6a形成のためのレジストマスクを形成
する段階で，例えばTiのような金属膜４の表面に変質層
の形成は避けられないのであるが，本発明ではこの変質
層を除去し，つづいて外気に触れさせることなく半導体
基板を不活性雰囲気のもとにあるめっき装置８に搬送す
る。このようにすれば，変質層除去後，金メッキ開始ま
でに変質層が形成されることがない。
する段階で，例えばTiのような金属膜４の表面に変質層
の形成は避けられないのであるが，本発明ではこの変質
層を除去し，つづいて外気に触れさせることなく半導体
基板を不活性雰囲気のもとにあるめっき装置８に搬送す
る。このようにすれば，変質層除去後，金メッキ開始ま
でに変質層が形成されることがない。
したがって，従来のようなPd膜の形成は不要となり，
費用削減が図れる。
費用削減が図れる。
第１図（ａ）〜（ｃ）は本発明の金バンプの形成を示
す工程順断面図であり,1はSi基板,2はAl配線,3は絶縁
膜,4はTi膜,5はレジストマスク,6は金めっき層,6aは金
バンプを表す。第２図は金バンプの形成を行う製造装置
を説明するための模式図であり,7はエッチング室,8はめ
っき室,9は搬送機構,10a,10b,11a,11bはバルブを表す。
す工程順断面図であり,1はSi基板,2はAl配線,3は絶縁
膜,4はTi膜,5はレジストマスク,6は金めっき層,6aは金
バンプを表す。第２図は金バンプの形成を行う製造装置
を説明するための模式図であり,7はエッチング室,8はめ
っき室,9は搬送機構,10a,10b,11a,11bはバルブを表す。
以下，これらの図を参照しながら，本発明の実施例に
ついて説明する。
ついて説明する。
Si基板１上にAl配線２が形成され,Al配線２を保護す
る絶縁膜３が形成されている。絶縁膜３にAl配線２を外
部に接続するための開孔を形成し，全面にTi（チタン）
をスパッタし，厚さが約0.5μｍのTi膜４を形成する。
る絶縁膜３が形成されている。絶縁膜３にAl配線２を外
部に接続するための開孔を形成し，全面にTi（チタン）
をスパッタし，厚さが約0.5μｍのTi膜４を形成する。
ついで，レジストを被着してそれをパターニングして
金バンプを形成するための開孔を持つレジストマスク５
を形成する。この時,Ti膜４表面は酸化して極く薄い変
質層が形成される（第１図（ａ））。
金バンプを形成するための開孔を持つレジストマスク５
を形成する。この時,Ti膜４表面は酸化して極く薄い変
質層が形成される（第１図（ａ））。
このシリコン基板をエッチング室７内に配置し,RFエ
ッチによりTi膜４表面に残るレジストの残滓と変質層を
除去する。
ッチによりTi膜４表面に残るレジストの残滓と変質層を
除去する。
その後バルブ10b,11bを開いてシリコン基板を搬送機
構９によりエッチング室７からめっき室８へ搬送する。
搬送機構９のある部屋及びめっき室８は，窒素を流して
不活性雰囲気にしている（第２図）。
構９によりエッチング室７からめっき室８へ搬送する。
搬送機構９のある部屋及びめっき室８は，窒素を流して
不活性雰囲気にしている（第２図）。
窒素雰囲気のもとに金めっきを行い,Ti膜４上に厚さ2
0〜30μｍの金めっき層６を形成する（第１図
（ｂ））。
0〜30μｍの金めっき層６を形成する（第１図
（ｂ））。
バルブ11aを開けて半導体基板を取り出し，レジスト
マスク５を除去し，つづいて金めっき層６をマスクにし
てTi膜４をエッチングして除去し，金バンプ6aを形成す
る（第１図（ｃ））。
マスク５を除去し，つづいて金めっき層６をマスクにし
てTi膜４をエッチングして除去し，金バンプ6aを形成す
る（第１図（ｃ））。
なお,Ti膜４表面の変質層は，スパッタ装置を用いて
逆スパッタを行うことにより除去することもできる。
逆スパッタを行うことにより除去することもできる。
以上説明したように，本発明によれば，従来中間に形
成されていたPd膜が不要となり，費用低減が達成され
る。
成されていたPd膜が不要となり，費用低減が達成され
る。
本発明はLSIの費用低減と歩留り向上に寄与するもの
である。
である。
第１図（ａ）〜（ｃ）は本発明の金バンプの形成を示す
工程順断面図， 第２図は金バンプ形成を行う製造装置を説明するための
模式図， 第３図（ａ）〜（ｃ）は従来の金バンプの形成を示す工
程順断面図， である。 図において， １は半導体基板であってSi基板， ２はAl配線， ３は絶縁膜， ４は金属膜であってTi膜， ５はレジストマスク， ６は金めっき層， 6aは金バンプ， ７はエッチング室， ８はめっき室， ９は搬送機構， 10a,10b,11a,11bはバルブ， 12はPd膜 を表す。
工程順断面図， 第２図は金バンプ形成を行う製造装置を説明するための
模式図， 第３図（ａ）〜（ｃ）は従来の金バンプの形成を示す工
程順断面図， である。 図において， １は半導体基板であってSi基板， ２はAl配線， ３は絶縁膜， ４は金属膜であってTi膜， ５はレジストマスク， ６は金めっき層， 6aは金バンプ， ７はエッチング室， ８はめっき室， ９は搬送機構， 10a,10b,11a,11bはバルブ， 12はPd膜 を表す。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (1)
- 【請求項１】半導体基板（１）上に形成された金属膜
（４）に接触する金バンプ（6a）を形成するに際し，該
金属膜（４）表面に形成された自然酸化膜からなる変質
層を除去し，つづいて該半導体基板（１）を外気に触れ
させることなく不活性雰囲気のもとにあるめっき装置
（８）に搬送し，金めっきを行うことにより該金属膜
（４）に接触する金バンプ（6a）を形成する工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241768A JP2936680B2 (ja) | 1990-09-12 | 1990-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241768A JP2936680B2 (ja) | 1990-09-12 | 1990-09-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04120734A JPH04120734A (ja) | 1992-04-21 |
| JP2936680B2 true JP2936680B2 (ja) | 1999-08-23 |
Family
ID=17079239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2241768A Expired - Lifetime JP2936680B2 (ja) | 1990-09-12 | 1990-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2936680B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004464A (ko) * | 1993-07-15 | 1995-02-18 | 김광호 | 칩 범프의 제조방법 |
| JPH10209210A (ja) | 1997-01-20 | 1998-08-07 | Sharp Corp | 半導体装置及びその製造方法並びにその検査方法 |
| JP2011055033A (ja) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | 圧電発振器 |
-
1990
- 1990-09-12 JP JP2241768A patent/JP2936680B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04120734A (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5277756A (en) | Post fabrication processing of semiconductor chips | |
| US5272111A (en) | Method for manufacturing semiconductor device contact | |
| US4702967A (en) | Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection | |
| JP2936680B2 (ja) | 半導体装置の製造方法 | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JP2513900B2 (ja) | 半導体装置の製造方法 | |
| JP3077666B2 (ja) | 半導体装置の製造方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP4774575B2 (ja) | パターン形成方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JP2757797B2 (ja) | 配線層形成方法およびその装置 | |
| JP4788017B2 (ja) | 膜の形成方法および電極あるいは配線の形成方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02205323A (ja) | 半導体装置の製造方法 | |
| JP3082356B2 (ja) | 半導体装置の製造方法 | |
| JPH03268431A (ja) | 半導体装置のウェハバンプ形成方法 | |
| JP3221471B2 (ja) | リードフレームの製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| JP3128153B2 (ja) | 半導体装置の製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPH03106080A (ja) | 超電導装置の作製方法 | |
| JPS63224344A (ja) | 半導体装置の製造方法 |