JP2944159B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2944159B2 JP2944159B2 JP20142890A JP20142890A JP2944159B2 JP 2944159 B2 JP2944159 B2 JP 2944159B2 JP 20142890 A JP20142890 A JP 20142890A JP 20142890 A JP20142890 A JP 20142890A JP 2944159 B2 JP2944159 B2 JP 2944159B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polycrystalline silicon
- contact hole
- phosphorus
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) この発明は、コンタクト孔内の多結晶シリコンの配線
抵抗の増加を防止できるようにした半導体素子の製造方
法に関するものである。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device capable of preventing an increase in wiring resistance of polycrystalline silicon in a contact hole.
(従来の技術) 集積回路の内部配線のコンタクト部を改良するための
半導体装置の製造方法に関して、特開昭64−42818号公
報により開示されている。(Prior Art) A method of manufacturing a semiconductor device for improving a contact portion of an internal wiring of an integrated circuit is disclosed in Japanese Patent Application Laid-Open No. 64-42818.
この公報の場合には、半導体装置内にN型あるいはP
型拡散層を形成した後、この拡散層上に堆積され、B.P
元素をそれぞれ1×10-21cm-3以上含んだ低融点シリケ
ートガラスを含む層間絶縁膜にコンタクト孔を設け、こ
のコンタクト孔の底部と層間絶縁膜の内部にこのコンタ
クト孔の下拡散層と同じ導電型のイオン注入を行い、そ
の活性化熱処理により上記層間絶縁膜の表面の平坦化作
用により、コンタクト孔内の内周上縁部にテーパを設
け、それによって、コンタクト配線のステップカバレッ
ジを改善するようにしたものである。In the case of this publication, an N-type or P-type
After forming the type diffusion layer, deposited on this diffusion layer, BP
A contact hole is formed in an interlayer insulating film containing a low-melting silicate glass containing at least 1 × 10 -21 cm -3 of each element, and the same as the lower diffusion layer of the contact hole at the bottom of the contact hole and inside the interlayer insulating film. Conduction-type ion implantation is performed, and the activation heat treatment is performed to planarize the surface of the interlayer insulating film, thereby forming a taper on the inner peripheral upper edge in the contact hole, thereby improving the step coverage of the contact wiring. It is like that.
また、第2図は、従来の別の半導体素子の製造方法を
示す工程断面図である。まず、第2図(a)に示すごと
く、シリコン基板21に熱酸化膜22を0.02〜0.05μm程度
形成する。FIG. 2 is a process sectional view showing another conventional method for manufacturing a semiconductor device. First, as shown in FIG. 2A, a thermal oxide film 22 is formed on a silicon substrate 21 to a thickness of about 0.02 to 0.05 μm.
次に、この熱酸化膜22上に常圧気相成長法や減圧気相
成長法により、ボロン・リンドープシリコン酸化膜23を
0.4〜0.8μm程度形成する。Next, a boron-phosphorus-doped silicon oxide film 23 is formed on the thermal oxide film 22 by atmospheric pressure vapor deposition or reduced pressure vapor deposition.
It is formed in a thickness of about 0.4 to 0.8 μm.
その後、窒素および酸素または窒素と酸素の混合ガス
の850〜1000℃程度の雰囲気中で10〜40分程度熱処理
し、ボロン・リンドープシリコン酸化膜23をガラスフロ
ーさせる。その後、ホトリソおよびエッチング法を用い
て選択的にコンタクト孔26を形成する。Thereafter, a heat treatment is performed for about 10 to 40 minutes in an atmosphere of nitrogen and oxygen or a mixed gas of nitrogen and oxygen at about 850 to 1000 ° C., so that the boron / phosphorus-doped silicon oxide film 23 is glass-flowed. Thereafter, the contact holes 26 are selectively formed using photolithography and an etching method.
次に、第2図(b)に示すごとく、多結晶シリコン24
を0.6〜1.2μm程度形成する。Next, as shown in FIG.
Of about 0.6 to 1.2 μm.
次に、第2図(c)に示すごとく上記多結晶シリコン
24をエッチング法を用いて全面除去を行う。また、この
時、多結晶シリコン24がコンタクト孔26内に高さH、具
体的には、0.2〜0.9μm程度残るようにする。Next, as shown in FIG.
24 is entirely removed using an etching method. At this time, the polycrystalline silicon 24 is made to remain in the contact hole 26 at the height H, specifically, about 0.2 to 0.9 μm.
その後、BF2(フッ化ボロン)を全面または選択的に
イオン打ち込みを行い、コンタクト孔26内の多結晶シリ
コン24中でプロファイルを持ったBF2を800〜950℃のF
・A(Furnace Anneal)法を用いて、10〜30分程度の熱
処理を行うことによって、多結晶シリコン中を拡散させ
る。Thereafter, BF 2 (boron fluoride) is ion-implanted on the entire surface or selectively, and BF 2 having a profile is formed in the polycrystalline silicon 24 in the contact hole 26 at a temperature of 800 to 950 ° C.
A heat treatment is performed for about 10 to 30 minutes using the A (Furnace Anneal) method to diffuse polycrystalline silicon.
また、その後、P・T・A(Rapid Thermal Anneal)
法を用いて、1000〜1500℃の雰囲気で5〜40秒程度熱処
理を行い、コンタクト孔26内の多結晶シリコン24を活性
化し、配線抵抗を低下させる。After that, PTA (Rapid Thermal Anneal)
A heat treatment is performed for about 5 to 40 seconds in an atmosphere of 1000 to 1500 ° C. by using the method, thereby activating the polycrystalline silicon 24 in the contact hole 26 and lowering the wiring resistance.
最後に第2図(d)に示すごとく、メタル系層の配線
25を形成する。Finally, as shown in FIG.
Form 25.
(発明が解決しようとする課題) しかしながら、以上述べた半導体素子の製造方法で
は、BF2(フッ化ボロン)イオン打ち込みを行い、その
後F・A方法を用いて、800〜950℃の熱処理を10〜30分
程度行うことによって、ボロン・リンドープシリコン酸
化膜23よりリンがコンタクト孔26内の多結晶シリコン24
に拡散され、コンタクト孔26内の多結晶シリコン24の抵
抗が増加してしまうという問題点があった。(Problems to be Solved by the Invention) However, in the above-described method for manufacturing a semiconductor device, BF 2 (boron fluoride) ion implantation is performed, and then a heat treatment at 800 to 950 ° C. is performed using the FA method. By performing the process for about 30 minutes, the phosphorus and the polycrystalline silicon 24 in the contact hole 26 are
And the resistance of the polycrystalline silicon 24 in the contact hole 26 increases.
この発明は、前記従来技術が持っていた問題点のう
ち、F・A方法を用いた熱処理を行うことによるコンタ
クト孔内の多結晶シリコンの配線抵抗が増加するという
点について解決した半導体素子の製造方法を提供するも
のである。SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a semiconductor device which solves the problem of the prior art that the heat resistance using the FA method increases the wiring resistance of polycrystalline silicon in a contact hole. It provides a method.
(課題を解決するための手段) この発明は前記問題点を解決するために、半導体素子
の製造方法において、IVD法(Ion and Vapor Depositio
n:アイアン・アンド・ベーパ・デポジション)によりB
またはBF2イオン打ち込みと多結晶シリコンの蒸着とを
同時に行う工程を導入したものである。(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention relates to a method of manufacturing a semiconductor device, the method comprising the steps of:
n: Iron and vapor deposition)
Alternatively, a step of simultaneously performing BF 2 ion implantation and polycrystalline silicon deposition is introduced.
(作 用) この発明によれば、半導体素子の製造方法において、
以上のような工程を導入したので、F・A法を用いた80
0〜950℃の熱処理を行うことなく、コンタクト孔の多結
晶シリコン中にBまたはBF2が均一に存在させることに
なり、ボロン・リンドープシリコン酸化膜より多結晶シ
リコン中へのアウト拡散を防止し、多結晶シリコンの配
線抵抗を低下させるように作用し、したがって、前記問
題点を除去できる。(Operation) According to the present invention, in a method of manufacturing a semiconductor element,
Since the steps described above were introduced, the 80
B or BF 2 is uniformly present in the polycrystalline silicon in the contact hole without heat treatment at 0 to 950 ° C, preventing out-diffusion from the boron / phosphorus-doped silicon oxide film into the polycrystalline silicon. However, it acts to reduce the wiring resistance of polycrystalline silicon, and therefore, the above problem can be eliminated.
(実施例) 以下、この発明の半導体素子の製造方法の実施例につ
いて図面に基づき説明する。第1図(a)ないし第1図
(d)はその一実施例の工程断面図であり、この第1図
(a)〜第1図(d)において、第2図(a)〜第2図
(d)と同一部分には同一符号を付して述べる。(Example) Hereinafter, an example of a method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings. FIGS. 1 (a) to 1 (d) are process sectional views of one embodiment of the present invention. In FIGS. 1 (a) to 1 (d), FIGS. The same parts as those in FIG.
まず第1図(a)に示すごとく、シリコン基板21に熱
酸化膜22を0.02〜0.05μm程度形成し、その上に常圧気
相成長法や減圧気相成長法によりボロン・リンドープシ
リコン酸化膜23を0.4〜0.8μm程度形成する。First, as shown in FIG. 1 (a), a thermal oxide film 22 is formed on a silicon substrate 21 to a thickness of about 0.02 to 0.05 .mu.m, and a boron-phosphorus-doped silicon oxide film is formed thereon by a normal pressure vapor deposition method or a low pressure vapor deposition method. 23 is formed in a thickness of about 0.4 to 0.8 μm.
その後に、窒素および酸素または窒素と酸素の混合ガ
スの850〜1000℃程度の雰囲気中で10〜40分程度の熱処
理でボロン・リンドープシリコン酸化膜23をガラスフロ
ーさせて表面形状を滑らかにする。Thereafter, the boron / phosphorus-doped silicon oxide film 23 is glass-flowed by a heat treatment of about 10 to 40 minutes in an atmosphere of about 850 to 1000 ° C. of nitrogen and oxygen or a mixed gas of nitrogen and oxygen to smooth the surface shape. .
その後、ホトリソおよびエッチング法を用いて、選択
的にコンタクト孔26を形成する。Thereafter, the contact holes 26 are selectively formed using photolithography and an etching method.
次に、第1図(b)に示すごとく、多結晶シリコン24
をIVD法を用いてBまたはBF2イオン打ち込みと多結晶シ
リコン24の蒸着とを同時に行い、0.6〜1.2μm程度形成
する。Next, as shown in FIG.
Of B or BF 2 ions and the deposition of polycrystalline silicon 24 are simultaneously performed using the IVD method to form a film of about 0.6 to 1.2 μm.
この時の多結晶シリコン24の成長速度を20Å/min以
上、BまたはBF2イオン打ち込み条件として加速度5kev
〜3kev、ドーズ量1.0×1013ions/cm2〜1.0×1020ions/c
m2とする。At this time, the growth rate of the polycrystalline silicon 24 was set to 20 ° / min or more, and the acceleration was set to 5 kev as the B or BF 2 ion implantation condition.
~ 3 kev, dose 1.0 × 10 13 ions / cm 2 〜1.0 × 10 20 ions / c
and m 2.
次に、第1図(c)に示すごとく、形成された多結晶
シリコン24をエッチング法を用いて全面除去する。この
時、多結晶シリコン24がコンタクト孔26内に高さH、具
体的には0.2〜0.9μm程度残るようにする。Next, as shown in FIG. 1 (c), the formed polycrystalline silicon 24 is entirely removed by etching. At this time, the polycrystalline silicon 24 is made to remain in the contact hole 26 at a height H, specifically, about 0.2 to 0.9 μm.
その後、R・T・A法を用いて、1000〜1500℃の雰囲
気で5〜40秒程度の熱処理を行う。最後に第1図(d)
に示すごとく、メタル系層の配線25を形成する。Thereafter, a heat treatment is performed in an atmosphere at 1000 to 1500 ° C. for about 5 to 40 seconds by using the RTA method. Finally, Fig. 1 (d)
As shown in FIG. 7, a metal-based layer wiring 25 is formed.
(発明の効果) 以上、詳細に説明したように、この発明によれば、IV
D法を用いたBまたはBF2イオン打ち込みと多結晶シリコ
ンの蒸着を同時に行うことによって、F・A法を使用し
た800〜950℃の熱処理を行うことなしに、コンタクト孔
内の多結晶シリコン中にBまたはBF2が均一に存在させ
ることが可能となり、ボロン・リンドープシリコン酸化
膜より多結晶シリコン中へのリンの拡散がなくなり、コ
ンタクト抵抗を低く保つことができ、また、コンタクト
フローの工程がなくなり、信頼性の優れた半導体素子を
得ることができる。(Effects of the Invention) As described above in detail, according to the present invention, the IV
By simultaneously implanting B or BF 2 ions using the D method and depositing polycrystalline silicon, the heat treatment at 800 to 950 ° C. using the FA method can be performed without using the polycrystalline silicon in the contact hole. B or BF 2 can be uniformly present in the silicon oxide film, the diffusion of phosphorus into the polycrystalline silicon from the boron-phosphorus-doped silicon oxide film can be eliminated, and the contact resistance can be kept low. And a highly reliable semiconductor device can be obtained.
【図面の簡単な説明】 第1図(a)ないし第1図(d)はこの発明の半導体素
子の製造方法の一実施例の工程断面図、第2図(a)な
いし第2図(d)は従来の半導体素子の製造方法の工程
断面図である。 21……シリコン基板、22……熱酸化膜、23……ボロン・
リンドープシリコン酸化膜、24……多結晶シリコン、25
……配線、26……コンタクト孔、BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 (a) to 1 (d) are process cross-sectional views of an embodiment of a method for manufacturing a semiconductor device according to the present invention, and FIGS. 2 (a) to 2 (d). 2) is a process sectional view of a conventional semiconductor device manufacturing method. 21 ... silicon substrate, 22 ... thermal oxide film, 23 ... boron
Phosphorus-doped silicon oxide film, 24 ... Polycrystalline silicon, 25
…… Wiring, 26 …… Contact hole,
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/3205 H01L 21/768
Claims (1)
を介して、ボロン・リンドープシリコン酸化膜を形成す
る工程と、 (b)上記熱酸化膜、および上記ボロン・リンドープシ
リコン酸化膜を選択的にホトリソ、およびエッチング法
を用いて選択的にコンタクト孔を形成する工程と、 (c)上記ボロン・リンドープシリコン酸化膜上に、IV
D法によりBまたはBF2イオンの打ち込みと、多結晶シリ
コンの蒸着を同時に行い、BまたはBF2が均一に分布し
ている多結晶シリコンを形成しかつ熱処理を行う工程
と、 (d)上記多結晶シリコンをエッチング法を用いて全面
除去し、上記コンタクト孔内にのみ多結晶シリコンを残
す工程と、 (e)メタル系層の配線を形成する工程と、 よりなる半導体素子の製造方法。(A) forming a boron-phosphorus-doped silicon oxide film via a thermal oxide film formed on a silicon substrate; and (b) forming the thermal oxide film and the boron-phosphorus-doped silicon oxide film. Selectively forming a contact hole by using photolithography and etching selectively on the film; and (c) forming an IV on the boron-phosphorus-doped silicon oxide film.
A step of simultaneously implanting B or BF 2 ions and depositing polycrystalline silicon by the method D to form polycrystalline silicon in which B or BF 2 is uniformly distributed and performing a heat treatment; A method for manufacturing a semiconductor device, comprising: a step of removing crystalline silicon entirely by using an etching method to leave polycrystalline silicon only in the contact hole; and (e) a step of forming a wiring of a metal-based layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20142890A JP2944159B2 (en) | 1990-07-31 | 1990-07-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20142890A JP2944159B2 (en) | 1990-07-31 | 1990-07-31 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0487352A JPH0487352A (en) | 1992-03-19 |
| JP2944159B2 true JP2944159B2 (en) | 1999-08-30 |
Family
ID=16440923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20142890A Expired - Fee Related JP2944159B2 (en) | 1990-07-31 | 1990-07-31 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944159B2 (en) |
-
1990
- 1990-07-31 JP JP20142890A patent/JP2944159B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0487352A (en) | 1992-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| JPS6351379B2 (en) | ||
| JP2944159B2 (en) | Method for manufacturing semiconductor device | |
| JPS6289357A (en) | Manufacture of low resistivity region with low defect density in bipolar integrated circuit | |
| JPH0756870B2 (en) | Method for manufacturing semiconductor device | |
| JP2576664B2 (en) | Method for manufacturing NPN transistor | |
| JP3173048B2 (en) | Semiconductor device | |
| JP2773938B2 (en) | Method for manufacturing semiconductor device | |
| JP2720592B2 (en) | Method for manufacturing semiconductor device | |
| JP2611454B2 (en) | Method for manufacturing semiconductor device | |
| JPH0330293B2 (en) | ||
| JPH0126186B2 (en) | ||
| JP2576513B2 (en) | Method for manufacturing bipolar transistor | |
| JP2792094B2 (en) | Method for manufacturing semiconductor device | |
| JPH03165523A (en) | Manufacture of semiconductor device | |
| JPS63204648A (en) | Manufacture of bipolar transistor | |
| JP3056106B2 (en) | Method for manufacturing semiconductor device | |
| JPH05243249A (en) | Manufacture of bipolar transistor | |
| JPH0273628A (en) | Manufacture of semiconductor device | |
| JPH04152531A (en) | Manufacture of semiconductor device | |
| JPH07106279A (en) | Method for manufacturing semiconductor device | |
| JPH02207549A (en) | Manufacture of semiconductor device | |
| JPH04309226A (en) | Manufacture of semiconductor device | |
| JP2000332123A (en) | Semiconductor device | |
| JPH0616513B2 (en) | NPN bipolar transistor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |