JP2945010B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2945010B2 JP2945010B2 JP63054391A JP5439188A JP2945010B2 JP 2945010 B2 JP2945010 B2 JP 2945010B2 JP 63054391 A JP63054391 A JP 63054391A JP 5439188 A JP5439188 A JP 5439188A JP 2945010 B2 JP2945010 B2 JP 2945010B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- semiconductor
- insulating film
- adhesion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSI（大規模集積回路）等の半導体装置、
特にその配線に関する。The present invention relates to a semiconductor device such as an LSI (Large Scale Integrated Circuit),
In particular, it relates to the wiring.
本発明は、配線が半導体層から絶縁膜上に延在してな
る半導体装置において、配線をTi層とAg層の積層構造
で、Ti層とAg層の界面にTixAgを形成した構造とし、配
線のTi層を絶縁膜に密着させると共に、チタンシリサイ
ド層を介して半導体層に接続することにより、エレクト
ロマイグレーション、ストレスマイグレーション等を起
こりにくくし、且つ配線と絶縁膜との密着性、配線と半
導体層との密着性及びオーミックコンタクトの向上を図
るようにしたものである。The present invention provides a semiconductor device in which wiring extends from a semiconductor layer to an insulating film, wherein the wiring has a stacked structure of a Ti layer and an Ag layer, and a structure in which Ti x Ag is formed at an interface between the Ti layer and the Ag layer. By making the Ti layer of the wiring adhere to the insulating film and connecting it to the semiconductor layer via the titanium silicide layer, electromigration and stress migration are less likely to occur, and the adhesion between the wiring and the insulating film, the wiring This is to improve the adhesion to the semiconductor layer and the ohmic contact.
従来、LSI等の半導体装置においては、その配線材料
として一般にAlもしくはAl−Si等のAl合金が用いられて
いる。Conventionally, in a semiconductor device such as an LSI, generally, Al or an Al alloy such as Al-Si is used as a wiring material thereof.
また、特開昭59−220976号にはショットキーバリアダ
イオードにおける半導体層のコンタクト部において、Ti
−Agを連続真空蒸着しシンタリングしてオーミック金属
層を形成することが示されている。JP-A-59-220976 discloses that a contact portion of a semiconductor layer in a Schottky barrier diode includes Ti
It is shown that -Ag is continuously vacuum deposited and sintered to form an ohmic metal layer.
ところで、半導体装置の配線材料としてAlもしくはAl
合金を用いた場合、Alは融点が660℃と低いために高温
プロセスに耐えられないこと、またエレクトロマイグレ
ーション、ストレスマイグレーション等のAl原子の移動
も起き易く半導体素子（例えばトランジスタ等）の信頼
性が低下する等の問題があった。By the way, Al or Al is used as a wiring material of a semiconductor device.
When an alloy is used, Al has a low melting point of 660 ° C, so it cannot withstand high-temperature processes. In addition, the migration of Al atoms such as electromigration and stress migration easily occurs, and the reliability of semiconductor elements (eg, transistors) is reduced. There were problems such as lowering.
さらに、Alは半導体として一般に用いられるSiと反応
しやすく、熱処理を加えると拡散層とコンタクトしてい
る部分でAlとSiの反応が起り、拡散層中へのAlスパイク
現象が生じ、そのため半導体素子の破壊がしばしば起る
虞れがあった。In addition, Al easily reacts with Si, which is generally used as a semiconductor, and when heat treatment is applied, Al and Si react at the portion in contact with the diffusion layer, causing an Al spike phenomenon into the diffusion layer, which results in a semiconductor element. There was a risk that the destruction of the steel would often occur.
一方、配線材料としては半導体層とのコンタクトが良
好に行えると共に、SiO2等の絶縁膜上に接して形成した
場合、絶縁膜との密着性が良好でなければならない。On the other hand, as a wiring material, good contact with the semiconductor layer can be performed, and when formed on an insulating film such as SiO 2 , adhesion to the insulating film must be good.
本発明は、配線における上述の問題点を改善し、信頼
性の高い半導体装置を提供するものである。An object of the present invention is to improve the above-described problems in wiring and provide a highly reliable semiconductor device.
本発明は、配線が半導体層から絶縁膜上に延在してな
る半導体装置において、配線はTi層とAg層の積層構造
で、Ti層とAg層の界面にTiとAgの化合物を形成されて成
り、配線のTi層が絶縁膜に密着されると共に、チタンシ
リサイド層を介して半導体層に接続された構成とする。The present invention provides a semiconductor device in which a wiring extends from a semiconductor layer to an insulating film, wherein the wiring has a laminated structure of a Ti layer and an Ag layer, and a compound of Ti and Ag is formed at an interface between the Ti layer and the Ag layer. The wiring has a structure in which a Ti layer is closely attached to an insulating film and connected to a semiconductor layer via a titanium silicide layer.
配線としては、半導体装置の構成に応じてAg層の下に
Ti層を配する２層構造、Ag層の上下にTi層を配する３層
構造とすることができる。As wiring, under the Ag layer depending on the configuration of the semiconductor device
A two-layer structure in which a Ti layer is provided and a three-layer structure in which a Ti layer is provided above and below an Ag layer can be used.
前述したAlの欠点は、配線材料としてAgを用いれば補
える。Agは融点が961℃であってAlの660℃よりかなり高
いので800℃〜900℃の高温プロセスに耐えることができ
る。またAgは熱を加えても半導体として一般に用いられ
るSiと全く反応を起さず、界面反応すら起こさないこと
も本発明者達の分析結果から判明している。これは熱処
理してもスパイク問題が排除できることを示し、高温プ
ロセスにおいて有利である。さらにAgの抵抗率は1.62Ω
cmであり、Alの抵抗率2.72Ωcmより低い。しかし、Agは
Siと界面反応すら起さないので、SiO2等の絶縁膜との密
着性が低下する。The above-mentioned disadvantage of Al can be compensated by using Ag as a wiring material. Ag has a melting point of 961 ° C and is considerably higher than Al's 660 ° C, so it can withstand a high temperature process of 800 ° C to 900 ° C. The analysis results of the present inventors have also revealed that Ag does not react at all with Si generally used as a semiconductor even when heat is applied, and does not even cause an interfacial reaction. This indicates that the spike problem can be eliminated by heat treatment, which is advantageous in a high-temperature process. Furthermore, the resistivity of Ag is 1.62Ω
cm, which is lower than the resistivity of Al, 2.72 Ωcm. But Ag
Since even an interface reaction with Si does not occur, adhesion to an insulating film such as SiO 2 is reduced.
しかして、上述の本発明構成では、配線としてAg層と
Ti層の積層構造とし、Ti層をSiO2等の絶縁膜に接するよ
うにしている。このようにAg層とTi層を組合せることに
より、Ag配線としての特長を備えると同時に、絶縁膜と
の密着性を向上することができる。Thus, in the configuration of the present invention described above, an Ag layer is used as a wiring.
It has a laminated structure of a Ti layer, and the Ti layer is in contact with an insulating film such as SiO 2 . By combining the Ag layer and the Ti layer in this way, it is possible to provide a feature as an Ag wiring and at the same time improve the adhesion to the insulating film.
また、配線のTi層とAg層の界面にはTiとAgの化合物が
形成されるので、Ti層とAg層の密着性が上がり、配線自
身におけるAg層の剥がれの問題も解消する。Further, since a compound of Ti and Ag is formed at the interface between the Ti layer and the Ag layer of the wiring, the adhesion between the Ti layer and the Ag layer is increased, and the problem of peeling of the Ag layer in the wiring itself is solved.
配線のTi層を直接半導体層のSiに接続した場合には、
Siと反応してTi層がチタンシリサイド化し、配線と半導
体層との密着性が不安定となるので密着性が低下する懼
れが生ずる。しかし、本発明では、配線のTi層をチタン
シリサイド層を介して半導体層に接続するので、Ti層と
半導体層のSiとの反応が阻止されてTi層のチタンシリサ
イド化が阻止され、配線と半導体層との密着性が安定化
するので、密着性が高められる。同時に良好なオーミッ
ク接続が得られる。If the Ti layer of the wiring is directly connected to the Si of the semiconductor layer,
The Ti layer is converted into titanium silicide by reacting with Si, and the adhesion between the wiring and the semiconductor layer becomes unstable, so that the adhesion may be reduced. However, in the present invention, since the Ti layer of the wiring is connected to the semiconductor layer via the titanium silicide layer, the reaction between the Ti layer and Si in the semiconductor layer is prevented, and the Ti layer is prevented from being made into titanium silicide. Since the adhesion to the semiconductor layer is stabilized, the adhesion is improved. At the same time, a good ohmic connection is obtained.
以下、第１図を参照して本発明による半導体装置の一
例を説明する。Hereinafter, an example of a semiconductor device according to the present invention will be described with reference to FIG.
第１図において、（１）は第１導電形のシリコン半導
体基板、（２）は半導体基板（１）の一主面に形成され
た第２導電形の拡散層、（３）は例えばLOCOS（選択酸
化）法による酸化膜からなる素子間分離領域を示す。In FIG. 1, (1) is a silicon semiconductor substrate of the first conductivity type, (2) is a diffusion layer of the second conductivity type formed on one main surface of the semiconductor substrate (1), and (3) is, for example, LOCOS ( 4 shows an element isolation region made of an oxide film formed by a selective oxidation method.
本例においては、拡散層（２）の表面にチタンシリサ
イド（TiSi2）層膜（４）を形成した後、例えばPSG（リ
ンシリゲートガラス）による層間絶縁膜（５）を被着形
成し、この層間絶縁膜（５）の拡散層（２）に対応する
部分にコンタクト孔（６）を形成する。次に、コンタク
ト孔（６）のTiSi2膜（４）及び層間絶縁膜（５）上に
わたる全面に厚さ500Å〜1000Å程度のTi層（７）及び
厚さ4000Å程度のAg層（８）を順次被着形成し、さらに
その上に厚さ500Å〜1000Å程度のTi層（９）を被着形
成する。しかる後Ti層（７）、Ag層（８）及びTi層
（９）の積層膜をパターニングして拡散層（２）とオー
ミックコンタクトすると共に層間絶縁膜（５）上に延長
する所定パターンの配線（10）を形成する。しかる後、
例えばPSG膜によるパッシベーション膜（11）を被着形
成する。In this example, after forming a titanium silicide (TiSi 2 ) layer film (4) on the surface of the diffusion layer (2), an interlayer insulating film (5) made of, for example, PSG (phosphorus silicide glass) is deposited and formed. A contact hole (6) is formed in a portion of the interlayer insulating film (5) corresponding to the diffusion layer (2). Next, a Ti layer (7) having a thickness of about 500 to 1000 mm and an Ag layer (8) having a thickness of about 4000 mm are formed on the entire surface of the contact hole (6) over the TiSi 2 film (4) and the interlayer insulating film (5). Then, a Ti layer (9) having a thickness of about 500 to 1000 mm is formed thereon. Thereafter, the laminated film of the Ti layer (7), the Ag layer (8) and the Ti layer (9) is patterned to make ohmic contact with the diffusion layer (2) and to extend over the interlayer insulating film (5) in a predetermined pattern. Form (10). After a while
For example, a passivation film (11) of a PSG film is deposited.
かかる構成によれば、配線（10）としてAgを用いるの
で、高温プロセスに耐えることができると共に、Siと全
く反応しないのでスパイク現像も生じることがない。そ
して、配線（10）はAg層（８）とTi層（７）（９）の積
層構造であり、SiO2による層間絶縁膜（５）にはTi層
（７）が接しているので、配線（10）と層間絶縁膜
（５）との密着性は高くなり、また、配線（10）のTi層
（７）がTiSi2膜（４）を介して拡散層（２）のコンタ
クト部分に接続しているので、Ti層（７）と拡散層
（２）の反応によるTi層（７）のTiSi2化が阻止され、
配線（10）と拡散層（２）の密着性が安定化し、かつ、
配線（10）と拡散層（２）とのオーミックコンタクトも
良好になる。又、Ag層（８）の上のTi層（９）によって
SiO2によるパッシベーション膜（11）との密着性も向上
し、パッシベーション膜（11）と配線（10）との剥れを
防止することができる。さらに、AgとTiはある程度界面
反応しTiAg或はTi3Ag等の化合物を形成するのでAg層
（８）の剥れ等の問題も解消する。また、本発明の配線
（10）によればAg,Tiを用いるのでエレクトロマイグレ
ーション、ストレスマイグレーションが起きくい。According to this configuration, since Ag is used for the wiring (10), it can withstand a high-temperature process, and does not react with Si at all, so that spike development does not occur. The wiring (10) has a laminated structure of an Ag layer (8) and Ti layers (7) and (9). Since the Ti layer (7) is in contact with the interlayer insulating film (5) made of SiO 2 , The adhesion between (10) and the interlayer insulating film (5) is increased, and the Ti layer (7) of the wiring (10) is connected to the contact portion of the diffusion layer (2) via the TiSi 2 film (4). Therefore, the Ti layer (7) is prevented from being converted into TiSi 2 by the reaction between the Ti layer (7) and the diffusion layer (2),
The adhesion between the wiring (10) and the diffusion layer (2) is stabilized, and
Ohmic contact between the wiring (10) and the diffusion layer (2) is also improved. Also, by the Ti layer (9) on the Ag layer (8)
Adhesion to the passivation film (11) by SiO 2 also improved, it is possible to prevent the peeling of the passivation film (11) wires (10). Further, since Ag and Ti react at an interface to some extent to form a compound such as TiAg or Ti 3 Ag, problems such as peeling of the Ag layer (8) are also solved. Further, according to the wiring (10) of the present invention, since Ag and Ti are used, electromigration and stress migration hardly occur.
従って、信頼性の高い半導体装置を得ることができ
る。Therefore, a highly reliable semiconductor device can be obtained.
〔発明の効果〕 上述の本発明によれば、TiとAgの積層構造による配線
を用いることにより、Al配線に比べて抵抗値が低く、エ
レクトロマイグレーション、ストレスマイグレーション
も起きにくく、且つ高温プロセスにも耐えることができ
る。また、Agと半導体として一般に用いられるSiとが全
く反応しないのでスパイク現象が回避され、トランジス
タ等の半導体素子の信頼性を向上することができる。[Effects of the Invention] According to the present invention described above, by using a wiring having a laminated structure of Ti and Ag, the resistance value is lower than that of an Al wiring, electromigration, stress migration is less likely to occur, and even in a high-temperature process. Can withstand. Further, since Ag and Si generally used as a semiconductor do not react at all, a spike phenomenon can be avoided, and the reliability of a semiconductor element such as a transistor can be improved.
しかも、配線としては、SiO2等の絶縁膜と接する側が
Ti層であるため、絶縁膜との密着性を高めることができ
る。また、配線のTi層がチタンシリサイド層を介して半
導体層に接続されるので、Ti層と半導体層としてのSiと
の反応によるTi層のチタンシリサイド化を阻止し、配線
と半導体層との密着性を安定化することができ、従って
密着性を高めることができる。かつ、配線と半導体層と
のオーミックコンタクトを良好とすることができる。さ
らに、Ti層とAg層の積層構造による配線において、その
Ti層とAg層の界面にTiとAgの化合物を形成しているの
で、Ti層とAg層の密着性が上がり、配線自身のAg層の剥
がれを防止することができ、配線の信頼性を向上するこ
とができる。Moreover, as for the wiring, the side in contact with the insulating film such as SiO 2
Since it is a Ti layer, adhesion to an insulating film can be improved. In addition, since the Ti layer of the wiring is connected to the semiconductor layer via the titanium silicide layer, the Ti layer is prevented from forming a titanium silicide due to the reaction between the Ti layer and Si as the semiconductor layer, and the adhesion between the wiring and the semiconductor layer is prevented. Properties can be stabilized, and thus the adhesion can be enhanced. Further, the ohmic contact between the wiring and the semiconductor layer can be improved. Furthermore, in a wiring having a laminated structure of a Ti layer and an Ag layer,
Since a compound of Ti and Ag is formed at the interface between the Ti layer and the Ag layer, the adhesion between the Ti layer and the Ag layer is increased, the peeling of the Ag layer of the wiring itself can be prevented, and the reliability of the wiring can be improved. Can be improved.
従って、信頼性の高いLSI等の半導体装置を提供する
ことができる。Therefore, a highly reliable semiconductor device such as an LSI can be provided.
第１図は本発明の半導体装置の一例を示す断面図であ
る。 （１）は半導体基板、（２）は拡散層、（３）は素子間
分離領域、（４）はTiSi2膜、（５）は層間絶縁膜、
（７）（９）はTi層、（８）はAg層、（10）は配線、
（11）はパッシベーション膜である。FIG. 1 is a sectional view showing an example of the semiconductor device of the present invention. (1) a semiconductor substrate, (2) a diffusion layer, (3) an element isolation region, (4) a TiSi 2 film, (5) an interlayer insulating film,
(7) (9) is Ti layer, (8) is Ag layer, (10) is wiring,
(11) is a passivation film.
フロントページの続き (56)参考文献 特開 昭63−100749（ＪＰ，Ａ) 特開 昭62−4371（ＪＰ，Ａ) 特開 昭62−76560（ＪＰ，Ａ) 特開 昭62−143473（ＪＰ，Ａ) 特開 昭62−69560（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 H01L 21/768 - 21/77 Continuation of the front page (56) References JP-A-63-100749 (JP, A) JP-A-64-2371 (JP, A) JP-A-62-276560 (JP, A) JP-A-62-143473 (JP , A) JP-A-62-69560 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/28 H01L 21/768-21/77
Claims (1)
る半導体装置において、 前記配線は、Ti層とAg層の積層構造で、該Ti層とAg層の
界面にTiとAgの化合物を形成して成り、 前記配線のTi層が、前記絶縁膜に密着されると共に、チ
タンシリサイド層を介して前記半導体層に接続されて成
ることを特徴とする半導体装置。1. A semiconductor device comprising a wiring extending from a semiconductor layer on an insulating film, wherein the wiring has a laminated structure of a Ti layer and an Ag layer, and an interface between Ti and Ag is formed at an interface between the Ti layer and the Ag layer. A semiconductor device, comprising: forming a compound; wherein a Ti layer of the wiring is adhered to the insulating film and connected to the semiconductor layer via a titanium silicide layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63054391A JP2945010B2 (en) | 1988-03-08 | 1988-03-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63054391A JP2945010B2 (en) | 1988-03-08 | 1988-03-08 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01227456A JPH01227456A (en) | 1989-09-11 |
| JP2945010B2 true JP2945010B2 (en) | 1999-09-06 |
Family
ID=12969384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63054391A Expired - Fee Related JP2945010B2 (en) | 1988-03-08 | 1988-03-08 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2945010B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4400200C2 (en) * | 1993-01-05 | 1997-09-04 | Toshiba Kawasaki Kk | Semiconductor device with improved wiring structure and method of manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100749A (en) * | 1986-10-17 | 1988-05-02 | Hitachi Ltd | Semiconductor integrated circuit device |
-
1988
- 1988-03-08 JP JP63054391A patent/JP2945010B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01227456A (en) | 1989-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| JP3104534B2 (en) | Semiconductor device and its manufacturing method. | |
| JPH0715990B2 (en) | Semiconductor device | |
| US4916397A (en) | Semiconductor device with bonding pad | |
| JPH01202841A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JP3106493B2 (en) | Semiconductor device | |
| JP2600593B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2945010B2 (en) | Semiconductor device | |
| JPS6364057B2 (en) | ||
| JP2848694B2 (en) | Semiconductor device | |
| JP2757796B2 (en) | Semiconductor integrated circuit device | |
| JP2503921B2 (en) | Semiconductor device | |
| JPH05121727A (en) | Semiconductor device and manufacturing method thereof | |
| JP2764932B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0629294A (en) | Manufacture of semiconductor device | |
| JPS5939049A (en) | Semiconductor device | |
| JP2590738B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2764934B2 (en) | Semiconductor device | |
| JPH01268150A (en) | Semiconductor device | |
| JP3688335B2 (en) | Semiconductor integrated circuit device, manufacturing method thereof, and semiconductor wafer | |
| JPH02206122A (en) | Semiconductor device | |
| JP3017810B2 (en) | Method for manufacturing semiconductor device | |
| JPH01233739A (en) | Manufacture of semiconductor device | |
| JP2947800B2 (en) | Semiconductor device | |
| JPH04162531A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |