JP2947149B2

JP2947149B2 - 信号を基準値に固定する回路

Info

Publication number: JP2947149B2
Application number: JP7321300A
Authority: JP
Inventors: シェズノーダヴィド
Original assignee: ESU TEE MIKUROEREKUTORONIKUSU SA
Current assignee: ESU TEE MIKUROEREKUTORONIKUSU SA
Priority date: 1994-11-25
Filing date: 1995-11-16
Publication date: 1999-09-13
Anticipated expiration: 2015-11-16
Also published as: EP0714169A1; US5731771A; DE69522536D1; JPH08228303A; EP0714169B1; FR2727595A1; FR2727595B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号の基本レベルを
規則的に再生するため連続した時間間隔にわたって信号
を直流基準値に固定する回路に関する。本発明はより詳
細にはテレビジョン装置で帰線の後ろにクロミナンスま
たは輝度信号の黒レベルを再生する制御回路に関する。

【０００２】

【従来の技術】図１は輝度またはクロミナンス信号を黒
レベルに固定する従来の回路を示している。固定されな
い（アンロック）信号ＶはコンデンサＣを通り増幅器１
０の入力に加えられている。増幅器１０の入力における
信号Ｖｃは黒レベルに固定される信号に対応している。
増幅器１０により増幅された前記の信号Ｖｃは大部分の
時間アナログ対デジタル変換器１２によりデジタル信号
に変換されている。デジタル比較器１４は入力Ａに変換
器１２のデジタル出力Ｎを受け、入力Ｂに基準デジタル
値Ｎｒｅｆを受けている。固定（ロック）信号Ｖｃが取
り出されているコンデンサＣの端子は充電電流源Ｉｃに
より高電圧源Ｖｄｄに接続され、放電電流源Ｉｄにより
接地ＧＮＤに接続されている。充電電流源Ｉｃは値Ｎが
Ｎｒｅｆより小さい時比較器１４が発生する信号ＵＰに
より駆動される。放電電流源Ｉｄは値ＮがＮｒｅｆより
大きい時比較器１４が発生する信号ＤＮにより駆動され
る。電流源ＩｃまたはＩｄは比較器１４と変換器１２に
加えられているクロックＣＫの速度で駆動される。

【０００３】この構成では、例えば値ＮがＮｒｅｆより
大きい時、電流源Ｉｄが駆動され徐々にコンデンサＣを
放電する。電圧Ｖｃが減少し、信号Ｎは電圧Ｖｃの変化
に従う。信号ＮがＮｒｅｆに到達すると、電流源Ｉｃお
よびＩｄのいずれも駆動されず、電圧Ｖｃは到達した値
に留まる。

【０００４】この回路は、帰線の間だけ使用することが
できる；電流源ＩｃとＩｄはラインの間アクティブでな
い。

【０００５】固定段階の間、電圧Ｖは一定であるとして
いる。実際には、該電圧Ｖは周囲の種々の寄生現象によ
り生ずる雑音を含んでいる。雑音はコンデンサＣと増幅
器１０により変換器１２の入力に直接送られ、デジタル
信号Ｎに変化を生ずる。ランダムであり平均値がゼロで
ある雑音は開ループでは、すなわち固定段階以外では問
題とならない。

【０００６】しかし固定段階の間、回路は前のサイクル
で定められた信号Ｎに基づき、各クロックサイクルで信
号Ｎの修正を行う。例えば、電圧Ｖｃの寄生パルスによ
り値Ｎに増加が生ずると、回路は次のサイクルで電圧Ｖ
ｃが同時に負の寄生パルスを受けたとしても、前記電圧
Ｖｃに負の修正を行う：負の修正と負の寄生パルスは累
積され、Ｎに対し誤りを減少させるよりも増加させる。
このように累積された誤りは発生確率が無視できなく、
数単位の振幅で信号Ｎが振動する。１単位の振動は正常
であり許容できるが、数単位の振動はテレビジョンスク
リーンに現れ映像品質を悪化させる。

【０００７】更に、このような回路に一般に使用される
変換器１２は、変換器の入力信号の標本が得られる時間
と該標本のデジタル値が変換器により出力される時間と
の間に、数クロックサイクルＣＫの反応時間を必要とす
る回路である。充電電流または放電電流はこれらのすべ
ての反応サイクルの間コンデンサＣに加えられる。値Ｎ
が１単位だけＮｒｅｆと異なっていると、電圧Ｖｃは次
の反応サイクルの最初に所要の値に達する。これが生ず
ると、反応サイクルが続く間修正は継続され、値Ｖｃは
再び所要の値から離れてしまう。制御は高速に行われる
ことが好ましいので、比較的高い充電電流と放電電流が
使用されている。従って、電圧Ｖｃの誤差が十分大きく
なる場合があり、悪い方向に値Ｎを変える。更に、テレ
ビジョンスクリーンに識別できるような大きさを有した
信号Ｎ（および値Ｖｃ）の振動が生ずる。

【０００８】

【課題を解決するための手段】本発明の目的は信号を基
準値に固定し、雑音に対する感度を減少させる回路を提
示することである。

【０００９】本発明の他の目的はアナログ−デジタル変
換器の反応時間にもとづく振動をしない回路を提示する
ことである。

【００１０】これらの目的は、コンデンサに記憶された
電荷により修正されるアナログ信号を受けるアナログ対
デジタル変換器を含み、アナログ信号を基準値に固定す
る回路により実現される。デジタル比較器は変換器の出
力と基準デジタル値を受け、コンデンサの充電電流源と
放電電流源を制御する。メモリセルはコンデンサの充電
と放電を禁止する安定条件のフラグを表している。変換
器の出力を分析する回路により、変換器出力の連続した
値が所定の安定条件を満たす時、フラグはアクティブに
され、変換器出力の連続した値が所定の発散状態を満た
す時、フラグはアクティブにされない。

【００１１】本発明の実施態様によれば、該回路にはウ
インド検出器が含まれ、該ウインド検出器は変換器の出
力が基準値の近くにある時アクティブにされ、コンデン
サの充電または放電の量を減少する。

【００１２】本発明の実施態様によれば、減少された充
電または放電の量は変換器の出力がある値から次の、す
なわち連続した値に対しわずか１単位だけ変化する量で
ある。

【００１３】本発明の実施態様によれば、該回路はドリ
フト検出器を含み変換器の出力の連続した値が所定のド
リフト条件を満たす時、および前記のフラグがアクティ
ブの間、充電または放電の量を減少させる。

【００１４】本発明の実施態様によれば、ウインド検出
器のウインドは１だけ増加した基準値と１だけ減少した
基準値により限界が定められている。

【００１５】本発明の実施態様によれば、安定条件は基
準値に等しい二つの連続した値に対応し、発散条件は基
準値より高いかまたは低い四つの連続した値に対応して
いる。

【００１６】本発明の実施態様によれば、ドリフト条件
は基準値より高いまたは低い三つの連続した値に対応
し、該三つの値の中の二番目の値は基準値に等しい可能
性を有している。

【００１７】

【発明の実施の形態】図２は図１と同じ参照番号をつけ
た幾つかの要素を示している。図１の比較器１４は例え
ば値ＮがＮｒｅｆ以上又は等しいならばＡ≧Ｂ信号をア
クティブにし、値ＮがＮｒｅｆに等しければＡ＝Ｂの信
号をアクティブにする比較器１４’に置き換えられてい
る。他の実施例として、比較器１４’は更に値ＮがＮｒ
ｅｆ＋１に等しければＡ＝Ｂ＋１の信号をアクティブに
し、値ＮがＮｒｅｆ−１に等しければＡ＝Ｂ−１の信号
をアクティブにする信号を供給する。これらの４つの信
号は、これらの信号を分析し（信号ＵＰおよびＤＮによ
り）電流源ＩｃおよびＩｄを制御する制御回路１６に加
えられる。

【００１８】要約すると、一番目の実施態様によれば、
図２の回路は制御回路１６が値ＮとＮｒｅｆの間の差を
検出するかぎり、初期的に図１の回路のように機能す
る。信号ＮがＮｒｅｆに等しくなると、制御回路１６は
固定モードに入り、電流源ＩｃとＩｄがアクティブでな
くなる。この場合、信号ＶｃまたはＮが雑音によりラン
ダムに変化しても、該回路は信号ＶｃおよびＮを振動さ
せる修正を行わない。

【００１９】信号Ｖｃが発散を開始するならば、修正が
行われなければならないことは勿論である。この場合抵
抗または寄生的な影響を通してコンデンサＣが放電す
る。この発散は固定されない電圧Ｖの通常の変動によっ
ても生ずる。実際には、制御回路１６は比較器１４’の
Ａ≧ＢおよびＡ＝Ｂの出力の連続した値を分析し発散条
件を検出する。このような発散条件が検出されると、制
御回路１６は非固定モードに切り替わり、図１の回路の
場合のように誤りが再び修正される。

【００２０】二番目の実施態様によれば、比較器１４’
の出力Ａ＝Ｂ＋１およびＡ＝Ｂ−１は制御回路１６によ
り使用され、値Ｎが（Ｎｒｅｆ−１とＮｒｅｆ＋１の間
で）Ｎｒｅｆに近い時精密な修正を行う。このように、
該回路は信号ＮがＮｒｅｆから離れている時行う高速の
収束モードと、信号ＮがＮｒｅｆから１単位異なってい
る時行う精密な収束モードを有している。精密な修正は
変換器１２の反応のサイクルの間信号Ｎが変化しないよ
う十分小さくなるように選択され、これにより信号Ｖｃ
またはＮの振動が避けられる。他の実施例として、この
精密な修正は固定モードにある制御回路１６がモード切
り替えより低いドリフト条件を検出した時も使用され
る。

【００２１】図３は一番目の実施態様に基づく制御回路
１６の動作の詳細なブロック図である。記載したブロッ
ク図に対し、ブロックについての記載を次のブロック参
照番号から始める。

【００２２】１００．信号Ｎの新しい値が予想される。

【００２３】１０２．Ｎの最後の値が分析され、これら
が安定条件を満たすかどうか決定される。この安定条件
は、例えばＮの最後の二つの値がＮｒｅｆに等しければ
条件を満たす。実際には、Ｎの値ではなく比較器１４’
のＡ＝Ｂの出力の値が分析される。この分析を行うた
め、例えばＡ＝Ｂの信号は新しいＮの値に対し有効にさ
れる２ビットシフトレジスタに加えられる。シフトレジ
スタの２ビットが１であるなら、安定条件が満たされ
る。

【００２４】１０４．安定条件が満たされるならば、回
路は例えばメモリロケーション（フリップフロップ）の
条件に対応したフラグにより示されたる固定モードに入
る。

【００２５】１０６．Ｎの最後の値が分析され、これら
が発散の条件を満たすかどうか決定される。例えばＮの
最後の四つの値がＮｒｅｆより全て大きいかまたは全て
小さければこの条件を満たす。これを調べるため、実際
には比較器１４’の信号の最後の四つの組（Ａ≧Ｂ、Ａ
＝Ｂ）が分析される。四つの組が全て（１、０）または
（０、０）に等しければ発散の条件が満たされる。Ａ≧
ＢおよびＡ＝Ｂの信号は例えば新しいＮの値に対し有効
にされる４ビットシフトレジスタにそれぞれ加えられ
る。Ａ＝Ｂ信号に関連したシフトレジスタも使用されブ
ロック１０２内の安定条件の分析を行う。

【００２６】１０８．発散の条件が満たされれば、回路
はブロック１０４で有効にされたフラグをもはや有効に
しないことにより非固定モードに入る。

【００２７】１１０．値ＮがＮｒｅｆ以上であるか等し
いかの照合が行われるが、これはＡ≧Ｂが１かどうかの
照合である。

【００２８】１１２．結果が肯定の場合、値ＮがＮｒｅ
ｆに等しいかどうかの照合が行われるが、これはＡ＝Ｂ
の信号が１かどうかの照合である。肯定ならば、最適な
安定条件であり、回路はブロック１００で新しい値Ｎを
取ることを予想する。

【００２９】１１４．値ＮがＮｒｅｆより確実に大き
い。回路は固定モードにあるかどうかの照合が行われ
る。結果が肯定の場合、値ＮはＮｒｅｆより若干大き
く、差は修正を必要としない寄生現象のみである。回路
はブロック１００で新しい値Ｎを取ることを期待する。

【００３０】１１６．回路は固定モードにない。この場
合、信号Ｎは収束の段階にあり、Ｎｒｅｆに向かい減少
し、またはＮｒｅｆに到達した後増加して発散を開始す
る。信号ＤＮは１クロックサイクルの間アクティブであ
り、これにより電流源Ｉｄ，クロックＣＫの期間、およ
びコンデンサＣの値により決定される量で電流源Ｉｄに
よりコンデンサＣの放電が行われる。

【００３１】値ＮがＮｒｅｆ未満のときは対称的な動作
が行われる。ブロック１１４と同じように、ブロック１
１４’で回路が固定されているかどうかの照合が行われ
る。結果が肯定の場合修正が行われず、新しい値Ｎをブ
ロック１００で予想する。結果が否定の場合、信号ＵＰ
が１サイクルの間ブロック１１６’でアクティブにされ
所定の量だけコンデンサＣが充電される。

【００３２】回路を固定モードまたは非固定モードに置
くため使用されるブロック１０２から１０８は図３のブ
ロック図にまとめられている。しかし、対応する動作は
ブロック図の残りの部分の動作と分離して並列に行うこ
とができる。

【００３３】前述の動作モードによれば、本発明による
制御回路は、信号ＮがＮｒｅｆに到達すると、信号Ｖｃ
またはＮのランダムな寄生的な現象を修正しない。信号
ＶｃまたはＮは（幾つかの連続した値が所望の値より大
きいまたは小さい）発散の特性を示す時のみ修正され
る。

【００３４】図４は図３のブロック図のブロック１１０
からのブロックを部分的に示しており、本発明による固
定回路の最適な動作を説明している。該ブロック図には
図３のブロックを全て含んでいるが、図３のブロックは
再度説明しない。

【００３５】１１３．このブロックはブロック１１２と
１１４の間に置かれている。値ＮはＮｒｅｆより確実に
大きく、値ＮがＮｒｅｆ＋１に等しいかどうかの照合が
行われる。結果が否定の場合、前述のようにブロック１
１４で継続し、必要があれば通常の修正が行われる。

【００３６】１２０．値ＮはＮｒｅｆ＋１に等しい。回
路が固定モードにあるかどうかの照合が行われる。

【００３７】１２２．回路は固定モードにない。この段
階は、信号ＮがＮｒｅｆに向かい減少することにより収
束しＮｒｅｆの近くにあるか、又は、信号Ｎが増加する
ことにより発散を開始するかのいずれかを意味してい
る。従って精密な修正が行われる。コンデンサＣはブロ
ック１１６の量に比べて少ない量だけ放電される。この
減少した量の放電を行うため、例えば信号ＤＮが交互の
クロックＣＫの間、すなわちクロックの半周期の間また
はクロックデューティサイクルが０．５未満になるよう
に選択されていればそれ未満の間だけアクティブにされ
る。この減少された放電の最適な値は電圧Ｖｃが変換器
の反応サイクルの間Ｎｒｅｆ−１に相当する値に到達し
ない値である。Ｎｒｅｆの近くで行われる過度な修正に
よる振動はこのようにして抑えられる。このほか、信号
ＮがＮｒｅｆから離れている時はブロック１１４および
１１６により高速な収束が行われる。

【００３８】１２４．回路は固定モードにあり、値Ｎは
Ｎｒｅｆ＋１に等しい。回路の非固定条件をトリガする
には十分でない肯定的なドリフト条件をＮの最後の値が
満たすかどうか照合が行われる。このドリフト条件は例
えばＮｒｅｆ＋１に等しい三つの連続した値に対応して
おり、中央の値はＮｒｅｆに等しい可能性がある。結果
が肯定の場合修正が決定されるが、精密な修正がブロッ
ク１２２で行われる。結果が否定の場合、修正が行われ
ないで新しいＮを取ることがブロック１００で期待され
る。

【００３９】前述の動作は、Ｎｒｅｆより大きいＮの値
の修正に対応している。Ｎｒｅｆより小さいＮの値は対
称的な方法で修正される。ブロック１１３’において、
値Ｎが（比較器１４’のＡ＝Ｂ−１の信号により示され
る）Ｎｒｅｆ−１に等しいかどうか照合が行われる。結
果が否定の場合、動作は図３のブロック図で記載したよ
うにブロック１１４’で継続する。結果が肯定の場合、
回路は固定モードにあるかどうかの照合がブロック１２
０’で行われる。回路が固定モードにあれば、ブロック
１１６’における量より少ない量だけコンデンサＣの電
荷を増加させることにより、ブロック１２２’で精密な
修正が行われる。回路が固定モードにあれば、信号Ｎの
最後の値が否定的なドリフト条件を満たすかどうかブロ
ック１２４’で照合が行われる。結果が肯定の場合、精
密な修正がブロック１２２’で行われ、否定の場合修正
が行われない。

【００４０】本発明は所望の動作を行う論理回路を形成
するため当業者が例えばＶＨＤＬ言語で容易に書き換え
ることができるブロック図について主に記載している。
更に、ブロック図のブロックの順序は記載した機能を変
えることなしに変更することができる。例えば、ブロッ
ク１１２はブロック１１０の前に置くことができる。次
にブロック１１０では値ＮがＮｒｅｆより確実に大きい
か照合が行われる。

【００４１】当業者が容易に考えることができる種々の
変更と修正を本発明が有することは勿論である。この種
の変更、修正、さらには改善はこの開示の一部であり、
本発明の内容および範囲内である。したがって前述の記
載は一例であり、これに制限されるものではない。

【図面の簡単な説明】

【図１】クロミナンスまたは輝度信号をテレビジョン装
置の黒レベルに固定する従来の回路を示す図である。

【図２】本発明に基づく固定回路の構造を示す図であ
る。

【図３】一番目の実施態様に基づき図２の回路の動作を
説明するブロック図である。

【図４】他の実施態様に基づき図２の回路の動作を説明
するブロック図である。

【符号の説明】

１０増幅器１２アナログ対デジタル変換器１４デジタル比較器１６制御回路

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/14 - 5/217

Claims

(57)【特許請求の範囲】

【請求項１】コンデンサ（Ｃ）に蓄積された電荷によ
り修正されるアナログ信号を受信するアナログ対デジタ
ル変換器（１２）と、変換器の出力と基準デジタル値（Ｎｒｅｆ）を受信する
デジタル比較器（１４’）と、該デジタル比較器の連続した出力を蓄積するシフトレジ
スタと、該比較器から制御される、コンデンサ充電電流源（Ｉ
ｃ）及び放電電流源（Ｉｄ）と、アクティブな時、コンデンサの充電と放電を禁止するた
めの安定条件フラグ（１０４）と、前記シフトレジスタの内容を解析して、該内容が所定の
安定条件を満たす時前記フラグをアクティブにし、前記
内容が所定の発散条件を満たす時前記フラグを非アクテ
ィブにするための回路（１４’、１６）を含み、アナロ
グ信号（Ｖｃ）を基準値に固定する回路。
【請求項２】コンデンサ（Ｃ）の充電または放電の量
を減少するために、変換器の出力（Ｎ）が基準値（Ｎｒ
ｅｆ）の近くにある時アクティブにされるウインド検出
器（１４’）を含む請求項１に記載の固定回路。
【請求項３】減少された充電または放電の量は、変換
器の出力がある値から次の値に対し最大でも１単位だけ
変化する量である、請求項２に記載の固定回路。
【請求項４】前記シフトレジスタの内容が所定のドリ
フト条件を満たし前記のフラグがアクティブの時、充電
または放電の量を減少させるためのドリフト検出器（１
２４、１２４’）を含む請求項２に記載の固定回路。
【請求項５】ウインド検出器（１４’）のウインドが
（基準値＋１）と（基準値−１）により限界が定められ
ている請求項２に記載の固定回路。
【請求項６】安定条件は、前記シフトレジスタに蓄積
された２つの等しい結果に対応し、発散条件は前記シフ
トレジスタに蓄積された４つの等しくない結果に対応す
る、請求項１に記載の固定回路。
【請求項７】ドリフト条件が前記シフトレジスタに蓄
積された３つの等しくない結果、つまり、等しくない結
果、等しい結果及び等しくない結果に対応する、請求項
４に記載の固定回路。