Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2950243B2 - Magnetoresistive element and method of manufacturing the same - Google Patents
[go: Go Back, main page]

JP2950243B2 - Magnetoresistive element and method of manufacturing the same - Google Patents

Magnetoresistive element and method of manufacturing the same

Info

Publication number
JP2950243B2
JP2950243B2 JP8184515A JP18451596A JP2950243B2 JP 2950243 B2 JP2950243 B2 JP 2950243B2 JP 8184515 A JP8184515 A JP 8184515A JP 18451596 A JP18451596 A JP 18451596A JP 2950243 B2 JP2950243 B2 JP 2950243B2
Authority
JP
Japan
Prior art keywords
electrode layer
semiconductor
layer
electrode
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8184515A
Other languages
Japanese (ja)
Other versions
JPH1032358A (en
Inventor
連也 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8184515A priority Critical patent/JP2950243B2/en
Publication of JPH1032358A publication Critical patent/JPH1032358A/en
Application granted granted Critical
Publication of JP2950243B2 publication Critical patent/JP2950243B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体を電極で挟
持した構造の磁気抵抗効果素子およびその製造方法に関
するものである。
The present invention relates to a magnetoresistive element having a structure in which a semiconductor is sandwiched between electrodes, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】このような従来の磁気抵抗効果素子(以
下、「MR素子」という。)としては、コルビノ構造や
ホールバー構造が知られている(日経エレクトロニク
ス、1976年3月22日号、101頁)。図2は、コ
ルビノ構造のMR素子を示す概略断面図である。コルビ
ノ構造のMR素子50は、半導体52を中心電極54と
リング状電極56とにより挟んだものである。中心電極
54を円の中心として、半導体52、リング状電極56
が同心円上に配置される。コルビノ構造は、ホール効果
による電荷の蓄積がないので、大きな磁気抵抗効果が得
られる。図3は、ホールバー構造のMR素子を示す概略
断面図である。ホールバー構造のMR素子60は、棒状
の半導体62の両端を電極64,66により挟んだもの
である。ホールバー構造は、極めて単純な構造であるの
で、製造が容易である。
2. Description of the Related Art As such a conventional magnetoresistive element (hereinafter referred to as "MR element"), a corbino structure and a hole bar structure are known (Nikkei Electronics, March 22, 1976, 101). FIG. 2 is a schematic sectional view showing an MR element having a corbino structure. The MR element 50 having a corbino structure is obtained by sandwiching a semiconductor 52 between a center electrode 54 and a ring-shaped electrode 56. With the center electrode 54 as the center of the circle, the semiconductor 52 and the ring-shaped electrode 56
Are arranged on concentric circles. Since the corbino structure does not accumulate charges due to the Hall effect, a large magnetoresistance effect can be obtained. FIG. 3 is a schematic sectional view showing an MR element having a hole bar structure. The MR element 60 having the hole bar structure has a rod-shaped semiconductor 62 with both ends sandwiched between electrodes 64 and 66. Since the hole bar structure is a very simple structure, it is easy to manufacture.

【0003】また、HgCdTeの磁気抵抗効果につい
ては、L.N. Korol' らによりバルク結晶を用いて調べら
れている(ソビエト・フィジックス・セミコンダクター
(Sov. Phys. Semicond.) 、11巻、288頁、197
7年、及び12巻、275頁、1978年)。彼らの実
験結果によれば、室温、磁束密度1Tにおいて180倍
もの抵抗変化が得られている。なお、HgCdTeを用
いたMR素子及びその製造方法については、実用化され
た従来技術と呼べるものは発明者の知る限り開示されて
いない。
The magnetoresistance effect of HgCdTe has been investigated by LN Korol 'et al. Using bulk crystals (Sov. Phys. Semicond.), Vol. 11, pp. 288, 197.
7 and 12, 275, 1978). According to their experimental results, a resistance change of 180 times was obtained at room temperature and a magnetic flux density of 1T. As for the MR element using HgCdTe and the method of manufacturing the same, a practically usable prior art is not disclosed as far as the inventor knows.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
MR素子には、次のような問題があった。コルビノ構造
では、プレーナプロセスを用いることができないので、
製造が困難である。一方、ホールバー構造では、半導体
の側面に発生する電荷のため、磁気抵抗効果が極めて小
さい。また、HgCdTeは、その特性を引き出す構造
及び製造方法が確立されていないので、それをMR素子
として実用化することはできない。
However, the conventional MR element has the following problems. Since the corbino structure cannot use the planar process,
Difficult to manufacture. On the other hand, in the hole bar structure, the magnetoresistance effect is extremely small due to charges generated on the side surface of the semiconductor. In addition, HgCdTe cannot be put to practical use as an MR element because a structure and a manufacturing method for deriving its characteristics have not been established.

【0005】[0005]

【発明の目的】本発明は、このような従来の事情に鑑み
てなされたもので、製造が容易で、しかも電荷蓄積によ
る磁気抵抗効果の低減を防ぐことができ、さらにHgC
dTe等のII−VI族半導体に好適な、MR素子及びその
製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is easy to manufacture, and can prevent a reduction in the magnetoresistance effect due to charge accumulation.
It is an object of the present invention to provide an MR element suitable for a II-VI group semiconductor such as dTe and a method for manufacturing the same.

【0006】[0006]

【課題を解決するための手段】本発明に係るMR素子
は、第一の電極層、第一の半導体層、第二の電極層、第
二の半導体層及び第三の電極層がこの順に積層され、
記第一及び第二の半導体層が互いに接触しておらず、
記第三の電極層が前記第二の電極層に電気的に接触する
ことなく前記第一の電極層に電気的に接触していて、な
おかつ積層方向と垂直の方向に存在する前記第一及び第
二の半導体層の両側面に前記第三の電極層が電気的に接
触しているものである。
In the MR element according to the present invention, a first electrode layer, a first semiconductor layer, a second electrode layer, a second semiconductor layer, and a third electrode layer are laminated in this order. And before
The first and second semiconductor layers are not in contact with each other, and the third electrode layer is in electrical contact with the first electrode layer without being in electrical contact with the second electrode layer. And the third electrode layer is in electrical contact with both side surfaces of the first and second semiconductor layers existing in a direction perpendicular to the laminating direction.

【0007】換言すると、第二の電極層を中心として下
に第一の半導体層、上に第二の半導体層が接しており、
第一の半導体層の下、第二の半導体層の上並びに第一及
び第二の半導体層の両側面に第一又は第三の電極層が接
している。第一の電極層と第三の電極層とは導通してお
り、第一の電極層及び第三の電極層と第二の電極層とは
導通していない。ここで、第一の電極層及び第三の電極
層と第二の電極層との間に電圧を印加することにより、
第一及び第二の半導体層に電流を流すと、第一及び第二
の半導体層を流れる電流の向きは互いに逆となる。した
がって、これらの半導体層の両側面に平行かつ積層方向
に垂直な磁束を検出する場合、第一及び第二の半導体層
に発生するホール電圧の極性も反対になるので、これら
の半導体層の両側面にはそれぞれ相異なる極性の電荷が
蓄積される。しかし、これら半導体層の両側面は第一及
び第三の電極層により電気的に短絡されているので、電
荷の蓄積による磁気抵抗効果の低減は生じない。また、
第一及び第二の半導体層をHgCdTe、HgMnTe
又はこれらの混晶とすることにより、より大きな磁気抵
抗効果が得られる。
In other words, the first semiconductor layer is in contact with the second electrode layer below and the second semiconductor layer is in contact with the second electrode layer above,
The first or third electrode layer is in contact with the first semiconductor layer, the second semiconductor layer, and both side surfaces of the first and second semiconductor layers. The first electrode layer and the third electrode layer are conductive, and the first electrode layer, the third electrode layer, and the second electrode layer are not conductive. Here, by applying a voltage between the first electrode layer and the third electrode layer and the second electrode layer,
When a current flows through the first and second semiconductor layers, the directions of the currents flowing through the first and second semiconductor layers are opposite to each other. Therefore, when detecting a magnetic flux parallel to both side surfaces of these semiconductor layers and perpendicular to the laminating direction, the polarities of the Hall voltages generated in the first and second semiconductor layers are also opposite. Charges of different polarities are accumulated on the surfaces. However, since both side surfaces of these semiconductor layers are electrically short-circuited by the first and third electrode layers, the reduction of the magnetoresistance effect due to charge accumulation does not occur. Also,
The first and second semiconductor layers are made of HgCdTe, HgMnTe
Alternatively, by using these mixed crystals, a larger magnetoresistance effect can be obtained.

【0008】本発明に係るMR素子の製造方法は、本発
明に係るMR素子を製造する方法であって、基板上に前
記第一の電極層、第一の半導体層、第二の電極層、第二
の半導体層を順次形成し、続いて前記第一の半導体層、
第二の電極層、第二の半導体層をストライプ状に残らせ
るようにエッチングし、続いて積層方向と垂直の方向に
存在する前記第二の電極層の両側面をエッチングし、続
いて前記第三の電極層を形成するものである。
[0008] A method for manufacturing an MR element according to the present invention is a method for manufacturing an MR element according to the present invention, wherein the first electrode layer, the first semiconductor layer, the second electrode layer, Forming a second semiconductor layer sequentially, followed by the first semiconductor layer,
The second electrode layer, the second semiconductor layer is etched so as to remain in a stripe shape, subsequently, both sides of the second electrode layer present in a direction perpendicular to the stacking direction are etched, and then the second electrode layer is etched. The third electrode layer is formed.

【0009】また、前記第一及び第二の電極層を高濃度
ドープのCdTe又はHgTe、前記第一及び第二の半
導体層をHgCdTe、前記第三の電極層を金属として
もよい。この場合は、一回の結晶成長工程とその後のエ
ッチング等の素子形成工程とからなり、素子形成工程後
の半導体結晶の再成長等は必要ない。また、素子形成工
程も一般的なフォトリソグラフィやウェットエッチング
等からなるので、量産に適した製造方法である。また、
本発明の製造方法では第二の電極層の一部を選択エッチ
ングで取り除く工程があり、これが工程の単純化に大き
く寄与する。なお、第三の電極層を除く各層に、Mn、
Zn、Se、Sが少なくとも一種類以上少量混入させて
もよい。
The first and second electrode layers may be made of highly doped CdTe or HgTe, the first and second semiconductor layers may be made of HgCdTe, and the third electrode layer may be made of metal. In this case, one crystal growth step and a subsequent element formation step such as etching are performed, and it is not necessary to regrow the semiconductor crystal after the element formation step. In addition, since the element forming process also includes general photolithography, wet etching, and the like, it is a manufacturing method suitable for mass production. Also,
In the manufacturing method of the present invention, there is a step of removing a part of the second electrode layer by selective etching, which greatly contributes to simplification of the step. In addition, Mn,
At least one kind of Zn, Se, and S may be mixed in a small amount.

【0010】[0010]

【発明の実施の形態】図1は、本発明に係るMR素子の
一実施形態を示す概略断面図である。以下、この図面に
基づき説明する。
FIG. 1 is a schematic sectional view showing an embodiment of an MR element according to the present invention. Hereinafter, description will be made based on this drawing.

【0011】MR素子10は、電極層12、半導体層1
4、電極層16、半導体層18及び電極層20がこの順
に積層され、半導体層14,18が互いに接触しておら
ず、電極層20が電極層16に電気的に接触することな
く電極層12に電気的に接触していて、なおかつ積層方
向と垂直の方向に存在する半導体層14,18の両側面
14a,14b,18a,18bに電極層20が電気的
に接触しているものである。
The MR element 10 comprises an electrode layer 12, a semiconductor layer 1
4, the electrode layer 16, the semiconductor layer 18, and the electrode layer 20 are stacked in this order, and the semiconductor layers 14, 18 are in contact with each other.
In other words, both side surfaces 14a, 14b of the semiconductor layers 14, 18 in which the electrode layer 20 is in electrical contact with the electrode layer 12 without being in electrical contact with the electrode layer 16, and exists in the direction perpendicular to the laminating direction. , 18a and 18b are in electrical contact with the electrode layer 20.

【0012】半導体層14,18はHgCdTeであ
る。電極層12,16は、CdTe、HgTe又はHg
CdTeであり、Inが1018cm-3程度高濃度にドー
ピングされている。電極層20はIn金属である。MR
素子10は、基板22上に形成され、ストライプ状(図
1においてMR素子10を上から見てが左右に細長い形
状)を呈しており、主に図面に垂直な方向の磁束を検出
する。
The semiconductor layers 14 and 18 are made of HgCdTe. The electrode layers 12 and 16 are made of CdTe, HgTe or Hg
CdTe, and In is doped at a high concentration of about 10 18 cm −3 . The electrode layer 20 is In metal. MR
The element 10 is formed on a substrate 22 and has a stripe shape (elongated left and right when the MR element 10 is viewed from above in FIG. 1), and mainly detects a magnetic flux in a direction perpendicular to the drawing.

【0013】電極層16を中心に下に半導体層14、上
に半導体層18が接しており、半導体層14の下に電極
層12が接しており、半導体層14の上及び半導体層1
4,18の両側面14a,…に電極層20が接してい
る。電極層12と電極層20とは導通しており、電極層
12,20と電極層16とは導通していない。ここで、
電極層12,20と電極層16との間に電圧を印加する
ことにより、半導体層14,18に電流を流すと、半導
体層14,18を流れる電流の向きは互いに逆となる。
したがって、半導体層14,18の両側面14a,…に
平行かつ積層方向に垂直な(すなわち図面に垂直な)磁
束を検出する場合、半導体層14,18に発生するホー
ル電圧の極性も反対になるので、両側面14a,…には
それぞれ相異なる極性の電荷が蓄積される。しかし、両
側面14a,…は電極層12,20により電気的に短絡
されているので、電荷の蓄積による磁気抵抗効果の低減
は生じない。
The semiconductor layer 14 is in contact with the electrode layer 16 below and the semiconductor layer 18 is in contact with the semiconductor layer 14. The electrode layer 12 is in contact with the semiconductor layer 14 below.
The electrode layer 20 is in contact with both side surfaces 14a,. The electrode layer 12 and the electrode layer 20 are conductive, and the electrode layers 12, 20 and the electrode layer 16 are not conductive. here,
When a current flows through the semiconductor layers 14 and 18 by applying a voltage between the electrode layers 12 and 20 and the electrode layer 16, the directions of the currents flowing through the semiconductor layers 14 and 18 are opposite to each other.
Therefore, when detecting a magnetic flux parallel to both side surfaces 14a,... Of the semiconductor layers 14, 18 and perpendicular to the lamination direction (that is, perpendicular to the drawing), the polarity of the Hall voltage generated in the semiconductor layers 14, 18 is also reversed. Therefore, charges of different polarities are accumulated on both side surfaces 14a,. However, since both side surfaces 14a,... Are electrically short-circuited by the electrode layers 12, 20, the reduction of the magnetoresistance effect due to the accumulation of charges does not occur.

【0014】次に、MR素子10の製造方法について説
明する。
Next, a method for manufacturing the MR element 10 will be described.

【0015】まず、基板22として単結晶GaAsを用
意する。続いて、基板22上に、電極層12、半導体層
14、電極層16及び半導体層18を順次形成する。す
なわち、単結晶GaAs上に、高濃度ドープのCdT
e層又はHgTe層、HgCdTe層、高濃度ドー
プのCdTe層又はHgTe層、HgCdTe層の計
四層順次結晶成長させる。これはHgCdTe成長装
置の中の一連のプロセスで形成できる。基板22として
は、Si、CdTe、CdZnTe等の単結晶を用いて
もよい。
First, a single crystal GaAs is prepared as the substrate 22. Subsequently, the electrode layer 12, the semiconductor layer 14, the electrode layer 16, and the semiconductor layer 18 are sequentially formed on the substrate 22. That is, highly doped CdT is deposited on single crystal GaAs.
An e-layer or a HgTe layer, a HgCdTe layer, a heavily doped CdTe layer or a HgTe layer, and a total of four layers of a HgCdTe layer are sequentially crystal-grown. It can be formed in a series of processes in a HgCdTe growth apparatus. As the substrate 22, a single crystal such as Si, CdTe, or CdZnTe may be used.

【0016】続いて、例えば電極層12の部分までスト
ライプ状にエッチングする。ストライプ状にエッチング
するとは、図1において上から半導体層14、電極層1
6及び半導体層18を見て、半導体層14、電極層16
及び半導体層18を左右方向に細長く残すという意味で
ある。
Subsequently, for example, etching is performed in a stripe shape up to the electrode layer 12. Etching in a stripe shape means that the semiconductor layer 14 and the electrode layer 1 are viewed from above in FIG.
6 and the semiconductor layer 18, the semiconductor layer 14, the electrode layer 16
And that the semiconductor layer 18 is left elongated in the left-right direction.

【0017】続いて、選択エッチング法により電極層1
6の両側面16a,16bをエッチングする。この工程
は、電極層16と電極層12,20とを絶縁化するため
のものである。電極層16がCdTeの場合は、選択エ
ッチング法としてParat etch(ジャーナル・オブ・バ
キューム・サイエンス・アンド・テクノロジー(J. Vac
uum Sci.Technol.) 、B9巻、1625頁、1991
年)を用いる。電極層16がHgTeの場合は、選択エ
ッチング法としてSporken etch(アプライド・フィジッ
クス・レターズ(APPl. Phys. Lett.) 、59巻、81
頁、1991年)を用いる。最後に、Inの蒸着により
電極層20を形成する。
Subsequently, the electrode layer 1 is formed by a selective etching method.
6 are etched on both side surfaces 16a and 16b. This step is for insulating the electrode layer 16 from the electrode layers 12 and 20. When the electrode layer 16 is made of CdTe, a selective etching method such as Parat etch (Journal of Vacuum Science and Technology (J. Vac)
uum Sci.Technol.), B9, 1625, 1991.
Year). When the electrode layer 16 is HgTe, Sporken etch (Applied Physics Letters (APPl. Phys. Lett.), Vol. 59, 81) is used as a selective etching method.
1991). Finally, the electrode layer 20 is formed by vapor deposition of In.

【0018】[0018]

【発明の効果】本発明に係るMR素子によれば、ホール
効果によって第一及び第二の半導体層の両側面に集まる
電荷が、第一及び第三の電極層を通って流れ出すので、
電荷の蓄積による磁気抵抗効果の低減を防止できる。ま
た、本発明に係る製造方法によれば、積層及びエッチン
グという一般的なプレーナプロセスを用いることによ
り、MR素子を簡単に製造できる。さらに、本発明に係
るMR素子及びその製造方法によれば、半導体層をHg
CdTe、HgMnTe又はこれらの混晶とすることに
より、より大きな磁気抵抗効果を得ることができる。
According to the MR element of the present invention, the charges collected on both side surfaces of the first and second semiconductor layers by the Hall effect flow out through the first and third electrode layers.
It is possible to prevent a reduction in the magnetoresistance effect due to the accumulation of charges. Further, according to the manufacturing method of the present invention, an MR element can be easily manufactured by using a general planar process of lamination and etching. Further, according to the MR element and the method of manufacturing the same according to the present invention, the semiconductor layer is formed of Hg.
By using CdTe, HgMnTe or a mixed crystal thereof, a greater magnetoresistance effect can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のMR素子の一実施形態を示す概略断面
図である。
FIG. 1 is a schematic sectional view showing one embodiment of an MR element of the present invention.

【図2】従来のコルビノ構造のMR素子を示す概略断面
図である。
FIG. 2 is a schematic sectional view showing a conventional MR element having a corbino structure.

【図3】従来のホールバー構造のMR素子を示す概略断
面図である。
FIG. 3 is a schematic sectional view showing a conventional MR element having a hole bar structure.

【符号の説明】[Explanation of symbols]

10 MR素子 12 第一の電極層 14 第一の半導体層 14a,14b 第一の半導体層の両側面 16 第二の電極層 16a,16b 第二の電極層の両側面 18 第二の半導体層 18a,18b 第二の半導体層の両側面 20 第三の電極層 Reference Signs List 10 MR element 12 First electrode layer 14 First semiconductor layer 14a, 14b Both side surfaces of first semiconductor layer 16 Second electrode layer 16a, 16b Both side surfaces of second electrode layer 18 Second semiconductor layer 18a , 18b Both side surfaces of the second semiconductor layer 20 Third electrode layer

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体を電極で挟持した構造の磁気抵抗
効果素子において、 第一の電極層、第一の半導体層、第二の電極層、第二の
半導体層及び第三の電極層がこの順に積層され、前記第
一及び第二の半導体層が互いに接触しておらず、前記第
三の電極層が前記第二の電極層に電気的に接触すること
なく前記第一の電極層に電気的に接触していて、なおか
つ積層方向と垂直の方向に存在する前記第一及び第二の
半導体層の両側面に前記第三の電極層が電気的に接触し
ていることを特徴とする磁気抵抗効果素子。
1. A magnetoresistive element having a structure in which a semiconductor is sandwiched between electrodes, wherein the first electrode layer, the first semiconductor layer, the second electrode layer, the second semiconductor layer, and the third electrode layer are Sequentially stacked, the
The first and second semiconductor layers are not in contact with each other, and the third electrode layer is in electrical contact with the first electrode layer without being in electrical contact with the second electrode layer. And a third electrode layer electrically contacting both side surfaces of the first and second semiconductor layers existing in a direction perpendicular to the lamination direction.
【請求項2】 前記第一及び第二の半導体層がHgCd
Te、HgMnTe又はこれらの混晶である、請求項1
記載の磁気抵抗効果素子。
2. The method according to claim 1, wherein the first and second semiconductor layers are HgCd.
2. The composition according to claim 1, which is Te, HgMnTe or a mixed crystal thereof.
The magnetoresistive effect element as described in the above.
【請求項3】 請求項1記載の磁気抵抗効果素子を製造
する方法であって、基板上に前記第一の電極層、第一の
半導体層、第二の電極層、第二の半導体層を順次形成
し、続いて前記第一の半導体層、第二の電極層、第二の
半導体層をストライプ状に残らせるようにエッチング
し、続いて積層方向と垂直の方向に存在する前記第二の
電極層の両側面をエッチングし、続いて前記第三の電極
層を形成する磁気抵抗効果素子の製造方法。
3. The method for manufacturing a magnetoresistive element according to claim 1, wherein the first electrode layer, the first semiconductor layer, the second electrode layer, and the second semiconductor layer are formed on a substrate. Sequentially formed, subsequently, the first semiconductor layer, the second electrode layer, the second semiconductor layer is etched so as to remain in a stripe shape, and then the second semiconductor layer is present in a direction perpendicular to the lamination direction A method of manufacturing a magnetoresistive element in which both side surfaces of an electrode layer are etched and then the third electrode layer is formed.
【請求項4】 前記第一及び第二の電極層が高濃度ドー
プのCdTe又はHgTe、前記第一及び第二の半導体
層がHgCdTe、前記第三の電極層が金属である、請
求項3記載の磁気抵抗効果素子の製造方法。
4. The method according to claim 3, wherein the first and second electrode layers are made of highly doped CdTe or HgTe, the first and second semiconductor layers are made of HgCdTe, and the third electrode layer is made of metal. The method for manufacturing a magnetoresistive element of the present invention.
JP8184515A 1996-07-15 1996-07-15 Magnetoresistive element and method of manufacturing the same Expired - Fee Related JP2950243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8184515A JP2950243B2 (en) 1996-07-15 1996-07-15 Magnetoresistive element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8184515A JP2950243B2 (en) 1996-07-15 1996-07-15 Magnetoresistive element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH1032358A JPH1032358A (en) 1998-02-03
JP2950243B2 true JP2950243B2 (en) 1999-09-20

Family

ID=16154553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8184515A Expired - Fee Related JP2950243B2 (en) 1996-07-15 1996-07-15 Magnetoresistive element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2950243B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4142993B2 (en) * 2003-07-23 2008-09-03 株式会社東芝 Method for manufacturing magnetic memory device

Also Published As

Publication number Publication date
JPH1032358A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
JP3471473B2 (en) Semiconductor device and manufacturing method thereof
US7358553B2 (en) System and method for reducing shorting in memory cells
US20030134096A1 (en) Magnetic element with insulating veils and fabricating method thereof
US20200365798A1 (en) Double-channel topological insulator structure, and method for generating quantized anomalous hall effect
CN101421842A (en) Thermal diodic devices for high cooling rate applications and methods for manufacturing same
US6329078B1 (en) Magnetoresistive element and method of forming the same
JP2001176028A5 (en)
US20200365804A1 (en) Multi-channel topological insulator structure, method for making the same, and electrical device
US20160035674A1 (en) Autobahn interconnect in ic with multiple conduction lanes
JP2000099922A (en) Magnetic tunnel element and method of manufacturing the same
JPH0620140B2 (en) Thin film transistor
US20200365805A1 (en) Topological insulator structure having insulating protective layer and method for making the same
JP2950243B2 (en) Magnetoresistive element and method of manufacturing the same
US10790333B2 (en) Flexible substrate for use with a perpendicular magnetic tunnel junction (PMTJ)
JPH104223A (en) Oxide superconductor Josephson device
JP3852963B2 (en) Microelectronic devices
Hashioka et al. Metal nanogap devices fabricated by conventional photolithography and their application to deoxyribose nucleic acid analysis
CN118401085A (en) Method for forming magnetic random access memory device and magnetic random access memory device
JP2594934B2 (en) Weakly coupled Josephson device
JP2508259B2 (en) Superconducting three-terminal element and manufacturing method thereof
JPS61181178A (en) Josephson junction element and manufacture thereof
Randall et al. Electric field coupling to quantum dot diodes
JP3180378B2 (en) Method of manufacturing semiconductor thin film and method of manufacturing semiconductor magnetoresistive element
WO2005078400A1 (en) Infrared detector and process for fabricating the same
JPH0273622A (en) Manufacture of amorphous superlattice structure

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990608

LAPS Cancellation because of no payment of annual fees