JP2952882B2 - Ｉｃウェハ及びｉｃの良否識別方法 - Google Patents
Ｉｃウェハ及びｉｃの良否識別方法Info
- Publication number
- JP2952882B2 JP2952882B2 JP1080333A JP8033389A JP2952882B2 JP 2952882 B2 JP2952882 B2 JP 2952882B2 JP 1080333 A JP1080333 A JP 1080333A JP 8033389 A JP8033389 A JP 8033389A JP 2952882 B2 JP2952882 B2 JP 2952882B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pass
- fail
- quality
- map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は整列して多数形成された区画毎に形成された
各ICの良否識別を効率的に行えるようにしたICウェハ及
びICの良否識別方法に関するものである。
各ICの良否識別を効率的に行えるようにしたICウェハ及
びICの良否識別方法に関するものである。
従来の技術 従来、ICチップを製造する工程においては、第４図に
示すように、ICウェハ11に整列して形成した多数の区画
のそれぞれにIC12を形成し、その後各IC12の電気的特性
の検査を行い、次いで検査結果が不良であったIC12上に
インクでマーキング13を行ったり、或いはスクラッチ
（かき傷）を付けたりし、その後の工程では各IC12毎に
マーキング13やスクラッチの有無を検出して良否の識別
を行い不良ICに対する不必要な加工を省略するようにし
ている。
示すように、ICウェハ11に整列して形成した多数の区画
のそれぞれにIC12を形成し、その後各IC12の電気的特性
の検査を行い、次いで検査結果が不良であったIC12上に
インクでマーキング13を行ったり、或いはスクラッチ
（かき傷）を付けたりし、その後の工程では各IC12毎に
マーキング13やスクラッチの有無を検出して良否の識別
を行い不良ICに対する不必要な加工を省略するようにし
ている。
発明が解決しようとする課題 ところが、マーキングによる識別方法ではインクの飛
び取りによって良品のICも不良として処理することがあ
り、またスクラッチによる識別方法ではスクラッチの有
無を認識カメラで認識する際に見え難いことがあり、誤
認識を生ずる恐れがあるとともに、スクラッチによるゴ
ミが発生するという問題があった。また、後工程におい
て各ICの良否を識別する際に、IC毎にそれぞれのマーキ
ングやスクラッチを読み取る必要があり、そのために時
間を要し、効率上でも問題があった。
び取りによって良品のICも不良として処理することがあ
り、またスクラッチによる識別方法ではスクラッチの有
無を認識カメラで認識する際に見え難いことがあり、誤
認識を生ずる恐れがあるとともに、スクラッチによるゴ
ミが発生するという問題があった。また、後工程におい
て各ICの良否を識別する際に、IC毎にそれぞれのマーキ
ングやスクラッチを読み取る必要があり、そのために時
間を要し、効率上でも問題があった。
本発明は上記従来の問題点に鑑み、インクの飛び散り
やゴミの発生がなく、かつICの良否の識別をウェハ毎に
一括して行え、ウェハ単位で効率的にICの管理を行える
ICウェハ及びICの良否識別方法を提供することを目的と
する。
やゴミの発生がなく、かつICの良否の識別をウェハ毎に
一括して行え、ウェハ単位で効率的にICの管理を行える
ICウェハ及びICの良否識別方法を提供することを目的と
する。
課題を解決するための手段 本発明のICウエハは、ICウエハ上のICが形成される領
域内の、特定した区画に、そのICウエハに形成された各
ICの良否を表示する良否表示部を形成するとともに、前
記良否判定部には、前記ICウエハ上に形成されたすべて
のICの配置状態を表示しているICの配置マップが形成さ
れている。また前記良否表示部のICの配置マップに、IC
の良否を対象となるICに対応する箇所にマーキングす
る。そしてこのICウエハに対して、良否判定部を読み取
ることにより、各ICの良否を一括して識別する方法であ
る。
域内の、特定した区画に、そのICウエハに形成された各
ICの良否を表示する良否表示部を形成するとともに、前
記良否判定部には、前記ICウエハ上に形成されたすべて
のICの配置状態を表示しているICの配置マップが形成さ
れている。また前記良否表示部のICの配置マップに、IC
の良否を対象となるICに対応する箇所にマーキングす
る。そしてこのICウエハに対して、良否判定部を読み取
ることにより、各ICの良否を一括して識別する方法であ
る。
作用 本発明のICウェハによると、検査結果の各ICの良否を
このICウェハの１つの区画に形成された良否表示部にレ
ーザ光線等を用いてマーキングすることによって、各IC
の良否をこのICウェハ上にインクの飛散やスクラッチに
よるゴミの発生等のない状態で無駄なく的確に記録でき
る。
このICウェハの１つの区画に形成された良否表示部にレ
ーザ光線等を用いてマーキングすることによって、各IC
の良否をこのICウェハ上にインクの飛散やスクラッチに
よるゴミの発生等のない状態で無駄なく的確に記録でき
る。
また、前記良否表示部に、ICの配置マップを形成して
おくと、対象となるICに対応する箇所にマーキングする
ことによってそのICを特定して良否を表示でき、簡単に
各ICの良否を表示できる。
おくと、対象となるICに対応する箇所にマーキングする
ことによってそのICを特定して良否を表示でき、簡単に
各ICの良否を表示できる。
又、本発明のICの良否識別方法によると、上記の７よ
うにICウェハの１つの区画の良否表示部に各ICの良否
を、ICの配置マップや、各ICの良否をコード化して表示
するバーコード等を用いて記録しておき、後工程でこの
良否表示部の配置マップやバーコード等を読み取ること
によってICウェハの各ICの良否を一括して識別でき、各
ICの管理をICウェハ単位で行うことができ、効率的に各
ICを管理することができる。
うにICウェハの１つの区画の良否表示部に各ICの良否
を、ICの配置マップや、各ICの良否をコード化して表示
するバーコード等を用いて記録しておき、後工程でこの
良否表示部の配置マップやバーコード等を読み取ること
によってICウェハの各ICの良否を一括して識別でき、各
ICの管理をICウェハ単位で行うことができ、効率的に各
ICを管理することができる。
実 施 例 以下、本発明の一実施例を第１図及び第４図に基づい
て説明する。
て説明する。
１はICウェハで、碁盤目状に整列して多数の区画が形
成されており、かつ１つの特定の区画を除いて各区画の
それぞれにIC2が形成されている。前記特定の区画はこ
のICウェハ１上の各IC2の良否を表示する良否表示部３
として設けられており、IC2の配置状態を示すIC配置マ
ップ４がアルミニウム膜からなるパターンにて形成され
ている。このパターンは、各IC2の形成工程におけるア
ルミニウム電極の形成工程で同時に形成することができ
る。
成されており、かつ１つの特定の区画を除いて各区画の
それぞれにIC2が形成されている。前記特定の区画はこ
のICウェハ１上の各IC2の良否を表示する良否表示部３
として設けられており、IC2の配置状態を示すIC配置マ
ップ４がアルミニウム膜からなるパターンにて形成され
ている。このパターンは、各IC2の形成工程におけるア
ルミニウム電極の形成工程で同時に形成することができ
る。
次に、動作を説明する。上記のようにICウェハ１の各
IC2を形成する工程において、良否表示部３にIC配置マ
ップ４を形成する。IC2の形成が完了すると、次いで形
成された各IC2の電気的特性検査を行ってその良否を検
出する。その検出結果は検査装置の制御部に順次記憶さ
れる。次に、その検査結果に基づいて、不良のIC2に対
応するIC配置マップ４上の該当箇所にレーザ光線を照射
してその箇所のアルミニウム膜を蒸散させ、マーキング
５を行う。従って、マーキング用のインキが飛散して適
正なICを不良ICとしたり、ゴミを発生して不良ICを生ず
るというような不都合もない。
IC2を形成する工程において、良否表示部３にIC配置マ
ップ４を形成する。IC2の形成が完了すると、次いで形
成された各IC2の電気的特性検査を行ってその良否を検
出する。その検出結果は検査装置の制御部に順次記憶さ
れる。次に、その検査結果に基づいて、不良のIC2に対
応するIC配置マップ４上の該当箇所にレーザ光線を照射
してその箇所のアルミニウム膜を蒸散させ、マーキング
５を行う。従って、マーキング用のインキが飛散して適
正なICを不良ICとしたり、ゴミを発生して不良ICを生ず
るというような不都合もない。
こうして、良否表示部３に各IC2の良否をマーキング
５にて表示しておくことによって、ICウェハ１を分割し
た後フィルムキャリア等にボンティングする後続の工程
において、この良否表示部３のIC配置マップ４を読み取
るだけで、このICウェハ１における各IC2の良否を一括
して識別することができ、従って各IC2毎に認識動作を
行なわずにボンディングを行うことができ、高速ボンデ
ィングが可能となる。かくして、各IC2の良否をICウェ
ハ１毎に管理でき、ボンディング動作を効率的に行うこ
とができる。
５にて表示しておくことによって、ICウェハ１を分割し
た後フィルムキャリア等にボンティングする後続の工程
において、この良否表示部３のIC配置マップ４を読み取
るだけで、このICウェハ１における各IC2の良否を一括
して識別することができ、従って各IC2毎に認識動作を
行なわずにボンディングを行うことができ、高速ボンデ
ィングが可能となる。かくして、各IC2の良否をICウェ
ハ１毎に管理でき、ボンディング動作を効率的に行うこ
とができる。
上記実施例では、良否表示部３にIC配置マップ４を形
成した例を示したが、第３図に示す第２の実施例のよう
に、上記電気的特性検査の検出結果をバーコード化し、
良否表示部３にレーザ光線の照射にてバーコード６を形
成してもよい。この場合も、バーコード６を読み取るこ
とによって、そのICウェハ１の各IC2の良否を一括して
識別することができる。また、この実施例における良否
表示部３は、全面にアルミニウム膜を形成するだけで良
く、その形成が容易である。
成した例を示したが、第３図に示す第２の実施例のよう
に、上記電気的特性検査の検出結果をバーコード化し、
良否表示部３にレーザ光線の照射にてバーコード６を形
成してもよい。この場合も、バーコード６を読み取るこ
とによって、そのICウェハ１の各IC2の良否を一括して
識別することができる。また、この実施例における良否
表示部３は、全面にアルミニウム膜を形成するだけで良
く、その形成が容易である。
発明の効果 本発明のICウェハによれば、以上の説明から明らかな
ように、検査結果の各ICの良否をこのICウェハの１つの
区画に形成された良否表示部にレーザ光線等を用いて記
録することによって、各ICの良否をこのICウェハ上にイ
ンクの飛散やスクラッチによるゴミの発生等のない状態
で無駄なく的確に記録できるという効果があり、さらに
前記良否表示部に、ICの配置マップを形成しておくと、
対象となるICに対応する箇所にマーキングすることによ
ってそのICを特定して良否を表示でき、簡単に各ICの良
否を表示できるという効果が得られる。
ように、検査結果の各ICの良否をこのICウェハの１つの
区画に形成された良否表示部にレーザ光線等を用いて記
録することによって、各ICの良否をこのICウェハ上にイ
ンクの飛散やスクラッチによるゴミの発生等のない状態
で無駄なく的確に記録できるという効果があり、さらに
前記良否表示部に、ICの配置マップを形成しておくと、
対象となるICに対応する箇所にマーキングすることによ
ってそのICを特定して良否を表示でき、簡単に各ICの良
否を表示できるという効果が得られる。
又、本発明のICの良否識別方法によると、上記のよう
にICウェハの１つの区画の良否表示部に各ICの良否を、
ICの配置マップや、各ICの良否をコード化して表示する
バーコード等を用いて記録しておき、後工程でこの良否
表示部の配置マップやバーコード等を読み取ることによ
ってICウェハの各ICの良否を一括して識別でき、各ICの
管理をICウェハ単位で行うことができ、後工程を効率的
に行えるという効果が発揮される。
にICウェハの１つの区画の良否表示部に各ICの良否を、
ICの配置マップや、各ICの良否をコード化して表示する
バーコード等を用いて記録しておき、後工程でこの良否
表示部の配置マップやバーコード等を読み取ることによ
ってICウェハの各ICの良否を一括して識別でき、各ICの
管理をICウェハ単位で行うことができ、後工程を効率的
に行えるという効果が発揮される。
第１図及び第２図は本発明の一実施例のICウェハを示
し、第１図はICウェハの全体平面図、第２図は要部であ
る良否表示部の拡大平面図、第３図は本発明の他の実施
例の良否表示部の拡大平面図、第４図は従来のICウェハ
の全体平面図である。 １……ICウェハ、２……IC、３……良否表示部、４……
ICの配置マップ、５……マーキング、６……バーコー
ド。
し、第１図はICウェハの全体平面図、第２図は要部であ
る良否表示部の拡大平面図、第３図は本発明の他の実施
例の良否表示部の拡大平面図、第４図は従来のICウェハ
の全体平面図である。 １……ICウェハ、２……IC、３……良否表示部、４……
ICの配置マップ、５……マーキング、６……バーコー
ド。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−4041（ＪＰ，Ａ) 特開 昭63−208238（ＪＰ，Ａ) 特開 昭62−226290（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66
Claims (3)
- 【請求項１】ICウエハ上のICが形成される領域内の、特
定した区画に、そのICウエハに形成された各ICの良否を
表示する良否表示部を形成なるとともに、前記良否判定
部には、前記ICウエハ上に形成されたすべてのICの配置
状態を表示しているICの配置マップが形成されているIC
ウエハ。 - 【請求項２】前記良否表示部のICの配置マップに、ICの
良否を対象とするICに対応する箇所にマーキングする請
求項１記載のICウエハ。 - 【請求項３】請求項１記載のICウエハに対して、良否判
定部を読み取ることにより、各ICの良否を一括して識別
する良否識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080333A JP2952882B2 (ja) | 1989-03-30 | 1989-03-30 | Ｉｃウェハ及びｉｃの良否識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080333A JP2952882B2 (ja) | 1989-03-30 | 1989-03-30 | Ｉｃウェハ及びｉｃの良否識別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260440A JPH02260440A (ja) | 1990-10-23 |
| JP2952882B2 true JP2952882B2 (ja) | 1999-09-27 |
Family
ID=13715333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080333A Expired - Fee Related JP2952882B2 (ja) | 1989-03-30 | 1989-03-30 | Ｉｃウェハ及びｉｃの良否識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952882B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144891A (ja) * | 1991-11-20 | 1993-06-11 | Nec Kyushu Ltd | 半導体装置用マツピングデータ・マーキングユニツト |
| JPH05190614A (ja) * | 1992-01-13 | 1993-07-30 | Nec Kyushu Ltd | マッピングデータの保存方法 |
| JPH0837210A (ja) * | 1994-07-22 | 1996-02-06 | Nec Kyushu Ltd | 半導体ウエハのマッピングデータの保存方法 |
| JPH0997820A (ja) * | 1995-09-28 | 1997-04-08 | Nec Kyushu Ltd | 半導体ウェハー |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226290A (ja) * | 1986-03-27 | 1987-10-05 | Toshiba Corp | 読取装置 |
| JPS63208238A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | ペレツト選別装置 |
| JPS644041A (en) * | 1987-06-25 | 1989-01-09 | Nec Corp | Discrimination of quality of semiconductor device |
-
1989
- 1989-03-30 JP JP1080333A patent/JP2952882B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02260440A (ja) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614520B1 (en) | Method for inspecting a reticle | |
| JPS6010641A (ja) | 半導体装置の製造方法 | |
| JP2001505299A (ja) | 半導体ウェーハーの拡大光学検査による自動選別器／精査器 | |
| TW201517192A (zh) | 晶片對資料庫的影像檢測方法 | |
| JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
| CN101300473B (zh) | 图案检视中偶生缺陷的验证 | |
| JP2952882B2 (ja) | Ｉｃウェハ及びｉｃの良否識別方法 | |
| JP4073088B2 (ja) | 半導体基板の製造方法 | |
| US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
| JP3219094B2 (ja) | チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置 | |
| TW202325455A (zh) | 打標位置評估方法、裝置及可讀存儲介質 | |
| JP2604556B2 (ja) | 半導体ウエハおよびその識別方法 | |
| JP3029774B2 (ja) | 回路パターン検査装置 | |
| CN112697813A (zh) | 一种aoi特殊扫描作业的方法 | |
| JPS621247B2 (ja) | ||
| JP2001210682A (ja) | 半導体選別装置 | |
| JP3300264B2 (ja) | 半導体チップ認識方法 | |
| KR100595139B1 (ko) | 프루브 카드의 아이디 인식 장치 및 그 인식 방법 | |
| JPH10339943A (ja) | 半導体装置の製造方法 | |
| JPH04174529A (ja) | ウェハーマーキング装置 | |
| JPH0715927B2 (ja) | プローブ装置 | |
| JPS58169924A (ja) | Ｉｃウエハの試験装置 | |
| JPH06163649A (ja) | 半導体ウェーハ及び半導体素子識別方法 | |
| JPS59103336A (ja) | マスク検査修正装置 | |
| JPH0552902A (ja) | 半導体集積回路検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |