Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2953025B2 - LCD panel - Google Patents
[go: Go Back, main page]

JP2953025B2 - LCD panel - Google Patents

LCD panel

Info

Publication number
JP2953025B2
JP2953025B2 JP28461190A JP28461190A JP2953025B2 JP 2953025 B2 JP2953025 B2 JP 2953025B2 JP 28461190 A JP28461190 A JP 28461190A JP 28461190 A JP28461190 A JP 28461190A JP 2953025 B2 JP2953025 B2 JP 2953025B2
Authority
JP
Japan
Prior art keywords
bus line
electrode
tft
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28461190A
Other languages
Japanese (ja)
Other versions
JPH04158339A (en
Inventor
和博 高原
道也 大浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28461190A priority Critical patent/JP2953025B2/en
Publication of JPH04158339A publication Critical patent/JPH04158339A/en
Application granted granted Critical
Publication of JP2953025B2 publication Critical patent/JP2953025B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔概 要〕 歩留りに冗長度をもたせるために2個のTFTを用いた
アクティブマトリックス型の液晶表示パネルに関し、 個々のTFTを検査して欠陥TFTを検出することができ、
しかもその検出に際して、バスラインが増えても端子ピ
ッチが狭くなって探針の接触が厄介にならないことを目
的とし、 液晶を挟んで対向する一対の基板の一方の基板上に格
子状に配設された画素電極と、画素電極のそれぞれに付
設された第一の薄膜トランジスタ(以下TFTと略記)と
第二のTFTと、互いに交差したX方向のバスラインXnと
Y方向のバスラインYnを有し(n=1、2、3)、前記
画素電極は、TFTのドレイン電極またはソース電極が接
続されているものであり、前記TFTは、ドレイン電極と
ソース電極のどちらか一方またはゲート電極が、バスラ
インXnまたはバスラインYnに共通に接続されているもの
であり、前記TFTは、ドレイン電極とソース電極のどち
らか一方またはゲート電極が、平行に設けられた2本
の、バスラインXnまたはバスラインYnのそれぞれに接続
されているものであり、前記バスラインXnまたはバスラ
インYnの平行な2本は、両端部に、外部回路に対するX
接続端子部またはY接続端子部と、互いにそれぞれ他の
バスラインの先端に膨出したX検査電極またはY検査電
極を有するものであるように構成する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] An active matrix type liquid crystal display panel using two TFTs in order to provide a redundancy in the yield can detect a defective TFT by inspecting each TFT. ,
In addition, in the detection, even if the number of bus lines increases, the terminal pitch is narrowed and the contact of the probe is not troublesome, and it is arranged in a grid on one of the pair of substrates facing each other with the liquid crystal in between. Pixel electrode, a first thin film transistor (hereinafter abbreviated as TFT) and a second TFT attached to each of the pixel electrodes, and an X-direction bus line Xn and a Y-direction bus line Yn that intersect each other. (N = 1, 2, 3), the pixel electrode is connected to a drain electrode or a source electrode of a TFT, and the TFT has one of a drain electrode and a source electrode or a gate electrode connected to a bus. The TFT is commonly connected to a line Xn or a bus line Yn, and the TFT includes two bus lines Xn or buses provided with either one of a drain electrode and a source electrode or a gate electrode in parallel. It is those that are connected to respective lines Yn, 2 this parallel of the bus line Xn or bus line Yn is at both ends, X to external circuitry
It is configured to have a connection terminal portion or a Y connection terminal portion and an X test electrode or a Y test electrode bulging at the end of each other bus line.

〔産業上の利用分野〕[Industrial applications]

本発明は液晶表示パネルに係わり、特に歩留りに冗長
度をもたせるために2個のTFTを用いたアクティブマト
リックス型の液晶表示パネルにおいて、個々のTFTを検
査して欠陥TFTを検出することができ、しかもその検査
に際して、バスラインが増えても端子ピッチが狭くなっ
て探針の接触が困難にならない端子構成を有する液晶表
示パネルに関する。
The present invention relates to a liquid crystal display panel, and in particular, in an active matrix type liquid crystal display panel using two TFTs in order to provide redundancy in yield, each TFT can be inspected to detect a defective TFT, In addition, the present invention relates to a liquid crystal display panel having a terminal configuration in which the terminal pitch is narrowed even when the number of bus lines is increased and the contact of a probe is not difficult even when the number of bus lines increases.

近年、マイクロエレクトロニクスの長足な進展によっ
て、電子機器の小型化が促進されているが、機械と人間
のインタフェースの要素デバイスの1つであるディスプ
レイには、液晶表示パネルを用いたLCD(Liquid Crysta
l Display、液晶表示装置)が、大きくて重くて、特に
可搬形には向かないCRTディスプレイに替わる新しいデ
ィスプレイとして注目されている。
In recent years, miniaturization of electronic devices has been promoted due to the long-term progress of microelectronics. However, one of the element devices of the machine-human interface is a liquid crystal display (LCD) that uses a liquid crystal display panel.
l displays, liquid crystal displays) are attracting attention as new displays that replace large and heavy CRT displays, which are not particularly suitable for portable types.

LCDは、かつて、動作速度が遅くコントラストも低く
カラー化も難しく駆動回路も複雑で、大型のパネルディ
スプレイとしてはとても実用にならないと評価されてい
た。しかし、昨今の新しい液晶材料と駆動方式の開発、
液晶表示パネルの製造技術の改良などの革新的な進展に
よって、CRTディスプレイに劣らない表示性能をもった
ディスプレイになり得る可能性がでてきている。
LCDs were once evaluated as having a low operating speed, low contrast, difficult to colorize, and a complicated driving circuit, making them impractical for large panel displays. However, recent development of new liquid crystal materials and driving methods,
Innovative developments, such as improvements in liquid crystal display panel manufacturing techniques, have the potential to result in displays with display performance comparable to CRT displays.

しかし、大型で表示容量の大きな液晶表示素子におい
ては、表示欠陥を如何に少なくして歩留りを向上させる
かが大きな課題となっており、製造技術的にまだまだ検
討の余地がある。
However, in a large-sized liquid crystal display element having a large display capacity, how to reduce display defects and improve the yield is a major issue, and there is still room for study in terms of manufacturing technology.

〔従来の技術〕[Conventional technology]

液晶表示パネルは、2枚のガラス板に挟んだ粘稠な液
晶の中で大きな分子を動かして、偏光などの光学的効果
を利用してディスプレイを得ようとするものである。一
般には応答が遅いので、液晶表示パネルを用いたLCDは
動画のような動きの速い表示には向かないといわれてい
た。
In a liquid crystal display panel, large molecules are moved in a viscous liquid crystal sandwiched between two glass plates to obtain a display using an optical effect such as polarization. It was generally said that LCDs using liquid crystal display panels were not suitable for fast-moving displays such as moving images because of the slow response.

しかし、TN(Twist Nematic、ツイストネマチック液
晶)とかSTN(Super TN)と呼ばれる新しい液晶材料と
その駆動方式が開発される一方、TFT(Thin Film Trans
istor、薄膜トランジスタ)を画素ごとに配列したいわ
ゆるアクティブマトリックス方式が実現し、一躍脚光を
浴びるようになってきた。
However, while a new liquid crystal material called TN (Twist Nematic, twisted nematic liquid crystal) or STN (Super TN) and its driving method have been developed, TFT (Thin Film Transformer) has been developed.
The so-called active matrix method, in which istors (thin film transistors) are arranged for each pixel, has been realized, and has come into the spotlight.

しかし、1枚の液晶表示パネルには数万から数十万個
のTFTが設けられ、その多くのTFTを無欠陥で作ることは
容易でない。そこで、1つの画素に複数個のTFTを設け
て、欠陥に対して冗長度をもたせることが提案されてい
る。
However, a single liquid crystal display panel is provided with tens of thousands to hundreds of thousands of TFTs, and it is not easy to manufacture many TFTs without defects. Therefore, it has been proposed to provide a plurality of TFTs in one pixel to provide redundancy for defects.

第6図は従来の冗長構成の一例の平面図、第7図は従
来の冗長構成の他の例の平面図である。
FIG. 6 is a plan view of an example of the conventional redundant configuration, and FIG. 7 is a plan view of another example of the conventional redundant configuration.

図中、1は画素電極、2はTFT、5は基板、Xはバス
ラインX、YはバスラインYである。
In the figure, 1 is a pixel electrode, 2 is a TFT, 5 is a substrate, X is a bus line X, and Y is a bus line Y.

基板5は透明なガラス板で、その上に設けられた画素
電極1やバスラインX、Yなどは、ITO(Indium Tin O
xide)膜をホトエッチングして構成される。
The substrate 5 is a transparent glass plate, and the pixel electrodes 1 and bus lines X and Y provided thereon are made of ITO (Indium Tin Oxide).
xide) Photo-etched film.

画素電極1は、図示してないがもう1枚の基板が対向
して設けられ、その間に液晶が挟まれて1つの画素を構
成するようになっている。
Although not shown, the pixel electrode 1 is provided with another substrate facing the other, and a liquid crystal is interposed therebetween to constitute one pixel.

画素電極1には、こゝでは2個のTFT2のドレイン電極
Dが共通に接続されている。そして、TFT2のゲート電極
Gは共通にバスラインYに接続され、ソース電極Sは共
通にバスラインXに接続された構成になっている。
In this case, the drain electrodes D of the two TFTs 2 are commonly connected to the pixel electrode 1. The gate electrodes G of the TFTs 2 are commonly connected to a bus line Y, and the source electrodes S are commonly connected to a bus line X.

このように、1つの画素電極1に2つのTFT2を設けた
構成にすれば、1つのTFT2に欠陥があっても、もう1つ
のTFT2によってその画素電極1を救済することができ
る。
As described above, if two TFTs 2 are provided in one pixel electrode 1, even if one TFT 2 has a defect, the pixel electrode 1 can be relieved by another TFT 2.

ところで、このように設けられた2つのTFT2は、互い
に電気的に等価であるために、欠陥TFTを検出すること
が厄介である。
Incidentally, since the two TFTs 2 provided in this way are electrically equivalent to each other, it is troublesome to detect a defective TFT.

そこで、例えば第7図に示したように、個々のTFT2の
ゲート電極Gをそれぞれ別々のバスラインYによって引
き出し、個々のTFT2を外部から検査して欠陥TFTを検知
する方法が提案されている。
In view of this, for example, as shown in FIG. 7, a method has been proposed in which the gate electrodes G of the individual TFTs 2 are led out by separate bus lines Y, and the individual TFTs 2 are inspected from the outside to detect defective TFTs.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで、1つの画素電極に1個のTFTを設けた場
合、そのTFTを駆動するためには、XYマトリックスに交
差して組まれた2本のバスラインがあればよい。
By the way, when one TFT is provided for one pixel electrode, in order to drive the TFT, only two bus lines crossed in the XY matrix are required.

ところが、1つの画素電極に複数個のTFTを付設し、
個々のTFTの電極をバスラインを介して引き出して欠陥T
FTを外部から検査しようとすると、バスラインの4本数
が増えてくる。例えば2個のTFTを設けた場合でも引き
出されるXYの少なくとも一方の側のバスラインの本数が
2倍になる。従って端子ピッチが半分に狭くなる。
However, multiple TFTs are attached to one pixel electrode,
The electrode of each TFT is pulled out through the bus line and the defect T
When testing FT from outside, the number of bus lines increases. For example, even when two TFTs are provided, the number of bus lines on at least one side of XY to be drawn is doubled. Therefore, the terminal pitch is reduced by half.

つまり、通常の大型液晶表示パネルなどにおいてよく
用いられる例えば0.3mmの端子ピッチが、バスラインが
増えることによって0.15mmになってしまう。
That is, the terminal pitch of, for example, 0.3 mm, which is often used in ordinary large-sized liquid crystal display panels, becomes 0.15 mm due to an increase in the number of bus lines.

一方、検査のために個々の端子に接続するプローバの
探針の太さは100μmφ程度であり、端子を一括して探
るいわゆるマルチプローバの接触可能なピッチの限界
は、高々200μm程度である。
On the other hand, the thickness of the probe of a prober connected to each terminal for inspection is about 100 μmφ, and the limit of the contactable pitch of a so-called multi-prober that collectively searches terminals is about 200 μm at most.

そのため、数万〜数十万個あるTFTをマルチ探針で一
括して検査して、欠陥TFTを検出することができないと
いう問題があった。
Therefore, there is a problem that tens of thousands to hundreds of thousands of TFTs cannot be collectively inspected by a multi-tip to detect a defective TFT.

そこで本発明は、1個の画素電極に付設された2個の
TFTの電極から個々にバスラインを引き出して欠陥TFTを
検出でき、しかもその検出に際して端子のピッチが狭く
ならない端子構成を有してなる液晶表示パネルを提供す
ることを目的としている。
Therefore, the present invention provides two pixel electrodes provided for one pixel electrode.
It is an object of the present invention to provide a liquid crystal display panel which can detect a defective TFT by individually pulling out bus lines from the electrodes of the TFT, and further has a terminal configuration in which the pitch of the terminals is not narrowed in the detection.

〔課題を解決するための手段〕[Means for solving the problem]

上で述べた課題は、 液晶を挟んで対向する一対の基板の一方の基板上に格
子状に配設された画素電極と、画素電極のそれぞれに付
設された第一の薄膜トランジスタ(以下TFTと略記)と
第二のTFTと、互いに交差したX方向のバスラインXnと
Y方向のバスラインYnを有し(n=1、2、3)、 前記画素電極は、TFTのドレイン電極またはソース電
極が接続されているものであり、 前記TFTは、ドレイン電極とソース電極のどちらか一
方またはゲート電極が、バスラインXnまたはバスライン
Ynに共通に接続されているものであり、 前記TFTは、ドレイン電極とソース電極のどちらか一
方またはゲート電極が、平行に設けられた2本の、前記
バスラインXnまたはバスラインYnのそれぞれに接続され
ているものであり、 前記バスラインXnまたはバスラインYnの平行な2本
は、両端部に、外部回路に対するX接続端子部またはY
接続端子部と、互いにそれぞれ他のバスラインの先端に
膨出したX検査電極またはY検査電極を有するものであ
る ように構成された液晶表示パネルによって解決され
る。
The above-described problem is caused by a pixel electrode arranged in a grid on one of a pair of substrates facing each other with a liquid crystal interposed therebetween, and a first thin film transistor (hereinafter abbreviated as TFT) attached to each of the pixel electrodes. ), A second TFT, a bus line Xn in the X direction and a bus line Yn in the Y direction crossing each other (n = 1, 2, 3), and the pixel electrode has a drain electrode or a source electrode of the TFT. Wherein the TFT has one of a drain electrode and a source electrode or a gate electrode connected to a bus line Xn or a bus line
The TFT is connected in common to two of the bus line Xn or the bus line Yn, in which one of the drain electrode and the source electrode or the gate electrode is provided in parallel. The two parallel lines of the bus line Xn or the bus line Yn are connected at both ends to an X connection terminal portion to an external circuit or Y
The problem is solved by a liquid crystal display panel configured to have a connection terminal portion and an X test electrode or a Y test electrode bulging at the end of each other bus line.

〔作 用〕(Operation)

アクティブマトリックス型の液晶表示パネルの特にTF
Tの欠陥を救済するために、1個の画素電極に2個のTFT
を付設すると、バスラインの本数が増大して端子ピッチ
が狭くなり、探針の接触可能ピッチの限界を超えてしま
うのに対して、本発明においては、バスラインの本数が
増大しても端子ピッチが狭くならないようにしている。
Active matrix liquid crystal display panel especially TF
In order to relieve the defect of T, two TFTs per pixel electrode
When the number of bus lines is increased, the number of bus lines increases, the terminal pitch becomes narrower, and the limit of the contactable pitch of the probe is exceeded. On the other hand, in the present invention, even if the number of bus lines increases, The pitch is not narrowed.

つまり、2個のTFTのドレイン電極またはソース電極
のどちらか一方を画素電極に接続し、他方をX1バスライ
ンに接続するようにしている。
That is, either one of the two drain or source electrode of the TFT connected to the pixel electrode, and to connect the other to X 1 bus line.

また、第一のTFTのゲート電極は、バスラインX1と交
差するバスラインY1に接続し、第二のTFTのゲート電極
は、バスラインY1に平行なバスラインY2に接続するよう
にしている。
The gate electrode of the first TFT is connected to the bus line Y 1 intersecting the bus lines X 1, the gate electrode of the second TFT is to connect to the bus line Y 2 parallel to the bus lines Y 1 I have to.

そして、平行して走るバスラインY1とバスラインY2
両端部の近傍は、実装した際に外部に引き出すY接続端
子部となるようにしている。
Then, the vicinity of both end portions of the bus line Y 1 and the bus line Y 2 which run parallel are made to be Y connection terminal portion to draw the outside when implementing.

一方、TFTの欠陥を検査するに際して、バスラインY1
とバスラインY2の一端部では、バスラインY1をバスライ
ンY2の先端に膨出させて第一Y検査電極となるように
し、他端部では、バスラインY2をバスラインY1の先端に
膨出させて第二Y検査電極となるようにしている。
On the other hand, when inspecting TFT defects, the bus line Y 1
And the one end of the bus line Y 2, the bus lines Y 1 swelled at the tip of the bus line Y 2 as the first Y inspection electrode, the other end portion, the bus lines Y 1 bus line Y 2 Swells at the tip of the second Y inspection electrode.

そして、2つのTFTの中、第一のTFTを検査する際には
第一Y検査電極を用いて行い、第二のTFTを検査する際
には第二Y検査電極を用いて行うようにしている。
Then, of the two TFTs, the first TFT is inspected by using the first Y inspection electrode, and the second TFT is inspected by using the second Y inspection electrode. I have.

このように、2つTFTを設けた場合には、そのそれぞ
れのTFTに対応して2本のバスラインが引き出されるの
で、バスラインの本数が2倍に増えて端子ピッチが半分
になる。しかし、本発明によれば、TFTの検査はピッチ
が狭まることなく行うことができるので、例えばマルチ
プローバによる一括検査を行うことが可能となる。
Thus, when two TFTs are provided, two bus lines are drawn out corresponding to the respective TFTs, so that the number of bus lines is doubled and the terminal pitch is halved. However, according to the present invention, the TFT inspection can be performed without narrowing the pitch, so that a batch inspection using a multi-prober can be performed, for example.

〔実施例〕〔Example〕

第1図は本発明の第一の実施例の平面図、第2図は第
1図の検査の際の説明図、第3図は第1図の実装の際の
説明図、第4図は本発明の第二の実施例の平面図、第5
図は本発明の第三の実施例の平面図である。
FIG. 1 is a plan view of the first embodiment of the present invention, FIG. 2 is an explanatory diagram of the inspection of FIG. 1, FIG. 3 is an explanatory diagram of the mounting of FIG. 1, and FIG. 5 is a plan view of a second embodiment of the present invention, FIG.
The figure is a plan view of a third embodiment of the present invention.

図中、1は画素電極、2aは第一のTFT、2bは第二のTF
T、バスラインXnはX方向のバスライン、バスラインYn
はY方向のバスライン、3aはY接続端子部、3bは第一Y
検査電極、3cは第二Y検査電極、4aはX接続端子部、4b
は第一X検査電極、4cは第二X検査電極、7は基板、D
はドレイン電極、Sはソース電極、Gはゲート電極であ
る(n=1、2、3)。
In the figure, 1 is a pixel electrode, 2a is a first TFT, 2b is a second TF
T, bus line Xn is bus line in X direction, bus line Yn
Is a Y-direction bus line, 3a is a Y connection terminal, and 3b is a first Y
Test electrode, 3c is second Y test electrode, 4a is X connection terminal, 4b
Is the first X test electrode, 4c is the second X test electrode, 7 is the substrate, D
Is a drain electrode, S is a source electrode, and G is a gate electrode (n = 1, 2, 3).

基板7は透明なガラス板で、その上には画素電極1や
X1、X2、X3、Y1、Y2、Y3などのバスライン、Y接続端子
部3a、Y検査電極3b、3c、X接続端子部4a、X検査電極
4b、4cなどの導体パターンは、例えば透明なITO膜によ
って構成されている。
The substrate 7 is a transparent glass plate on which the pixel electrodes 1 and
Bus lines such as X 1 , X 2 , X 3 , Y 1 , Y 2 , Y 3 , Y connection terminal 3 a, Y test electrodes 3 b, 3 c, X connection terminal 4 a, X test electrode
The conductor patterns such as 4b and 4c are made of, for example, a transparent ITO film.

画素電極1は、表示画素を構成するもので、図示して
いないが対向して設けられたもう1枚の基板との間に挟
まれた液晶を駆動するものである。
The pixel electrode 1 constitutes a display pixel, and drives a liquid crystal sandwiched between another substrate (not shown) provided opposite to the substrate.

実施例:1 第1図〜第3図において、画素電極1には、2個のTF
T2a、2bのドレイン電極Dまたはソース電極Sのどちら
か一方が接続されており、他方はバスラインX1に共通に
接続されている。
Example 1 In FIGS. 1 to 3, the pixel electrode 1 has two TFs.
T2a, either the drain electrode D and source electrode S of 2b is connected, the other is connected in common to the bus line X 1.

一方、第一のTFT2aのゲート電極GはバスラインY1
接続され、第二のTFT2bのゲート電極GはバスラインY2
に接続されている。
On the other hand, the gate electrode G of the first TFT2a is connected to the bus line Y 1, the gate electrode G of the second TFT2b bus line Y 2
It is connected to the.

2本のバスラインY1、Y2は基板7の端面まで平行に走
っており、そのパターンピッチは0.15mmである。そし
て、両端部の近傍がY接続端子部3aとなっている。ま
た、一端部ではバスラインY1をバスラインY2の先端に膨
出させて第一Y検査電極3bを構成し、逆に他端部ではバ
スラインY2をバスラインY1の先端に膨出させて第二Y検
査電極3cを構成している。
The two bus lines Y 1 and Y 2 run parallel to the end face of the substrate 7 and have a pattern pitch of 0.15 mm. The vicinity of both ends is a Y connection terminal 3a. Further, bulging at one end constitute a first Y test electrode 3b by bulging a bus line Y 1 on the tip of the bus line Y 2, the bus line Y 2 in the other end portion in the opposite to the tip of the bus line Y 1 This constitutes the second Y inspection electrode 3c.

従って、2つのY検査電極3b、3cのパターンピッチ
は、2本のバスラインY1、Y2を合わせたピッチ0.3mmで
ある。
Therefore, the pattern pitch of the two Y test electrodes 3b and 3c is 0.3 mm, which is the total pitch of the two bus lines Y 1 and Y 2 .

2個のTFT2a、2bの欠陥をそれぞれ検査するに際し
て、第一のTFT2aを検査する場合には、第2図(A)に
示したように、バスラインX1に電圧を印加し、第一Y検
査電極3bを介してバスラインY1に信号電圧を印加して図
示してない液晶の駆動状態を調べる。この際、第二のTF
T2bを駆動するバスラインY2に連なる第二Y検査電極3c
は浮いた状態になっている。
Two TFT2a, upon 2b of defects inspected respectively, in case of inspecting the first TFT2a, as shown in FIG. 2 (A), a voltage is applied to the bus lines X 1, first Y Check liquid crystal driving state (not shown) by applying a signal voltage to the bus line Y 1 through an inspection electrode 3b. At this time, the second TF
Second Y test electrode 3c leading to the bus lines Y 2 to drive the T2b
Is in a floating state.

また、第二のTFT2bを検査する場合には、第2図
(B)に示したように、バスラインX1に電圧を印加し、
第二Y検査電極3cを介してバスラインY2に信号電圧を印
加して図示してない液晶の駆動状態を調べる。この際、
第一のTFT2aを駆動するバスラインY1に連なる第一Y検
査電極3bは浮いた状態になっている。
In addition, when examining the second TFT2b, as shown in FIG. 2 (B), a voltage is applied to the bus lines X 1,
Through the second Y test electrodes 3c investigate the driving state of the liquid crystal (not shown) by applying a signal voltage to the bus line Y 2. On this occasion,
First Y test electrode 3b continuous to the bus lines Y 1 to drive the first TFT2a is in a floating state.

こうして、2つのY検査電極3b、3cはピッチが狭まっ
ていないので、検査に際して探針で探ることが容易にで
きる。
Thus, since the pitches of the two Y inspection electrodes 3b and 3c are not narrow, it is possible to easily search for them with a probe at the time of inspection.

一方、液晶表示パネルの実装に際しては、第3図に示
したように、2本のバスラインY1、Y2の両端部近傍のY
接続端子部3aから引き出すようになっている。
On the other hand, when mounting the liquid crystal display panel, as shown in FIG. 3, Y buses near both ends of the two bus lines Y 1 and Y 2 are used.
The connection terminal 3a is drawn out.

実施例:2 第4図において、2個のTFT2a、2bは、ゲート電極G
がバスラインY3に共通に接続されている。
Embodiment 2 In FIG. 4, two TFTs 2a and 2b
There are commonly connected to the bus line Y 3.

そして、第一のTFT2aは、ドレイン電極Dまたはソー
ス電極Sのどちらか一方が画素電極1に接続され、他方
がバスラインX2に接続されている。また、第二のTFT2b
は、ドレイン電極Dまたはソース電極Sのどちらか一方
が画素電極1に接続され、他方がバスラインX3に接続さ
れている。
The first TFT2a is either the drain electrode D and a source electrode S connected to the pixel electrode 1 and the other is connected to the bus line X 2. Also, the second TFT2b
Is either the drain electrode D and a source electrode S connected to the pixel electrode 1 and the other is connected to the bus line X 3.

2本のバスラインX2、X3は基板7の端面まで平行に走
っており、両端部の近傍がX接続端子部4aとなってい
る。そして、一端部ではバスラインX2をバスラインX3
先端に膨出させて第一X検査電極4bを構成し、他端部で
はバスラインX3をバスラインX2の先端に膨出させて第二
X検査電極4cを構成している。
The two bus lines X 2 and X 3 run parallel to the end face of the substrate 7, and the X connection terminal portions 4 a are located near both ends. Then, the bus lines X 2 constitute a first X test electrodes 4b and swelled at the tip of the bus line X 3, the bus line X 3 swelled at the tip of the bus line X 2 in the other end portion at one end Constitute the second X inspection electrode 4c.

従って、2つのX線検査電極4b、4cのパターンピッチ
は、2本のバスラインX2、X3を合わせたパターンピッチ
になっており、2つのY検査電極3b、3cはピッチが狭ま
っていないので、検査に際してプローバで探ることが容
易にできる。
Accordingly, two X-ray inspection electrodes 4b, 4c pattern pitch is adapted to the pattern pitch of the combined two bus lines X 2, X 3, two Y inspection electrodes 3b, 3c are not narrowed pitch Therefore, it is easy to search with a prober at the time of inspection.

また、液晶表示パネルの実装に際しては、実施例1と
同様にして、2本のバスラインX2、X3をまとめて、両端
部の近傍から引き出すようになっている。
In mounting the liquid crystal display panel, two bus lines X 2 and X 3 are collectively drawn out from the vicinity of both ends in the same manner as in the first embodiment.

実施例:3 第5図において、画素電極1には、2個のTFT2a、2b
のドレイン電極Dまたはソース電極Sのどちらか一方が
接続されている。そして、他方は、第一のTFT2aにあっ
てはバスラインX2に、第二のTFT2bにあってはバスライ
ンX3に接続されている。
Example: 3 In FIG. 5, two TFTs 2a and 2b
Either the drain electrode D or the source electrode S is connected. The other is, in the first TFT2a the bus line X 2, In the second TFT2b are connected to the bus line X 3.

一方、第一のTFT2aのゲート電極GはバスラインY1
接続され、第二のTFT2bのゲート電極GはバスラインY2
に接続されている。
On the other hand, the gate electrode G of the first TFT2a is connected to the bus line Y 1, the gate electrode G of the second TFT2b bus line Y 2
It is connected to the.

つまり、この実施例3においては、実施例1と実施例
2を複合させて、バスラインもバスラインも2本ずつに
して、2個のTFT2a、2bのそれぞれを全く独立に検査で
きるようになした構成となっている。
That is, in the third embodiment, the first embodiment and the second embodiment are combined so that each of the two TFTs 2a and 2b can be inspected completely independently by using two bus lines and two bus lines. The configuration is as follows.

そして、Y検査電極3b、3cとX検査電極4b、4cがとも
に、2本ずつ対になったバスラインX2、X3とY1、Y2をそ
れぞれ合わせたパターンピッチになっているので、X方
向のバスラインに対してもY方向のバスラインに対して
も、検査に際して探針で一括して探ることが容易にでき
る。
Since the Y test electrodes 3b and 3c and the X test electrodes 4b and 4c both have a pattern pitch in which two pairs of bus lines X 2 and X 3 are combined with Y 1 and Y 2 , respectively. It is easy to collectively search the X-direction bus line and the Y-direction bus line with a probe at the time of inspection.

また、液晶表示パネルの実装に際しては、実施例1お
よび実施例2と同様にして、2本のバスラインX2、X3
Y1、Y2をそれぞれまとめて、それぞれの両端部のY検査
電極3b、3cとX検査電極4b、4cから引き出すようになっ
ている。
In mounting the liquid crystal display panel, two bus lines X 2 and X 3 are connected in the same manner as in the first and second embodiments.
Y 1 and Y 2 are collectively drawn out from the Y test electrodes 3b and 3c and the X test electrodes 4b and 4c at both ends.

X方向のバスラインとY方向のバスラインは、相対的
な表現であって、入れ替わっても本発明の本質は変わら
ない。
The bus lines in the X direction and the bus lines in the Y direction are relative expressions, and the essence of the present invention does not change even if they are interchanged.

また、バスラインのパターンピッチには、種々の変形
が可能である。
Further, various modifications can be made to the pattern pitch of the bus line.

〔発明の効果〕〔The invention's effect〕

アクティブマトリックス型の液晶表示パネルに設けら
れるTFTの欠陥を救済するに当たって、本発明によれば
バスラインの本数が増大しても端子ピッチが狭くならな
い。従って、TFTを検査して欠陥TFTを検知するためにマ
ルチプローバの探針で一括して端子を接触させ、個々の
TFTを探ることが容易となる。
In repairing a defect of a TFT provided in an active matrix type liquid crystal display panel, according to the present invention, the terminal pitch does not become narrow even if the number of bus lines increases. Therefore, in order to inspect the TFT and detect the defective TFT, the terminals are brought into contact all at once with the probe of the multi-prober, and the individual
It will be easier to find a TFT.

その結果、本発明はアクティブマトリックス型の液晶
表示パネルの検査工程の効率化と歩留り向上に寄与する
ところが大である。
As a result, the present invention greatly contributes to improving the efficiency of the inspection process of the active matrix type liquid crystal display panel and improving the yield.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第一の実施例の平面図、 第2図は第1図の検査の際の説明図、 第3図は第1図の実装の際の説明図、 第4図は本発明の第二の実施例の平面図、 第5図は本発明の第三の実施例の平面図、 第6図は従来の冗長構成の一例の平面図、 第7図は従来の冗長構成の他の例の平面図、 である。 図において、 1は画素電極、 2aは第一のTFT、2bは第二のTFT、 3aはY接続端子部、3bは第一Y検査電極、 3cは第二Y検査電極、 4aはX接続端子部、4bは第一X検査電極、 4cは第二X検査電極、 X1、X2、X3はバスラインXn、 Y1、Y2、Y3はバスラインYn、 (n=1、2、3) Dはドレイン極、Sはソース電極、 Gはゲート電極、 である。FIG. 1 is a plan view of the first embodiment of the present invention, FIG. 2 is an explanatory diagram of the inspection of FIG. 1, FIG. 3 is an explanatory diagram of the mounting of FIG. 1, and FIG. FIG. 5 is a plan view of a third embodiment of the present invention, FIG. 6 is a plan view of an example of a conventional redundant configuration, and FIG. 7 is a plan view of a conventional redundant configuration. 11 is a plan view of another example of FIG. In the figure, 1 is a pixel electrode, 2a is a first TFT, 2b is a second TFT, 3a is a Y connection terminal, 3b is a first Y test electrode, 3c is a second Y test electrode, and 4a is an X connection terminal. parts, 4b first X test electrodes, 4c and the second X test electrodes, X 1, X 2, X 3 is bus line X n, Y 1, Y 2 , Y 3 is bus line Y n, (n = 1 2, 3) D is a drain electrode, S is a source electrode, G is a gate electrode.

フロントページの続き (56)参考文献 特開 昭62−207971(JP,A) 特開 昭63−263743(JP,A) 特開 昭63−289534(JP,A) 特開 平1−130132(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136 Continuation of front page (56) References JP-A-62-207971 (JP, A) JP-A-63-263743 (JP, A) JP-A-63-289534 (JP, A) JP-A-1-130132 (JP) , A) (58) Field surveyed (Int.Cl. 6 , DB name) G02F 1/136

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】液晶を挟んで対向する一対の基板の一方の
基板上に格子状に配設された画素電極(1)と、該画素
電極(1)のそれぞれに付設された第一の薄膜トランジ
スタ(以下TFTと略記)(2a)と第二のTFT(2b)と、互
いに交差したX方向のバスラインXnとY方向のバスライ
ンYnを有し(n=1、2、3)、 前記画素電極(1)は、前記TFT(2a、2b)のドレイン
電極(D)またはソース電極(S)が接続されているも
のであり、 前記TFT(2a、2b)は、ドレイン電極(D)とソース電
極(S)のどちらか一方またはゲート電極(G)が、前
記バスラインXnまたはバスラインYnに共通に接続されて
いるものであり、 前記TFT(2a、2b)は、ドレイン電極(D)とソース電
極(S)のどちらか一方またはゲート電極(G)が、平
行に設けられた2本の、前記バスラインXnまたはバスラ
インYnのそれぞれに接続されているものであり、 前記バスラインXnまたはバスラインYnの平行な2本は、
両端部に、外部回路に対するX接続端子部(4a)または
Y接続端子部(3a)と、互いにそれぞれ他のバスライン
の先端に膨出したX検査電極(4b、4c)またはY検査電
極(3b、3c)を有するものである ことを特徴とする液晶表示パネル。
1. A pixel electrode (1) arranged in a grid on one of a pair of substrates opposed to each other with a liquid crystal interposed therebetween, and a first thin film transistor attached to each of the pixel electrodes (1). (Hereinafter abbreviated as TFT) (2a), a second TFT (2b), a bus line Xn in the X direction and a bus line Yn in the Y direction crossing each other (n = 1, 2, 3), The electrode (1) is connected to the drain electrode (D) or the source electrode (S) of the TFT (2a, 2b). The TFT (2a, 2b) is connected to the drain electrode (D) and the source. One of the electrodes (S) or the gate electrode (G) is commonly connected to the bus line Xn or the bus line Yn, and the TFT (2a, 2b) is connected to the drain electrode (D). Either one of the source electrodes (S) or the gate electrode (G) is connected to two It is those which are connected to the respective bus line Xn or bus line Yn, 2 this parallel of the bus line Xn or bus line Yn is
At both ends, an X connection terminal portion (4a) or a Y connection terminal portion (3a) for an external circuit and an X test electrode (4b, 4c) or a Y test electrode (3b) bulging at the tip of another bus line, respectively. , 3c), a liquid crystal display panel.
【請求項2】前記TFT(2a、2b)は、ドレイン電極
(D)またはソース電極(S)が、バスラインX1に共通
に接続されているものであり、 前記TFT(2a、2b)は、ゲート電極(G)が、バスライ
ンY1とバスラインY2にそれぞれ接続されているものであ
り、 前記バスラインY1とバスラインY2は、両端部にY接続端
子部(3a)と、それぞれの端部に第一Y検査電極(3b)
と第二Y検査電極(3c)を有するものである 請求項1記載の液晶表示パネル。
Wherein said TFT (2a, 2b), the drain electrode (D) or the source electrode (S) is, which are connected in common to the bus line X 1, the TFT (2a, 2b) is , A gate electrode (G) is connected to the bus line Y 1 and the bus line Y 2 , respectively. The bus line Y 1 and the bus line Y 2 have Y connection terminal portions (3 a) at both ends. , A first Y test electrode at each end (3b)
The liquid crystal display panel according to claim 1, further comprising: a second Y inspection electrode (3c).
【請求項3】前記TFT(2a、2b)は、ゲート電極(G)
が、バスラインY3に共通に接続されているものであり、 前記TFT(2a、2b)は、ドレイン電極(D)またはソー
ス電極(S)が、バスラインX2とバスラインX3にそれぞ
れ接続されているものであり、 前記バスラインX2とバスラインX3は、両端部にX接続端
子部(4a)と、それぞれの端部に第一X検査電極(4b)
と第二X検査電極(4c)を有するものである 請求項1記載の液晶表示パネル。
3. The TFT (2a, 2b) includes a gate electrode (G).
There are those that are commonly connected to the bus line Y 3, the TFT (2a, 2b), the drain electrode (D) or the source electrode (S), respectively to the bus line X 2 and the bus line X 3 The bus line X 2 and the bus line X 3 are connected at both ends to an X connection terminal (4a), and at each end to a first X test electrode (4b).
The liquid crystal display panel according to claim 1, comprising: a second X inspection electrode (4c).
【請求項4】前記第一のTFT(2a)は、ゲート電極
(G)が、前記バスラインY1に接続されており、かつド
レイン電極(D)またはソース電極(S)が、前記バス
ラインX2に接続されているものであり、 前記第二のTFT(3)は、ゲート電極(G)が前記バス
ラインY2に接続されており、かつドレイン電極(D)ま
たはソース電極(S)が、前記バスラインX3に接続され
ているものである 請求項2または3記載の液晶表示パネル。
Wherein said first TFT (2a), a gate electrode (G) is the connected to the bus line Y 1, and the drain electrode (D) or the source electrode (S) is, the bus line are those that are connected to X 2, the second TFT (3), the gate electrode (G) is connected to the bus line Y 2, and a drain electrode (D) or the source electrode (S) but the liquid crystal display panel of claim 2 or 3 wherein said those connected to the bus line X 3.
JP28461190A 1990-10-22 1990-10-22 LCD panel Expired - Lifetime JP2953025B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28461190A JP2953025B2 (en) 1990-10-22 1990-10-22 LCD panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28461190A JP2953025B2 (en) 1990-10-22 1990-10-22 LCD panel

Publications (2)

Publication Number Publication Date
JPH04158339A JPH04158339A (en) 1992-06-01
JP2953025B2 true JP2953025B2 (en) 1999-09-27

Family

ID=17680703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28461190A Expired - Lifetime JP2953025B2 (en) 1990-10-22 1990-10-22 LCD panel

Country Status (1)

Country Link
JP (1) JP2953025B2 (en)

Also Published As

Publication number Publication date
JPH04158339A (en) 1992-06-01

Similar Documents

Publication Publication Date Title
KR100353955B1 (en) Liquid Crystal Display for Examination of Signal Line
CN105093593B (en) Display base plate and its test method, display device
US8305542B2 (en) Thin film transistor array substrate with improved test terminals
US20080123005A1 (en) Array Substrate and Display Panel Having the Same
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
KR20030054937A (en) Liquid crystal display device
KR20140094723A (en) Thin film transistor substrate, method of inspecting the same and liquid crystal display including the same
US20120161775A1 (en) Inspection method for an active matrix substrate
KR20040059670A (en) Bump structure for testing tft-lcd
KR102034069B1 (en) Touch mode liquid crystal display device and inspecting method thereof
JP2820233B2 (en) Display device inspection apparatus and inspection method
US7379040B2 (en) Display device and method for testing the same
KR20040057692A (en) Pad structure for testing liquid crystal display panel
JP3119357B2 (en) Liquid crystal display
JP2002098999A (en) Liquid crystal display
JP2834935B2 (en) Active matrix display element and method of manufacturing the same
JP2953025B2 (en) LCD panel
KR100442305B1 (en) Array substrate and method of testing the same, and liquid crystal display
JP2009103872A (en) Active matrix substrate, liquid crystal display device, and method of manufacturing active matrix substrate
JPH112839A (en) Active matrix type liquid crystal display
JP2001183614A (en) Display element and inspection method thereof
JPH11119246A (en) Manufacturing method of liquid crystal display device
JPH01303415A (en) Liquid crystal display device
JP3217639B2 (en) COG LCD panel
KR20070044684A (en) Flat panel display

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12