JP2955305B2 - Semiconductor device simulation method - Google Patents
Semiconductor device simulation methodInfo
- Publication number
- JP2955305B2 JP2955305B2 JP27369589A JP27369589A JP2955305B2 JP 2955305 B2 JP2955305 B2 JP 2955305B2 JP 27369589 A JP27369589 A JP 27369589A JP 27369589 A JP27369589 A JP 27369589A JP 2955305 B2 JP2955305 B2 JP 2955305B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor
- semiconductor device
- polyhedron
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、コンピュータを用いた数値計算を利用した
半導体装置のシミュレーション方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Field of Industrial Application) The present invention relates to a method of simulating a semiconductor device using a numerical calculation using a computer.
(従来の技術) 半導体装置の特性解析や評価のために半導体内の電位
分布,電子分布,正孔分布等を解析する手法として、ポ
アソン方程式と電子および正孔の輸送方程式の三つの基
本方程式をコンピュータを用いて数値的に解く、デバイ
スシミュレーション技術が知られている(例えば、S.Se
lberherr,“Analysys and Simulation of Semiconducto
r Devices",Springer−Verlag",1984 b)。この技術
は、 (a)半導体素子を構成する絶縁膜と電極の形状,材質
および、電極に印加する電圧、さらに半導体内部の不純
物濃度分布に関するデータを入力し、 (b)これらのデータまたは離散化用の格子点生成情報
に基づいて、数値解析用の格子点を生成して、各格子点
上での不純物濃度等を設定し、 (c)半導体内部の電位分布を記述するポアソンの方程
式、電子や正孔の輸送現象を記述する連続式等を数値的
に解き、 (d)求められた数値解を記録し出力する、 という手順を基本とする。(Prior art) As a method of analyzing the potential distribution, electron distribution, hole distribution, etc. in a semiconductor for the purpose of characteristic analysis and evaluation of a semiconductor device, three basic equations of Poisson equation and electron and hole transport equations are used. Device simulation techniques for solving numerically using a computer are known (for example, S.Se
lberherr, “Analysys and Simulation of Semiconducto
r Devices ", Springer-Verlag", 1984 b). This technology includes: (a) inputting the shape and material of an insulating film and an electrode constituting a semiconductor element, a voltage applied to the electrode, and data on impurity concentration distribution inside the semiconductor; and (b) inputting these data or discretization. Grid points for numerical analysis are generated based on the grid point generation information for the semiconductor device, impurity concentrations and the like are set on each grid point, and (c) Poisson's equation describing the potential distribution inside the semiconductor, And (d) recording and outputting the obtained numerical solution.
方程式の数値解を求める段階では、例えば二次元空間
の場合には、第4図に示すように素子断面構造に対応し
て離散化用の格子点を設定して、格子点上または格子点
と格子点を結ぶ枝上での電位ψ,電子濃度n,正孔濃度p
を以下の三つの基本方程式を連立させて解く。At the stage of obtaining a numerical solution of the equation, for example, in the case of a two-dimensional space, grid points for discretization are set corresponding to the element cross-sectional structure as shown in FIG. Potential ψ, electron concentration n, hole concentration p on branch connecting grid points
Is solved by simultaneously combining the following three basic equations.
ポアソンの方程式; ∇(ω∇ψ)=−q(p−n+ND−NA) 電子・正孔輸送方程式; δn/δt+∇(μnn∇ψ−Dn∇n)=GR δp/δt+∇(μpp∇ψ−Dp∇p)=GR これらの式で、ψは電位,nは電子濃度,pは正孔濃度,q
は素電荷,NDはドナー濃度,NAはアクセプタ濃度,μnは
電子移動度,μpは正孔移動度,Dnは電子の拡散係数,Dp
は正孔の拡散係数,GRは電子または正孔の単位時間,単
位体積当りの生成速度(μn,μp,∇ψの複数な関数)で
ある。この様な複雑な式の連立解を求めるため、デバイ
スシミュレーション技術は通常大型コンピュータ上でn,
p,ψを求める数値計算プログラムの形で表現される。Poisson's equation; ∇ (ω∇ψ) = - q (p-n + N D -N A) an electron-hole transport equation; δn / δt + ∇ (μ n n∇ψ-D n ∇n) = GR δp / δt + ∇ (μ p p∇ψ−D p ∇p) = GR In these equations, ψ is a potential, n is an electron concentration, p is a hole concentration, q
Elementary charge, N D is the donor concentration, N A is the acceptor concentration, mu n is the electron mobility, the mu p hole mobility, D n is the electron diffusion coefficient, D p
Is the diffusion coefficient of holes, and GR is the rate of generation of electrons or holes per unit time and per unit volume (multiple functions of μ n , μ p , ∇ψ). In order to find simultaneous solutions of such complicated equations, device simulation techniques usually use n,
It is expressed in the form of a numerical calculation program that calculates p and ψ.
二次元空間の素子断面構造のデータを入力するのは、
比較的簡単である。例えば、第5図(a)のようなMOS
トランジスタ構造に付いては、半導体基板51,絶縁膜52,
53,54,ゲート電極55,ソース,ドレイン電極56,57等の部
分を、同図(b)のように、同じ材質からなる領域を多
角形で近似して、それらの各多角形の頂点の座標,多角
形内の物理定数や物質名を入力すればよい。To input the data of the element cross-sectional structure in two-dimensional space,
Relatively simple. For example, the MOS shown in FIG.
For the transistor structure, the semiconductor substrate 51, the insulating film 52,
53, 54, the gate electrode 55, the source and drain electrodes 56, 57, etc., by approximating a region made of the same material by a polygon as shown in FIG. What is necessary is just to input coordinates, physical constants in a polygon, and a substance name.
ところが近年、半導体集積回路の素子の微細化に伴っ
て、前述の基本方程式を三次元空間で解く必要が生じて
きている。三次元素子形状のデータ入力法としては、例
えば第6図(a)のような半導体素子構造に対して、同
図(b)のような多面体領域に分割する方法が知られて
いる(例えば、T.D.Linton.Jr,P.A.Blakey,“A Fast Ge
neral Three−Dimetional Device Simulation and Its
Application in a Submicron EEPROM Design Study",IE
EE Trans.CAD,vol.8 No.5,508−515,May 1989)。すな
わち半導体基板61と絶縁膜62からなる三次元形状を、半
導体基板61については二つの直方体611,612,二つの三角
柱613,614および一つの四角錐615に分割し、絶縁膜62に
ついては二つの直方体621,622,二つの三角柱623,624,お
よび二つの四角錐625,626に分割する。そして各多面体
領域毎に直方体,三角柱,四角錐のいずれであるかを指
定し、それぞれの規定にしたがって頂点の座標を指定し
て、物理定数或いは物質名を入力する。However, in recent years, with miniaturization of elements of a semiconductor integrated circuit, it has become necessary to solve the above-described basic equation in a three-dimensional space. As a data input method of the three-dimensional element shape, for example, a method of dividing a semiconductor element structure as shown in FIG. 6A into a polyhedral region as shown in FIG. TDLinton.Jr, PABlakey, “A Fast Ge
neral Three-Dimetional Device Simulation and Its
Application in a Submicron EEPROM Design Study ", IE
EE Trans.CAD, vol.8 No.5, 508-515, May 1989). That three-dimensional shape composed of a semiconductor substrate 61 and the insulating film 62 is divided into two rectangular 61 1, 61 2, two triangular prism 61 3, 61 4 and the one of the four pyramids 61 5 for the semiconductor substrate 61, an insulating film two rectangular 62 1 for 62, 62 2, two triangular prism 62 3, 62 4, and is divided into two quadrangular pyramid 62 5, 62 6. Then, for each of the polyhedral regions, a rectangular parallelepiped, a triangular prism, or a quadrangular pyramid is designated, the coordinates of the vertices are designated according to the respective rules, and a physical constant or a material name is input.
しかしながらこの方法では、分割する多面体数が多
く、したがって入力データ数が多いという問題がある。
これは、ある材料からなる単連結領域は互いに重複しな
いように多面体に分割しなければならず、また異なる材
料からなる領域を表す多面体は互いに重複してはならな
い、という規則に従って多面体分割が行われるからであ
る。この結果、特に素子構造が複雑なると入力データ数
は非常に多くなり、またユーザーは多面体分割に際して
極めて注意深く作業を行わねばならない。However, this method has a problem that the number of polyhedrons to be divided is large and therefore the number of input data is large.
This is because polyhedron division is performed according to the rule that a single connection region made of a certain material must be divided into polyhedrons so as not to overlap with each other, and polyhedrons representing regions made of different materials must not overlap each other. Because. As a result, especially when the element structure is complicated, the number of input data becomes very large, and the user must work very carefully when dividing the polyhedron.
(発明が解決しようとする課題) 以上のように従来の三次元形状を対象とするデバイス
シミュレーションにおいては、分割する多面体数が非常
に多く、従って作業も大変であるという問題があった。(Problems to be Solved by the Invention) As described above, in the conventional device simulation for a three-dimensional shape, there is a problem that the number of polyhedrons to be divided is very large, and the work is also difficult.
本発明はこの様な点に鑑みなされたもので、少ない入
力データで複雑な三次元形状を記述できるようにした半
導体装置のシミュレーション方法を提供することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a semiconductor device simulation method capable of describing a complicated three-dimensional shape with a small amount of input data.
[発明の構成] (課題を解決するための手段) 本発明は、半導体装置のシミュレーションにおいて、
三次元形状を単連結領域を表す複数の多面体領域に分割
するに際して、ある多面体が他の多面体と共通部分を持
つような位置関係を許容する。一方、多面体には優先順
位を表す実数値を設定し、複数の多面体に共通に含まれ
る部分がある場合にはその部分に対して優先順位を示す
実数値に基づいて材質を決定する。つまり材質によって
あらかじめ優先順位が定められており、優先順位の高い
多面体とこれより優先順位に低い多面体が共通部分を持
って分割された場合、その共通部分は優先順位の高い多
面体の指定が優先するようにする。[Configuration of the Invention] (Means for Solving the Problems) The present invention relates to a simulation of a semiconductor device.
When dividing the three-dimensional shape into a plurality of polyhedron regions representing a single connection region, a positional relationship is allowed such that a certain polyhedron has a common part with another polyhedron. On the other hand, real values indicating priorities are set in the polyhedron, and if there is a part commonly included in a plurality of polyhedrons, the material is determined based on the real values indicating the priority for the part. In other words, priorities are determined in advance by materials, and when a polyhedron with a higher priority and a polyhedron with a lower priority are divided with a common part, the designation of the polyhedron with a higher priority takes precedence over the common part. To do.
(作用) 本発明によれば、三次元形状を分割する多面体数が従
来法に比べて少なくなり、ユーザーがデータ入力時に負
わされる負担が大きく軽減される。また優先順位を指定
するデータを実数型とすることによって、既に形状が規
定された素子構造を僅かに変更する場合、新たな多面体
領域を追加するか、既に規定した優先順位の数値を変更
するだけで新たな素子構造を容易に指定することができ
る。(Operation) According to the present invention, the number of polyhedrons for dividing a three-dimensional shape is reduced as compared with the conventional method, and the burden imposed on the user when inputting data is greatly reduced. In addition, when the data for designating the priority order is a real number type, when the element structure whose shape is already defined is slightly changed, a new polyhedron region is added or the numerical value of the already defined priority is simply changed. , A new element structure can be easily specified.
(実施例) 以下、本発明の実施例を説明する。(Example) Hereinafter, an example of the present invention will be described.
第1図(a)(b)は、三次元の素子構造について多
面体領域に分割る様子を従来の第6図(a)(b)に対
応させて示したものである。すなわち、第1図(a)に
示す半導体基板11と絶縁膜12からなる三次元素子構造
を、同図(b)に示すように、半導体基板11については
一つの直方体111で表し、絶縁膜12については、二つの
直方体121,122と二つの三角柱123,124に分割している。
半導体基板11を表す直方体111は絶縁膜12の部分を含ん
で切り出しており、従って絶縁膜12を分割した直方体12
1,122および三角柱123,124と共通部分を持っている。こ
の場合、半導体領域に対して絶縁膜領域の優先順位を高
く設定することによって、この共通部分については直方
体121,122および三角柱123,124の指定が半導体領域の直
方体111より優先し、従って所望の素子構造データが入
力できることになる。第1図(b)と第6図(b)を比
較して明らかなように、この実施例では分割する多面体
数が従来法の1/2以下になっている。FIGS. 1 (a) and 1 (b) show how a three-dimensional element structure is divided into polyhedral regions, corresponding to FIGS. 6 (a) and 6 (b). That is, a three-dimensional device structure and the semiconductor substrate 11 shown in FIG. 1 (a) made of an insulating film 12, as shown in FIG. (B), expressed in a rectangular solid 11 1 for the semiconductor substrate 11, an insulating film 12 is divided into two rectangular parallelepipeds 12 1 and 12 2 and two triangular prisms 12 3 and 12 4 .
The rectangular parallelepiped 11 1 representing the semiconductor substrate 11 is cut out including the portion of the insulating film 12, and thus the rectangular parallelepiped 12
1 , 12 2 and triangular prisms 12 3 , 12 4 have common parts. In this case, by setting the priority of the insulating film region higher than that of the semiconductor region, the designation of the rectangular parallelepipeds 12 1 and 12 2 and the triangular prisms 12 3 and 12 4 is given priority over the rectangular parallelepiped 11 1 of the semiconductor region for this common portion. Therefore, desired element structure data can be input. As is apparent from a comparison between FIG. 1B and FIG. 6B, in this embodiment, the number of divided polyhedrons is less than 1/2 of the conventional method.
第2図は、以上のようにして三次元素子構造を多面体
に分割した後のデータ入力法とその処理法を示す流れ図
である。まず入力すべき多面体の番号を設定し(S1,S
2)、k番目の多面体の関連したデータを全て読み込む
(S3)。具体的には、k番目の多面体の形状(三角錐,
四角錐,三角柱,直方体等)を指定するデータI SHAPE
(k)を読込み、形状に応じた個数NUM(k)個の座標
データX(k,I),Y(k,I),Z(k,I)(I=1,2,…)を
形状に応じた順序で読込み、更にその多面体の材質を表
すデータMATER(k)を読込む。またそのk番目の多面
体が電極領域であれば、電極の番号I ELECTR(k)を読
込む。その後、そのk番目の多面体の優先順位を表す実
数データPRIORT(k)を読込む(S4)。なおここまでの
データ入力の順序は特に問わない。また、キーワードに
よる入力法を用いれば、これらのデータ読込みが混在し
てもよい。そして全ての多面体について以上のデータ読
込みが終了したか否かを判断し(S5)、NOであれば次の
多面体について同様のデータ入力を行う。以上の走査を
繰返して、全ての多面体について以上のデータに入力が
終了したら、次に優先順位を表す実数データを元に、例
えば優先順位の最も低い多面体領域から順に多面体の番
号を並べて、配列データI ORDER(k)に格納する(S
6)。配列順序が逆であっても、後に処理が適切であれ
ば良い。FIG. 2 is a flowchart showing a data input method and a processing method after the three-dimensional element structure is divided into polyhedrons as described above. First, set the number of the polyhedron to be entered (S1, S
2) Read all relevant data of the k-th polyhedron (S3). Specifically, the shape of the k-th polyhedron (triangular pyramid,
Data that specifies quadrangular pyramids, triangular prisms, cuboids, etc.)
(K) is read, and NUM (k) pieces of coordinate data X (k, I), Y (k, I), Z (k, I) (I = 1,2,. And reads data MATER (k) representing the material of the polyhedron. If the k-th polyhedron is an electrode area, the electrode number I ELECTR (k) is read. After that, the real number data PRIORT (k) indicating the priority of the k-th polyhedron is read (S4). The order of data input so far does not matter. If the input method using a keyword is used, these data readings may be mixed. Then, it is determined whether or not the above data reading has been completed for all the polyhedrons (S5). If NO, similar data input is performed for the next polyhedron. By repeating the above scanning and inputting the above data for all polyhedrons, based on real number data representing the next priority, for example, the polyhedron numbers are arranged in order from the polyhedron region having the lowest priority, and the array data Store in I ORDER (k) (S
6). Even if the arrangement order is reversed, it suffices if the processing is appropriate later.
次いでシミュレーションに必要な他のデータを読込む
(S7)。即ち、半導体内部の不純物濃度分布を表すデー
タ、電極に与える電圧を指定するデータ、物理定数デー
タ、入出力に関するオプションのパラメータ等を読込
む。その後、読込んた多面体の頂点の座標を元に、三次
元空間での離散化用のNXYZ個の格子点X(1),X
(2),…,X(NX)、Y(1),Y(2),…,Y(NY)、
Z(1),Z(2),…,Z(NZ)(NXYZ=NX*NY*NZ)を
発生する(S8)。Next, other data necessary for the simulation is read (S7). That is, data representing the impurity concentration distribution inside the semiconductor, data designating the voltage to be applied to the electrodes, physical constant data, optional parameters related to input / output, and the like are read. Then, based on the coordinates of the vertices of the read polyhedron, NXYZ grid points X (1), X for discretization in a three-dimensional space
(2), ..., X (NX), Y (1), Y (2), ..., Y (NY),
Z (1), Z (2),..., Z (NZ) (NXYZ = NX * NY * NZ) are generated (S8).
次に多面体を優先順位の低い順に選び(S9)、L番目
の多面体に含まれる全格子点について必要なデータ処理
を行う(S10)。ここではまず、三次元座標(X(I),
Y(J),Z(K))で表される格子点PがL番目の多面
体領域に含まれるか否かが判断され、含まれる場合には
その格子点の材質を表す配列や物理定数を表す配列に、
その多面体の材質データMATER(L)や物理定数を格納
する。注目する格子点がL番目の多面体領域に含まれる
か否かの判断の手法は次の通りである。まず、その多面
体領域のNUM(L)個の頂点座標X(N),Y(N),Z
(N)(N=1,2,…,NUM(L))について、最小値Xmi
n,Ymin,Zminと最大値Xmax,Ymax,Zmaxを求める。そし
て、 (a) Xmin≦X(I)≦Xmaxを満たす添字Iの最大値
Imaxと最小値Iminを求める。Next, the polyhedrons are selected in ascending order of priority (S9), and necessary data processing is performed on all grid points included in the L-th polyhedron (S10). Here, first, three-dimensional coordinates (X (I),
It is determined whether or not the grid point P represented by Y (J), Z (K)) is included in the L-th polyhedral region, and if so, an array representing the material of the grid point and a physical constant are determined. In the array that represents
The material data MATER (L) and physical constants of the polyhedron are stored. The method of determining whether or not the grid point of interest is included in the L-th polyhedral region is as follows. First, NUM (L) vertex coordinates X (N), Y (N), Z of the polyhedron region
(N) (N = 1,2, ..., NUM (L)), minimum value Xmi
Find n, Ymin, Zmin and maximum values Xmax, Ymax, Zmax. And (a) the maximum value of the subscript I that satisfies Xmin ≦ X (I) ≦ Xmax
Find Imax and minimum value Imin.
(b) Ymin≦Y(J)≦Ymaxを満たす添字Jの最大値
Jmaxと最小値Jminを求める。(B) Maximum value of subscript J satisfying Ymin ≦ Y (J) ≦ Ymax
Find Jmax and minimum value Jmin.
(c) Zmin≦Z(K)≦Zmaxを満たす添字Kの最大値
Kmaxと最小値Kminを求める。(C) Maximum value of subscript K satisfying Zmin ≦ Z (K) ≦ Zmax
Find Kmax and minimum value Kmin.
こうして求められた値を元に、IがIminからImaxの範
囲、JがJminからJmaxの範囲、KがKminからKmaxの範囲
にある場合には、点P(X(I),Y(J),Z(K))が
L番目の多面体に完全に含まれているとする。そしてこ
の格子点Pの材質や物理定数を表す配列にL番目の多面
体の材質や物理定数を格納する。Based on the values thus obtained, if I is in the range from Imin to Imax, J is in the range from Jmin to Jmax, and K is in the range from Kmin to Kmax, the point P (X (I), Y (J) , Z (K)) are completely contained in the L-th polyhedron. Then, the material and the physical constant of the L-th polyhedron are stored in the array representing the material and the physical constant of the lattice point P.
この様なデータ処理をすべての多面体について行なっ
たか否かを判断して(S11)、NOであれば次の多面体に
ついて同様の処理を繰り返す。そして、後に選ばれた優
先順位の高い別の多面体について同様のデータ処理を行
ったとき、先に処理された多面体領域に含まれる格子点
が含まれる場合には、優先順位の高い後のデータによ
り、先の格子点のデータは書き替えられる。It is determined whether such data processing has been performed for all the polyhedrons (S11), and if NO, the same processing is repeated for the next polyhedron. Then, when the same data processing is performed on another polyhedron selected later and having a higher priority, if a lattice point included in the previously processed polyhedron region is included, the subsequent data having a higher priority is used. , The data at the previous grid point is rewritten.
具体的に第1図(b)の例で説明すれば、半導体領域
である直方体111に対して絶縁膜領域である直方体121,1
22,三角柱123,124に高い優先順位が与えられる。従って
先に半導体領域の領域体111についてデータ処理を行な
って、その領域に含まれる格子点の材質は半導体である
とされるが、その後絶縁膜領域である直方体121,122等
のデータ処理において、半導体領域の直方体111と重な
る格子点の材質は絶縁膜であるとして書き替えられる。
これによって多面体分割が互いに共通部分を含んでいる
にも拘らず、正確なデータ入力が行われる。In more detail in the example of Fig. 1 (b), a rectangular parallelepiped 12 1 which is an insulating film region with respect to a rectangular parallelepiped 11 1 which is a semiconductor region, 1
2 2 , the triangular prisms 12 3 , 12 4 are given higher priority. Therefore, the data processing is first performed on the region body 11 1 of the semiconductor region, and the material of the lattice points included in the region is assumed to be a semiconductor. Thereafter, the data of the rectangular parallelepipeds 12 1 , 12 2 and the like which are the insulating film regions are obtained. in the process, the material of the grid point overlapping the rectangular solid 11 1 of the semiconductor region is rewritten as an insulating film.
This allows accurate data entry even though the polyhedral divisions include common parts.
その後、すべての格子点についてその点の材質,物理
定数を表す配列にデータが設定されたか否かを確認し
て、まだデータが書込まれない格子点がある場合には適
切なエラー処理を行なう(S13)。続いて通常のデバイ
スシミュレーションのプログラムにしたがって半導体内
部および表面の格子点について不純物濃度を設定し(S1
4)、基本方程式を解き(S15)、計算結果を出力する
(S16)。After that, it is checked whether or not data is set in the array representing the material and physical constant of each grid point, and if there is a grid point for which data is not yet written, appropriate error processing is performed. (S13). Subsequently, impurity concentrations are set for lattice points inside and on the surface of the semiconductor according to a normal device simulation program (S1).
4) Solve the basic equation (S15) and output the calculation result (S16).
以上のようにこの実施例によれば、優先順位の設定を
条件として共通部分を含む多面体領域の分割を許容する
ことにより、従来法に比べて非常に少ない入力データで
半導体素子の三次元形状を記述して、素子の数値シミュ
レーションを行なうことができる。As described above, according to this embodiment, by allowing the division of the polyhedral region including the common part under the condition of setting the priority, the three-dimensional shape of the semiconductor element can be reduced with very little input data compared to the conventional method. By describing, numerical simulation of the element can be performed.
上記実施例では、離散化用の格子として直交格子を用
いる場合を説明したが、四面体からなる要素による離散
化を利用した場合にも本発明を適用することができる。
ただしこの場合、ある点PがL番目の多面体に含まれる
か否かを判定する方法は修正する必要がある。これは多
面体を構成する面に対して点Pと多面体の適切な点とが
同じ側にあるか否かを判断する手法を用いる。In the above embodiment, the case where the orthogonal grid is used as the grid for discretization has been described. However, the present invention can also be applied to the case where discretization using elements made up of tetrahedrons is used.
However, in this case, the method of determining whether a certain point P is included in the L-th polyhedron needs to be modified. This uses a method of determining whether or not the point P and an appropriate point of the polyhedron are on the same side with respect to the surface constituting the polyhedron.
第3図は具体的に、多面体が三角錐(四面体)の場合
の判定アルゴリズムを示している。三角錐の頂点をA
(XA,YA,ZA),B(XB,YB,ZB),C(XC,YC,ZC),D(XD,YD,
ZD)として、まず点P(XP,YP,ZP)が面ABCに関して点
Dと同じ側にあるか否かを判断するため、次式で表わさ
れる行列式DETP,DETDを計算する(P1)。FIG. 3 specifically shows a determination algorithm when the polyhedron is a triangular pyramid (tetrahedron). A is the vertex of the triangular pyramid
(XA, YA, ZA), B (XB, YB, ZB), C (XC, YC, ZC), D (XD, YD,
First, to determine whether the point P (XP, YP, ZP) is on the same side as the point D with respect to the plane ABC, the determinants DETP and DETD represented by the following equations are calculated (P1).
この計算結果から、|DETP|がある定められた誤差εの
範囲にあるか否かを判断し(P2)、NOであれば、DETP*
DETDが負であるか否かを判断し(P3)、これもNOであれ
ば、次に点Pが面ABDに関して点Cと同じ側にあるか否
かを判断するため、次式で表わされる行列式DETP,DETC
を計算する(P4)。 From this calculation result, it is determined whether | DETP | is within a predetermined error ε (P2), and if NO, DETP *
It is determined whether or not DETD is negative (P3). If this is also NO, then it is expressed by the following equation to determine whether or not point P is on the same side as point C with respect to plane ABD. Determinants DETP, DETC
Is calculated (P4).
この計算結果から、|DETP|がある定められた誤差εの
範囲にあるか否かを判断し(P5)、NOであれば、DETP*
DETCが負であるか否かを判断し(P6)、これもNOであれ
ば、次に点Pが面ACDに関して点Bと同じ側にあるか否
かを判断するため、次式で表わされる行列式DETP,DETB
を計算する(P7)。 From this calculation result, it is determined whether or not | DETP | is within a predetermined error ε range (P5). If NO, DETP *
It is determined whether or not DETC is negative (P6). If this is also NO, then the following equation is used to determine whether or not point P is on the same side as point B with respect to plane ACD. Determinants DETP, DETB
Is calculated (P7).
この計算結果から、|DETP|がある定められた誤差εの
範囲にあるか否かを判断し(P8)、NOであれば、DETP*
DETBが負であるか否かを判断し(P9)、これもNOであれ
ば、次に点Pが面BCDに関して点Aと同じ側にあるか否
かを判断するため、次式で表わされる行列式DETP,DETA
を計算する(P10)。 From this calculation result, it is determined whether | DETP | is within a predetermined error ε range (P8), and if NO, DETP *
It is determined whether or not DETB is negative (P9). If this is also NO, then the following equation is used to determine whether or not the point P is on the same side as the point A with respect to the plane BCD. Determinants DETP, DETA
Is calculated (P10).
この計算結果から、|DETP|がある定められた誤差εの
範囲にあるか否かを判断し(P11)、NOであれば、DETP
*DETAが負であるか否かを判断し(P12)、負であった
場合には、点Pは三角錐ABCDの内部にあると判定して、
その旨データ設定(INNER=1)する(P13)。ステップ
P3,P6,P9,P12のいずれかでYESであった場合は、点Pは
三角錐ABCDの外部にあると判定して、その旨データ設定
(INNER=−1)する(P14)。またステップP2,P5,P6,P
8,P11のいずれかでYESであった場合は、点Pは三角錐AB
CDの表面にあると判定して、その旨データ設定(INNER
=0)する(P15)。 From this calculation result, it is determined whether or not | DETP | is within a predetermined error ε (P11).
* It is determined whether or not DETA is negative (P12). If negative, the point P is determined to be inside the triangular pyramid ABCD,
Then, data setting (INNER = 1) is made (P13). Steps
If YES in any of P3, P6, P9, and P12, it is determined that the point P is outside the triangular pyramid ABCD, and the data is set to that effect (INNER = -1) (P14). Steps P2, P5, P6, P
If YES in any of P8 and P11, point P is triangular pyramid AB
Judge that it is on the surface of the CD and set the data accordingly (INNER
= 0) (P15).
この様に、多面体が錐体である場合、着目した点が多
面体の内部にあるか否かを容易に判定することができ
る。多面体が三角柱,四角柱のような形状である場合
も、第3図のアルゴリズムを応用することによって同様
に判定が容易にできる。経験上大部分の形状は三角錐,
四角錐,三角柱,四角柱の組み合わせで近似することが
できるので、この4種の多面体に適用できる第3図のよ
うな判定プログラムを備えれば、複雑な素子構造であっ
ても実用上問題なく要素分割してデータ入力できる。As described above, when the polyhedron is a cone, it can be easily determined whether or not the point of interest is inside the polyhedron. Even when the polyhedron has a shape like a triangular prism or a quadrangular prism, the determination can be easily made similarly by applying the algorithm of FIG. Experience shows that most shapes are triangular pyramids,
Since it can be approximated by a combination of a quadrangular pyramid, a triangular prism, and a quadrangular prism, if a determination program as shown in FIG. 3 that can be applied to these four types of polyhedrons is provided, there is no practical problem even with a complicated element structure. Data can be input by dividing the element.
[発明の効果] 以上述べたように本発明によれば、半導体素子の数値
シミュレーションに当たってその三次元構造を多面体に
分割して記述する場合に、優先順位を定めて多面体が共
通部分を持つことを許容することによって、従来に比べ
て非常に少ないデータで形状記述が可能になる。複雑な
素子構造ではデータ数は1/3〜1/5程度に低減できる。ま
た既に規定された形状を変更することも、既に指定され
た優先順位を変更するか或いはわずかな多面体領域を追
加することによって容易にできる。[Effects of the Invention] As described above, according to the present invention, when a three-dimensional structure is divided into polyhedrons and described in a numerical simulation of a semiconductor device, priority is determined and polyhedrons have a common part. By permitting it, it is possible to describe the shape with very little data as compared with the related art. With a complicated device structure, the number of data can be reduced to about 1/3 to 1/5. It is also possible to change the already defined shape easily by changing the already specified priority or adding a few polyhedral regions.
第1図(a)(b)は本発明の一実施例による素子構造
の多面体分割の様子を説明するための図、 第2図は実施例によるシミュレーションの手順を示す流
れ図、 第3図はある点が三角錐の内部にあるか否かを判定する
方法の手順を示す流れ図、 第4図は半導体素子の二次元空間での数値シミュレーシ
ョンにおける離散化用格子の例を示す図、 第5図(a)(b)は、同じく半導体素子の二次元構造
とこれを指定するための多角形領域を示す図、 第6図(a)(b)は従来の三次元素子構造の多面体分
割の様子を説明するための図である。 11……半導体基板、12……絶縁膜、111……直方体、1
21,122……直方体、123,124……三角柱。1 (a) and 1 (b) are views for explaining a state of polyhedral division of an element structure according to an embodiment of the present invention, FIG. 2 is a flowchart showing a simulation procedure according to the embodiment, and FIG. FIG. 4 is a flowchart showing a procedure of a method of determining whether or not a point is inside a triangular pyramid; FIG. 4 is a diagram showing an example of a discretization grid in a numerical simulation of a semiconductor element in a two-dimensional space; FIGS. 6A and 6B are diagrams showing a two-dimensional structure of a semiconductor device and a polygonal region for designating the two-dimensional structure, and FIGS. 6A and 6B show a state of polyhedral division of a conventional three-dimensional device structure. It is a figure for explaining. 11 ... semiconductor substrate, 12 ... insulating film, 11 1 ... rectangular parallelepiped, 1
2 1 , 12 2 …… a cuboid, 12 3 , 12 4 …… a triangular prism.
Claims (1)
置,電極に与える電位および半導体内部の不純物濃度分
布を入力して、半導体内部の基本方程式を数値計算によ
り解いて半導体装置の電気的特性を解析または評価する
半導体装置のシミュレーション方法において、 半導体装置の占める三次元空間領域を、互いに共通部分
を持つ位置関係を許容して複数の多面体に分割し、 各多面体についてその形状,頂点座標,材質および物理
定数と共に、優先順位を表す実数値をデータ入力し、 半導体内部の基本方程式を解くためのデータ処理または
それに先立つデータ処理の段階で前記優先順位を表す実
数値によって前記共通部分を成す所定領域の材質または
物理定数を決定するようにしたことを特徴とする半導体
装置のシミュレーション方法。An electric characteristic of a semiconductor device is obtained by inputting a shape of a semiconductor device, a shape and a position of an electrode, a potential applied to an electrode, and a distribution of an impurity concentration in a semiconductor, and solving a basic equation inside the semiconductor by numerical calculation. In a simulation method of a semiconductor device to be analyzed or evaluated, a three-dimensional space region occupied by the semiconductor device is divided into a plurality of polyhedrons while allowing a positional relationship having a common part with respect to each other. Data is input with real values indicating priorities together with physical constants, and at a stage of data processing for solving a basic equation inside the semiconductor or data processing preceding it, a predetermined area forming the common part is formed by the real numbers indicating the priorities. A method of simulating a semiconductor device, wherein a material or a physical constant is determined.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27369589A JP2955305B2 (en) | 1989-10-23 | 1989-10-23 | Semiconductor device simulation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27369589A JP2955305B2 (en) | 1989-10-23 | 1989-10-23 | Semiconductor device simulation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136344A JPH03136344A (en) | 1991-06-11 |
| JP2955305B2 true JP2955305B2 (en) | 1999-10-04 |
Family
ID=17531265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27369589A Expired - Fee Related JP2955305B2 (en) | 1989-10-23 | 1989-10-23 | Semiconductor device simulation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2955305B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4996366B2 (en) | 2007-06-28 | 2012-08-08 | 株式会社東芝 | 3D structure data creation device |
-
1989
- 1989-10-23 JP JP27369589A patent/JP2955305B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03136344A (en) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tao et al. | A comprehensive study of the rational function model for photogrammetric processing | |
| US6381564B1 (en) | Method and system for using response-surface methodologies to determine optimal tuning parameters for complex simulators | |
| JP6230213B2 (en) | Navigation device, method for determining altitude coordinates, and method for generating database | |
| US20090147000A1 (en) | Computer graphics systems and methods generating smooth feature lines for subdivision surfaces | |
| CN109564702A (en) | System and method for carrying out electrical property modeling in 3D virtual manufacturing environment | |
| Balmelli et al. | Quadtrees for embedded surface visualization: Constraints and efficient data structures | |
| US7630549B2 (en) | GPU accelerated multi-label digital photo and video editing | |
| Wong et al. | Performance metrics for robot coverage tasks | |
| CN118864234B (en) | Method, apparatus and program product for generating three-dimensional curved surface in geometric engine, and medium | |
| JPH10293863A (en) | Object searching method and device using the same | |
| KR20020068151A (en) | Digital Photogrammetric System | |
| JP2955305B2 (en) | Semiconductor device simulation method | |
| Croes et al. | CAMELEON: a process-tolerant symbolic layout system | |
| US7139741B1 (en) | Multi-objective optimization method | |
| US6928626B1 (en) | System and method for modeling of circuit components | |
| JP2800437B2 (en) | Device simulation method | |
| Birta | A parameter optimization module for CSSL-based simulation software | |
| Hirschberg et al. | CAAD meets digital photogrammetry: modelling ‘weak forms’ for computer measurement | |
| US7454723B2 (en) | Validation of electrical performance of an electronic package prior to fabrication | |
| Basu et al. | The stability of nonlinear least squares problems and the Cramér-Rao bound | |
| JP3139428B2 (en) | Diffusion simulation method | |
| El-Ashmawy | Photogrammetric block adjustment without control points | |
| De Berg et al. | On rectilinear duals for vertex-weighted plane graphs | |
| Streilein et al. | Integration of digital photogrammetry and CAAD: Constraint-based modeling and semi-automatic measurement | |
| Farenzena et al. | Reconstruction with interval constraints propagation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |